JPS6188614A - マイクロ波スイツチマトリクス - Google Patents
マイクロ波スイツチマトリクスInfo
- Publication number
- JPS6188614A JPS6188614A JP20981184A JP20981184A JPS6188614A JP S6188614 A JPS6188614 A JP S6188614A JP 20981184 A JP20981184 A JP 20981184A JP 20981184 A JP20981184 A JP 20981184A JP S6188614 A JPS6188614 A JP S6188614A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- drain bias
- module
- terminal
- spare
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
Landscapes
- Electronic Switches (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は交差スイッチ部を２重化して高信頼化ヲ図っタ
マイクロ波スイッチマトリクスに関するものである。
マイクロ波スイッチマトリクスに関するものである。
（従来の技術）
第３図に入力端子数を４、出力端子数を４とした場合の
４×４マイクロ波スイツチマトリクス（ＭＳＭ）の基本
構成を示す。１−１〜１−４は入力端子、ｌ−１〜２−
４は出力端子であり、Ｍｌ、〜Ｍ４４はＰ Ｅ Ｔを用
いたスイッチ部である。入出力端子間の接続はへ（１１
〜Ｍ、４のスイッチ部を制御することにより行われる。
４×４マイクロ波スイツチマトリクス（ＭＳＭ）の基本
構成を示す。１−１〜１−４は入力端子、ｌ−１〜２−
４は出力端子であり、Ｍｌ、〜Ｍ４４はＰ Ｅ Ｔを用
いたスイッチ部である。入出力端子間の接続はへ（１１
〜Ｍ、４のスイッチ部を制御することにより行われる。
八４８Ｍを高信頼化する冗長構成どして、スイッチ部を
２重化する方式がある。第４図は２重化したスイッチ部
の構成である。１は信号入力端子、２は信号出力端子、
３は入力側４端子方向性結合器、４は出力側４端子方向
性結合器、５は入力側電力分割器、６は出力側電力分割
器（合成器の機能を有スる）、７は現用スイノチモジー
−ル、８は予備用スイッチモジュール、９および１０は
切替素子であるＰＥＴ、１１および１２はそれぞれＩｉ
”ＥＴ ９および１０を０Ｎ１０ＦＦ制御するための制
御信号端子、１３および１４はそれぞれＦＥＴ９および
１０のドレインバイアス端子、Ｊ５は、】３および１４
のドレインバイアス端子にドレインバイアスを供給する
電源である。平常時は、現用スイッチモジュール７を用
いて切替を行う。この場合１１への制御信号に応じてＦ
ＥＴ９が０Ｎ１０ＦＦされる。このとき、１２の信号端
子にはＰＥＴ ｉｏをＯＦＦにする制御信号が常時入力
されている。ここで現用スイッチモジュール７に障害が
発生した場合、１１の制御信号端子にＦＥＴ ９を常に
ＯＦＦにする制御信号を入力し、予備用スイノチモジー
−ル８の制御信号端子１２にＦＥＴｌ０を０Ｎ１０ＦＦ
する制御信号を入力することにより信号の切替を行う。
２重化する方式がある。第４図は２重化したスイッチ部
の構成である。１は信号入力端子、２は信号出力端子、
３は入力側４端子方向性結合器、４は出力側４端子方向
性結合器、５は入力側電力分割器、６は出力側電力分割
器（合成器の機能を有スる）、７は現用スイノチモジー
−ル、８は予備用スイッチモジュール、９および１０は
切替素子であるＰＥＴ、１１および１２はそれぞれＩｉ
”ＥＴ ９および１０を０Ｎ１０ＦＦ制御するための制
御信号端子、１３および１４はそれぞれＦＥＴ９および
１０のドレインバイアス端子、Ｊ５は、】３および１４
のドレインバイアス端子にドレインバイアスを供給する
電源である。平常時は、現用スイッチモジュール７を用
いて切替を行う。この場合１１への制御信号に応じてＦ
ＥＴ９が０Ｎ１０ＦＦされる。このとき、１２の信号端
子にはＰＥＴ ｉｏをＯＦＦにする制御信号が常時入力
されている。ここで現用スイッチモジュール７に障害が
発生した場合、１１の制御信号端子にＦＥＴ ９を常に
ＯＦＦにする制御信号を入力し、予備用スイノチモジー
−ル８の制御信号端子１２にＦＥＴｌ０を０Ｎ１０ＦＦ
する制御信号を入力することにより信号の切替を行う。
この場合、１３および１４には電源１５から常にドレイ
ンバイアスはかけられている。このようにすることによ
り、スイッチ部の信頼度を高めることができ、結局、Ｍ
ＳＭの信頼度を高めることができる。
ンバイアスはかけられている。このようにすることによ
り、スイッチ部の信頼度を高めることができ、結局、Ｍ
ＳＭの信頼度を高めることができる。
（発明が解決しようとする問題点）
しかし、第４図の従来の構成では、ＦＥＴ９が制御信号
にかかわらずＯＮ状態で故障した場合には常に信号入出
力端子１と２が接続された状態となり予備用スイッチモ
ジュール８を用いても前記障害を救済することができな
いという欠点があった。本発明はこの欠点を除去するこ
とを目的とする。
にかかわらずＯＮ状態で故障した場合には常に信号入出
力端子１と２が接続された状態となり予備用スイッチモ
ジュール８を用いても前記障害を救済することができな
いという欠点があった。本発明はこの欠点を除去するこ
とを目的とする。
（問題点を解決するための手段）
本発明の特徴は、現用スイッチモジュールのドレインバ
イアス端子と電源の間および予備用スイノチモジー−ル
のドレインバイアス端子と電源の間にそれぞれ独立にバ
イアスを切ることができろスイッチを挿入したことにあ
る。
イアス端子と電源の間および予備用スイノチモジー−ル
のドレインバイアス端子と電源の間にそれぞれ独立にバ
イアスを切ることができろスイッチを挿入したことにあ
る。
（作 用）
ドレインバイアスを個別に切断することが出来るので、
ＯＮ状態で故障となったＰＥＴは、ドレインバイアスを
切断してＯＦＦ状態とし、従来の技術の欠点を改善し本
発明の目的を達成することができる。
ＯＮ状態で故障となったＰＥＴは、ドレインバイアスを
切断してＯＦＦ状態とし、従来の技術の欠点を改善し本
発明の目的を達成することができる。
（実施例）
第１図は本発明の実施例である。１６は現用スイソチモ
ジー−ル７のドレインバイアスを切るためのスイッチ、
１７は予備用スイッチモジュール８のドレインバイアス
を切るためのスイッチであり、その他の記号については
第４図と同じである。第２図は、ＦＥＴスィッチモジュ
ール７単体の０Ｎ１０ＦＦ特性であり、実線は制御信号
端子１１ＫＯＮの信号を加えた場合、波線は同様にＯＦ
’Ｆの信号を加えた場合、一点鎖線は１１にＯＮの信号
を加えた状態で１６のスイッチを切り、ＦＥＴ ９のド
レインバイアスを切った場合である。この特性から分る
ように、ＦＥＴ７！ｌ’−ＯＮ状態で故障してもドレイ
ンバイアスを切ることによって、ＦＥＴにＯＦＦの制御
信号を加えた場合とほぼ同じ特性を得ることができる。
ジー−ル７のドレインバイアスを切るためのスイッチ、
１７は予備用スイッチモジュール８のドレインバイアス
を切るためのスイッチであり、その他の記号については
第４図と同じである。第２図は、ＦＥＴスィッチモジュ
ール７単体の０Ｎ１０ＦＦ特性であり、実線は制御信号
端子１１ＫＯＮの信号を加えた場合、波線は同様にＯＦ
’Ｆの信号を加えた場合、一点鎖線は１１にＯＮの信号
を加えた状態で１６のスイッチを切り、ＦＥＴ ９のド
レインバイアスを切った場合である。この特性から分る
ように、ＦＥＴ７！ｌ’−ＯＮ状態で故障してもドレイ
ンバイアスを切ることによって、ＦＥＴにＯＦＦの制御
信号を加えた場合とほぼ同じ特性を得ることができる。
したがって、第１図の構成において、ＦＥＴ９がＯＮ状
態で故障した場合、スイッチ１６を切り、予備用スイソ
チモジー−ル８を使うことにより正常切替動作が可能と
なる。第１図においては、交差点毎の２重化スイッチ部
の現用／予備用スイソチモジー−ル毎にドレインバイア
スを切るためのスイッチを挿入する例を示したが、スイ
ッチモジュールのＯＮ状態で故障する確率およびＭＳＭ
全体の残存確率から判断して、ドレインバイアス端子る
単位を変えることも可能である。すなわち、第３図の４
×４Ｍ５Ｍにおいて、各列の４つの交差点あ の現用スイノチモー−ルに供給しているバイアス電源を
１つのスイッチで切り、同様に４つの交差点の予備用ス
イノチモジー−ルに供給しているバイアス電源を１つの
スイッチで切るような構成である。
態で故障した場合、スイッチ１６を切り、予備用スイソ
チモジー−ル８を使うことにより正常切替動作が可能と
なる。第１図においては、交差点毎の２重化スイッチ部
の現用／予備用スイソチモジー−ル毎にドレインバイア
スを切るためのスイッチを挿入する例を示したが、スイ
ッチモジュールのＯＮ状態で故障する確率およびＭＳＭ
全体の残存確率から判断して、ドレインバイアス端子る
単位を変えることも可能である。すなわち、第３図の４
×４Ｍ５Ｍにおいて、各列の４つの交差点あ の現用スイノチモー−ルに供給しているバイアス電源を
１つのスイッチで切り、同様に４つの交差点の予備用ス
イノチモジー−ルに供給しているバイアス電源を１つの
スイッチで切るような構成である。
（発明の効果）
以上説明したように、ＦＥＴスイッチのドレインバイア
スを切ることにより、ＯＮ状態で現用スイッチモジー−
ルが故障した場合でも、予備用スイッチモジュールを用
いて正常な切替動作が可能となり、ＭＳＭ全体の信頼度
を高めることができる利点がある。
スを切ることにより、ＯＮ状態で現用スイッチモジー−
ルが故障した場合でも、予備用スイッチモジュールを用
いて正常な切替動作が可能となり、ＭＳＭ全体の信頼度
を高めることができる利点がある。
第１図は本発明の実施例によるスイッチ部の構成図、第
２図はスイッチモジュールの特性例を示す図、第３図は
４×４マイクロ波スイツチマトリクスの基本構成図、第
４図は２重化したスイッチ部の構成図である。 １．１−１〜１−４・・・信号入力端子２．２−１〜２
−４・・・信号出力端子３・・・入力側４端子方向性結
合器 ４・・・出力側４端子方向性結合器 ５・・・入力側電力分割器 ６・・・出力側電力分割器 ７・・・現用スイッチモジュール ８・・・予備用スイノチモジー−ル ９．１０・・・ＰＥＴ ＩＩ、１２・・・制御信号端子 １３、Ｍ・・・ドレインバイアス端子 １５・・・電源 １６．１７・・・スイッチ
２図はスイッチモジュールの特性例を示す図、第３図は
４×４マイクロ波スイツチマトリクスの基本構成図、第
４図は２重化したスイッチ部の構成図である。 １．１−１〜１−４・・・信号入力端子２．２−１〜２
−４・・・信号出力端子３・・・入力側４端子方向性結
合器 ４・・・出力側４端子方向性結合器 ５・・・入力側電力分割器 ６・・・出力側電力分割器 ７・・・現用スイッチモジュール ８・・・予備用スイノチモジー−ル ９．１０・・・ＰＥＴ ＩＩ、１２・・・制御信号端子 １３、Ｍ・・・ドレインバイアス端子 １５・・・電源 １６．１７・・・スイッチ
Claims (1)
- 複数の入力信号線と、これらに交差する複数の出力信号
線と、各交差点毎にもうけられ入力信号線と出力信号線
の間のスイッチングのための方向性結合器と多重化され
たＦＥＴスイッチとによるスイッチ部とを有し、入力信
号線と出力信号線を任意の組合せで接続するマイクロ波
スイッチマトリクスにおいて、各スイッチ部における各
ＦＥＴスイッチのドレインバイアスを各々独立に切断す
る手段がもうけられることを特徴とするマイクロ波スイ
ッチマトリクス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20981184A JPS6188614A (ja) | 1984-10-08 | 1984-10-08 | マイクロ波スイツチマトリクス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20981184A JPS6188614A (ja) | 1984-10-08 | 1984-10-08 | マイクロ波スイツチマトリクス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6188614A true JPS6188614A (ja) | 1986-05-06 |
| JPH0562848B2 JPH0562848B2 (ja) | 1993-09-09 |
Family
ID=16578992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20981184A Granted JPS6188614A (ja) | 1984-10-08 | 1984-10-08 | マイクロ波スイツチマトリクス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6188614A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0558450U (ja) * | 1992-01-21 | 1993-08-03 | 矢崎総業株式会社 | 車室内情報表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5310247U (ja) * | 1977-06-16 | 1978-01-27 |
-
1984
- 1984-10-08 JP JP20981184A patent/JPS6188614A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5310247U (ja) * | 1977-06-16 | 1978-01-27 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0558450U (ja) * | 1992-01-21 | 1993-08-03 | 矢崎総業株式会社 | 車室内情報表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0562848B2 (ja) | 1993-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1176359A (en) | Digital space division exchange | |
| JPS6188614A (ja) | マイクロ波スイツチマトリクス | |
| US6208038B1 (en) | Electrical load management method and apparatus for a vessel | |
| JPS6354040A (ja) | 集線装置 | |
| JP4471188B2 (ja) | コンピュータシステムからの制御信号出力回路 | |
| JP2577471B2 (ja) | スポットネットワーク受電システム | |
| JP2730522B2 (ja) | ユニット切換装置およびユニット切換方法 | |
| JP2625814B2 (ja) | 給電電流切り替え回路 | |
| JPH0454736A (ja) | 高出力増幅器のマトリツクス冗長システム | |
| JPH0528532B2 (ja) | ||
| JP2663489B2 (ja) | 電源制御装置 | |
| KR0146966B1 (ko) | 링 발생기의 혼합 이중화방법 | |
| JPH11353201A (ja) | 保守バス通信制御装置 | |
| JPS61164427A (ja) | 電源制御装置 | |
| JPH0653944A (ja) | 回線切替制御方式 | |
| JPS6155767A (ja) | 入出力バス接続切換装置 | |
| JPH0323930B2 (ja) | ||
| JPH1014102A (ja) | 電源装置 | |
| SU1656633A1 (ru) | Исполнительное устройство противоаварийной автоматики | |
| JPS6069721A (ja) | 電源制御インタフェ−ス方式 | |
| JPS62216429A (ja) | 伝送路切替方式 | |
| JPS6175912A (ja) | デバイス切換装置 | |
| JPS62226305A (ja) | アナログ入力カ−ド | |
| JPH0298747A (ja) | 多重制御装置 | |
| JPH0137010B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |