JPS6180440A - バツフアメモリ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理システムの主記憶装置等の記憶装置
に保持されるデータの一部のコピーを保持するバッファ
メモリの、保持内容を置換する場合の制御方式に関する
。

情報処理システムの記憶装置に対するアクセスを実効的
に高速化する方式として、該記憶装置に保持されるデー
タの一部のコピーを保持する比較的高速且つ小容量のバ
ッファメモリを設け、処理装置等のアクセス要求におい
て、対象のデータが該バッファメモリにある場合には、
記憶装置へのアクセスを行う代わりにバッファメモリ上
のデータを使用する方式が、広く用いられる。

このようなバッファメモリによる記憶装置アクセスの実
効的高速化の効果を上げるためには、アクセスしようと
するデータのコピーがバッファメモリに既に保持されて
いる　（この状態をヒツトの状態という）＠会を、でき
るだけ多（することが必要であることは明らかである。

バッファメモリに新たなコピーデータを保持するに際し
、その記憶域をあけるために、既に保持されているコピ
ーをバックアメモリから消去する場合の、いわゆる置換
対象コピーの選択方式は、上記の意味のヒント数に影響
する要因の１であって、情報処理におけるデータのアク
セスパターンに対応して、適切な選択論理に基づく選択
方式を使用することが望まれる。

〔従来の技術と発明が解決しようとする問題点〕バッフ
ァメモリはその目的から、十分高速である必要があり、
そのための技術的及び経済的理由から、へソファメモリ
の容量は記憶装置より相当小さい。

従って、バッファメモリ上の各コピーデータは一般に新
たに記憶装置から読み出された他のデータによって絶え
ず入れ換えて使用される。又、そのような構成のバッフ
ァメモリへのアクセスは、対応するデータの記憶装置上
の記憶アドレスに基づいてアクセスできるようにする必
要があるので、特別の機能が必要である。

そのようなアクセスを考慮したバッファメモリの構成方
式には、各種の方式が開発されているが、現在量も多く
使用されている方式において、記憶装置のある記憶領域
のデータは、バッファメモリ内の複数（例えば４）の記
憶ブロックからなる特定の記憶領域の何れかのブロック
に保持されるようにする。

第２図は従来のバックアメモリ制御の一構成例を示すブ
ロック図である。

処理装置ｌでは、記憶装置２のデータにアクセスするた
めのアクセス要求をアクセス制御部３から発行する。

このアクセス要求は制御ｖＡ４によりハソファメモ１月
０に、アドレス線５の記憶アドレス及び要すればデータ
線６のデータと共に転送される。

バッファメモリ１０では公知の方式によってアクセス要
求を処理し、要求記憶アドレスのコピーデータが保持さ
れていれば、そのデータをアクセス制御部３へ返送し、
又は該データの更新処理をする。

要求記憶アドレスのデータを保持していない場合には、
その記憶アドレスによって記憶装置２ヘアクセス要求を
発し、例えば該データを記憶装置２からバッファメモリ
ＩＯに格納した後、先にアクセス制御部３から発行され
ている、アクセス要求を処理する。

この際記憶装置２から新たに読み出したデータを格納す
るブロックを決定する必要があるので、ブロック選択機
構１１により１ブロツクを選択し、その出力線１２によ
り選択したブロックの制御情報を無効状態（空き状態）
に設定する。これにより、記ｉ！装置２から読み出され
たデータは、該無効状態のブロックに格納される。

バックアメモリ１０は、例えば各ブロックのデータ及び
その記憶装置２上の記憶アドレスの一部を保持するデー
タ／アドレス部１３とそれらの制御情報を保持する制御
情報部１４からなり、それらが同じ記憶領域に属する４
ブロツク分同時に読み出されるように構成される。

該４ブロツクは、アクセス要求記憶アドレスの一部を使
って読み出され、要求記憶アドレスの他の一部と読み出
された記憶アドレスとを比較し、一致するブロックが要
求記憶アドレスのデータを保持するブロックとされる。

４ブロツクとも記憶アドレスが一致しない場合には、要
求記憶アドレスのデータを保持していないものとして、
前記のように記憶装置２のアクセスを開始する。

この方式において、記憶装置２上の、ある記憶領域内の
４個までの異なる記憶アドレスのデータのコピーは、同
時にバッファメモリに保持されることができるが、同じ
記憶領域の第５の異なる記憶アドレスへアクセス要求が
発生すると、そのデータをバックアメモリに保持するた
めに、既に保持されているコピーの１を無効にすること
が必要になる。

即ち、コピーを保持している４個の記憶ブロックのうち
の１個を選択して、その内容及び制御情報を新しいコピ
ーのものに置換する。

従ってもとのコピーデータ及びアドレス等の制御情報は
消去されるので、この選択が妥当でないと、消去された
データに対するアクセス要求がすぐ後に発生して、再び
記憶装置から読み出すことが必要になり、バッファメモ
リの高速性を十分利用できない状況にもなり得る。

これが、置換対象の選択方式（選択論理）が重要な所以
であって、そのために例えば以下に述べるような種々の
方式が考えられている。

（１）ＬＲＵ（Ｌｅａｓｔ　Ｒｅｃｅｎｔｌｙ　ｔｌｓ
ｅｄ）方式最後のアクセスが最も古いブロックを置換の
対象とする。

このために、ブロックにアクセスがあるごとに、各ブロ
ックの制御情報を更新し、そのブロックが他のブロック
より最近にアクセスされたことを示す適当なフラグを記
憶する。

！２１ＬＲＬ（Ｌｅａｓｔ　　Ｒｅｃｅｎｔｌｙ　　Ｌ
ｏａｄｅｄ）方式記憶装置からコピーをバッファメモリ
へ格納した時期の最も古いブロックを置換対象とする。

このために、ブロックにコピーが転送されると、各ブロ
ックの制御情報を更新し、そのブロックが他のブロック
より最近にロードされたことを示す適当なフラグを記憶
する。

（３Ｊ　Ｌ　ＲＵ方式又はＬＲＬ方弐方式正方式上記２
方式の選択優先度を追加の制御情報により修正するもの
で、例えばブロックの内容の更新があったか否か、ブロ
ックがシステム制御用プログラムによってアクセスされ
たか否か等の情報が用いられる。

従来はこれらの選択方式のうちの１方式を実行する機構
を処理装置等に設けてバッファメモリの置換制御を行う
ようになっている。

例えばＬＲｕ方弐０最も簡単な態様によれば、制御情報
部１４には各４ブロツクに対応する４ビツトのしＲｔｌ
ビットを含み、バッファメモリ１０へのアクセスにおい
て、該当ブロックのＬＲＵビットを°１゛にセットし、
４ビツトすべてが“１°になるときは、最新アクセスの
ブロックを除く他のビットを′０゛にリセットする。

ブロック選択機構１１はこの４ビツトを受けて、ビット
が“０゛であるブロックの中の１を適当な優先順で選択
する。

しかし、以上のような各種の選択方式の何れも、その方
式の妥当性は、最終的にはアクセス要求のシーケンスに
おける記憶アドレスの発生態様との適合性によって定ま
るが、記憶アドレスの発生態様は実行されるプログラム
、データの構成や処理内容によって異なり、更に１連の
処理の中でも部分ごとに異なる可能性がある。

従って、ある１方式のみで置換制御を行う場合には、バ
ッファメモリの高速化効果を十分得られない場合が生じ
るという問題があった。

〔問題点を解決するための手段〕

前記の問題点は、処理装置、該処理装置がアクセスする
データを保持する記ｔα装置、該記ｊＱ装置に保持する
データのコピーを保持するバッファメモリを有する情報
処理システムの、該バッファメモリに保持されているコ
ピーを該記憶装置のデータによって置換するに際し、該
置換すべきコピーを２以上の異なる選択方式により選択
する手段、及び該選択方式の各々について、それぞれ上
記処理装置の所定回数のアクセス要求の発生に対して、
該アクセス要求の対象であるデータのコビニが、上記バ
ッファメモリに保持されていた回数を計数し、該回数が
最も多い１選択方式を決定する手段を有し、該決定され
た選択方式により選択した上記コピーについて上記置換
を実行するように構成された本発明のバッファメモリ制
御方式によって解決される。

〔作用〕

即ち、複数の選択方式の１を選択的に実行して置換対象
を選択する機構を設け、それら複数の選択方式を順次試
行的に適用してバ・ノファメモリの４　ヒツト状態を比
較して最もヒツトの多い選択方式を決定する機構により
、例えば情報処理システムの運転中に定期的に上記選択
方式の内その後使用すべき１選択方式を動的に決定する
。

従って、予め設けられている複数の置換対象選択方式の
中から、現に実行中の処理により発生されるアクセス態
様に、比較的よく適合する選択方式を決定することがで
きる。

〔実施例〕

第１図（ａｌは本発明の一実施例構成を示すプロ。

り図である。図において、第２図の従来例と同一の部分
は同じ符号によって示す。

処理装置ｌでは、記憶装置２のデータにアクセスするた
めのアクセス要求をアクセス制御部３から発行する。

このアクセス要求は制御線４によりバッファメモリ１０
に、アドレス線５の記憶アドレス及び要すればデータ線
６のデータと共に転送され、従来と同様にアクセス要求
が処理される。

制御線４のアクセス要求はブロック選択方式決定機構（
以下において決定機構という）２０にも入力し、決定機
構２０が制御ｖＡ２１の例えば周期的に発生する信号に
よって起動されている場合には、後述の動作を開始する
。

その出力は信号線２２によりブロック選択機構２３に与
えられ、ブロック選択機構２３が実行できる複数の選択
方式の１方式を決定する。

プロ、り選択機構２３は、ＬＲＵビット、ＬＲＬ方式の
制御ビット及びその他の選択方式に必要な制御ビットを
、バッファメモリ１０の制御情報部１４から受取り、そ
の中で指定された選択方式に必要な制御ビットのみを抽
出して、ブロック選択制御を実行するように構成する。

第１図ｔｂ＋は決定機構２０の詳細構成例を示す図であ
る。

決定機構２０は、制御線２１の周期的に発生される起動
パルスにより起動し、本システムに準備されている複数
（本実施例では４とする）の選択方式を切り換えて順次
試行し、最もヒツト率の高い選択方式を、以後使用する
選択方式として決定する機能を有する。

このため、ブロック選択機構２３に選択方式を指定する
信号線２２には、前回の試行で決定して番号レジスタ３
０に保持されている選択方式の番号が、セレクタ３１を
経て出力されているが、制御’ｆ８２１のパルスにより
フリップフロップ３２がセットされると、°０′　にリ
セットされている番号カウンタ３３の出力が信号ｖＡ２
２へ出力され、ブロック選択機構２３は第Ｏ選択方式に
切り換えられる。

セレクタ３１は端子ＳＡ又はＳＢの一方をオンにするこ
とにより、それぞれＤＩＡ又はＤＩＲに人力する番号を
信号線２２に出力する回路である。

制御線２１の起動パルスは論理和ゲート３４を経て、バ
ッファメモリ１０にも転送され、バッファメモリの内容
を一旦無効化するように使用される。これは、その後の
試行に対し、それまでの選択方式の影響を除く為である
。

アクセスカウンタ３６は、Ｒ端子入力により常時リセッ
トされているが、本機構が起動されると、制御線４がオ
ンになる数（記憶装置アクセス回数）を計数する。アク
セスカウンタは例えば１６ビツトの２進カウンタとし、
オーバフローするとラッチ３７をセットし、自身はリセ
ットされる。

ヒツトカウンタ３８も、そのＲ端子入力により常時リセ
ットされているが、本機構が起動されると、信号線３９
がオンになる回数を計数する。信号線３９には、バッフ
ァメモリ１０からヒントがあるごとに１パルス信号が与
えられるものとする。

ヒツトカウンタ３８の内容は、ヒツト数レジスタ３５の
内容と比較器４０で比較されており、−敗するとフリッ
プフロップ４１がセットされる。

所定数のアクセスがあったことにより、ラッチ３７がセ
ットされたとき、フリップフロップ４１がセットされて
いると、信号線４２がオンになって、ヒツトカウンタ３
８の内容でヒツトレジスタ３５を更新し、番号カウンタ
３３の内容で番号レジスタ３０を更新する。但し最初の
（第Ｏ選択方式の）場合には、デコーダ４３の出力の制
御部により、フリップフロップ４１の状態にかかわらず
、それらのレジスタは更新される。一方、第Ｏ選択方式
より後で、フリップフロップ４１がリセットされている
ときは、それらレジスタの内容は以前の値を保持する。

何れの場合にも、ラッチ３７によりヒツトカウンタ３８
、アクセスカウンタ３６、フリップフロップ４１はリセ
ットされ、番号カウンタ３３は＋１され、又、次の選択
方式の試行のためにバッファメモリ１０へは無効化のた
めの信号が送られる。

以上により、＋１された番号カウンタ３３で指定される
次の選択方式による試行が開始され、アクセスカウンタ
３６で所定のアクセス回数を計数するまで続けられる。

以上のようにして、第Ｏから第３選択方式までの試行を
行って、第３選択方式の試行のアクセス回数が所定値に
達し、ラッチ３７がセントされると、他の場合と同様の
動作が実行されると共に、デコ、５．−ダ４３の出力と
の論理積信号４４により、フリップフロップ３２がリセ
ットされて、本決定機構の処理を終わる。

従って、セレクタ３１からは、番号レジスタ３０の内容
が選択されて信号２２へ出力され、以後次の決定処理ま
での間使用する選択方式の番号が指定される。

以上め説明から明らかなように、この時の番号レジスタ
３０には、同じアクセス回数に対して、ヒツトカウンタ
３８の計数値が最も大きかった選択方式の番号が保持さ
れているので、同様のアクセス態様が続く限り、ここで
決定された選択方式が最適の方式であると期待できる。

〔発明の効果〕

以上の説明から明らかなように本発明によれば、バッフ
ァメモリのヒント率を高くするような置換ブロックの選
択方式を、複数の方式の中から動的に決定するので、情
報処理システムの性能を改善するという著しい工業的効
果がある。

【図面の簡単な説明】

第１図は本発明一実施例の構成を示すブロック図、第２
図は従来の構成例を示すブロック図である。 図において、 ■は処理装置、　　　　　２は記憶装置、３はアクセス
制御部、　ｌＯはバッファメモリ、１１．２３はブロッ
ク選択機構、 ２０は決定機構、　　　　３０は番号レジスタ、３１は
セレクタ、　　　　３３は番号カウンタ、３５はヒツト
数レジスタ、３６はアクセスカウンタ、３８はヒツトカ
ウンタを示す。

Claims (1)

【特許請求の範囲】
1. 処理装置、該処理装置がアクセスするデータを保持する
   記憶装置、該記憶装置に保持するデータのコピーを保持
   するバッファメモリを有する情報処理システムの、該バ
   ッファメモリに保持されているコピーを該記憶装置のデ
   ータによって置換するに際し、該置換すべきコピーを２
   以上の異なる選択方式により選択する手段、及び該選択
   方式の各々について、それぞれ上記処理装置の所定回数
   のアクセス要求の発生に対して、該アクセス要求の対象
   であるデータのコピーが、上記バッファメモリに保持さ
   れていた回数を計数し、該回数が最も多い１選択方式を
   決定する手段を有し、該決定された選択方式により選択
   した上記コピーについて上記置換を実行するように構成
   されてなることを特徴とするバッファメモリ制御方式。