JPS617949A - 診断システム - Google Patents
診断システムInfo
- Publication number
- JPS617949A JPS617949A JP59127461A JP12746184A JPS617949A JP S617949 A JPS617949 A JP S617949A JP 59127461 A JP59127461 A JP 59127461A JP 12746184 A JP12746184 A JP 12746184A JP S617949 A JPS617949 A JP S617949A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- diagnostic data
- generated
- data
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は論理回路の診断に係り、特に大規模論理回路の
高品質な診断データを短時間に得るために好適な診断シ
ステムに関する。
高品質な診断データを短時間に得るために好適な診断シ
ステムに関する。
従来の大規模論理の診断データの作成は作成のための処
理時間が回路ゲート数の２〜３乗に比例するために、第
１図に示すようにラッチ８゜９を端点とする回路単位に
分割し、（図は１つの分割回路だけを示す）故障検出の
計算及び出力期待値算出のための故障シミュレーション
を行う方式が一つの手法（回路分割診断）である。
理時間が回路ゲート数の２〜３乗に比例するために、第
１図に示すようにラッチ８゜９を端点とする回路単位に
分割し、（図は１つの分割回路だけを示す）故障検出の
計算及び出力期待値算出のための故障シミュレーション
を行う方式が一つの手法（回路分割診断）である。
診断時にはスキャンインデータはビン６からスキャンイ
ン回路２を通して入力ラッチ８に与えられ分割回路で処
理され結果が出力ラッチ９に現われる。これはスキャン
アウト回路３によりビン７に与えられる。この手法では
処理対象が分割回路に限定されるため、周辺の回路の動
作が分割回路の内部状態に直接影響を与える回路構造に
なっていると、これを防止するため人手によって対策デ
ータを追加するため人手対策データ挿入点４を設ける必
要があった。また、分割回路の入力出力端点となるラッ
チに対するスキャン手続きデータに誤りがあると、分割
回路の故障シミュレーションが正確に行われても作成さ
れた診断データと実際の被診断物の動作に不一致が発生
し、ハードウェアテスタに於けるテスト実行時に部品の
不良か、診断データの不良かの区別がつかないという問
題が発生してぃた。
ン回路２を通して入力ラッチ８に与えられ分割回路で処
理され結果が出力ラッチ９に現われる。これはスキャン
アウト回路３によりビン７に与えられる。この手法では
処理対象が分割回路に限定されるため、周辺の回路の動
作が分割回路の内部状態に直接影響を与える回路構造に
なっていると、これを防止するため人手によって対策デ
ータを追加するため人手対策データ挿入点４を設ける必
要があった。また、分割回路の入力出力端点となるラッ
チに対するスキャン手続きデータに誤りがあると、分割
回路の故障シミュレーションが正確に行われても作成さ
れた診断データと実際の被診断物の動作に不一致が発生
し、ハードウェアテスタに於けるテスト実行時に部品の
不良か、診断データの不良かの区別がつかないという問
題が発生してぃた。
本発明の目的は、大規模論理回路全体に対して、処理時
間の美大な故障シミュレーションを行わず、分割回路単
位に故障シミュレーションを行い、処理時間を短縮する
一万、生成した診断データの不良を防止することにある
。
間の美大な故障シミュレーションを行わず、分割回路単
位に故障シミュレーションを行い、処理時間を短縮する
一万、生成した診断データの不良を防止することにある
。
前述した如く、故障シミニレ−ジョンの処理時間は、対
象とする回路ゲート数の２〜５乗に比例して増加する。
象とする回路ゲート数の２〜５乗に比例して増加する。
−万、正常値シミュレーションの場合の処理時間は、回
路ゲート数にはぼ比例して増加する特性を示す。これを
利用して分割回路単位に生成した診断データに、分割回
路の端点となったラッチに対するスキャン手続きデータ
を付加した全体回路に対する正常値シミュレーションを
実施することにより、所期の目的−を達成できる。
路ゲート数にはぼ比例して増加する特性を示す。これを
利用して分割回路単位に生成した診断データに、分割回
路の端点となったラッチに対するスキャン手続きデータ
を付加した全体回路に対する正常値シミュレーションを
実施することにより、所期の目的−を達成できる。
〔発明の実施例〕
以下、本発明の一実施例を第２図により説明する。
（１） まず全体回路の論理データを読み込みα・適
当な回路規模に分割を行う。ａυこのとき分割回路の端
点はラッチピンになっている。
当な回路規模に分割を行う。ａυこのとき分割回路の端
点はラッチピンになっている。
（２） この分割回路単位に故障シミュレーションを
実施し診断データを作成し、これを編集し、回路全体の
診断データを作成する。＋１３この処理に先駆けてスキ
ャンデータの作成及び周辺回路からの影響が考えられる
ときは人手による対策データの挿入が行われる。ａｚ （３） 作成した診断データの品質のチェックを行う
。この実現方法として、＋２１で作成した全体回路の診
断データを、入力として正常値シミュレーション（回路
全体が正しいものとしたときの動作の追跡）を実行する
。ａ４ （４） 得られたシミュレーション結果と作成した診
断データを比較し、Ｉ不一致が無ければ診断データの品
質が保証されたことになる。不一致がある場合はスキャ
ンインデータ不良、スキャンアウトデータ不良、人手対
策データ不良の指摘を行い、不良解析情報を同時に出力
する。１６．１２この全体回路シミュレーションは正常
値のみを取り扱うため、所要時間は全体回路を故障シミ
ュレーションする場合に比較して、非常に少なくて済む
。本実施例によれば大規模論理回路の診断データを高品
質で、かつ従来と較べ短い時間で供給できる効果かある
。
実施し診断データを作成し、これを編集し、回路全体の
診断データを作成する。＋１３この処理に先駆けてスキ
ャンデータの作成及び周辺回路からの影響が考えられる
ときは人手による対策データの挿入が行われる。ａｚ （３） 作成した診断データの品質のチェックを行う
。この実現方法として、＋２１で作成した全体回路の診
断データを、入力として正常値シミュレーション（回路
全体が正しいものとしたときの動作の追跡）を実行する
。ａ４ （４） 得られたシミュレーション結果と作成した診
断データを比較し、Ｉ不一致が無ければ診断データの品
質が保証されたことになる。不一致がある場合はスキャ
ンインデータ不良、スキャンアウトデータ不良、人手対
策データ不良の指摘を行い、不良解析情報を同時に出力
する。１６．１２この全体回路シミュレーションは正常
値のみを取り扱うため、所要時間は全体回路を故障シミ
ュレーションする場合に比較して、非常に少なくて済む
。本実施例によれば大規模論理回路の診断データを高品
質で、かつ従来と較べ短い時間で供給できる効果かある
。
本発明によれば、大規模論理回路の診断データ作成に於
て、分割回路で故障シミュレートし、スキャン手続き及
び周辺回路影響対策等の、データ不良を指摘できるので ＋１１ 全体故障シミュレーション方式に較べ処理時
間を太き（削減できる。
て、分割回路で故障シミュレートし、スキャン手続き及
び周辺回路影響対策等の、データ不良を指摘できるので ＋１１ 全体故障シミュレーション方式に較べ処理時
間を太き（削減できる。
（２） 診断データの品質を保障できる。又、データ
不良の解析データの出力できるので、解析工数も削減で
きる。
不良の解析データの出力できるので、解析工数も削減で
きる。
の効果かある。
第１図は診断回路をシンボリックに表わした図、第２図
は本システムの構成を示すデータフロー図である。 １・・・・・・分割回路 ２・・・・・・ス
キャンイン回路６・・・・・スキャンアウト回路 ４
・・・・・・人手対策挿入点５・・・・・・全体回路
６・・・・・・スキャンインデータピン ７・・・・・・スキャンアウト ８・・・・・・入力
ラッチデータピン ９・・・・・・出力ラッチ 篤 １ 図 ｉＺ図
は本システムの構成を示すデータフロー図である。 １・・・・・・分割回路 ２・・・・・・ス
キャンイン回路６・・・・・スキャンアウト回路 ４
・・・・・・人手対策挿入点５・・・・・・全体回路
６・・・・・・スキャンインデータピン ７・・・・・・スキャンアウト ８・・・・・・入力
ラッチデータピン ９・・・・・・出力ラッチ 篤 １ 図 ｉＺ図
Claims (1)
- 大規模論理回路を部分回路に分割し、各々の分割回路の
診断データを作成する回路分割診断方式に於いて、故障
シミュレーションは分割回路で行い全体回路のみ正常値
シミュレーションを行うことによりスキャンデータ不良
等による診断データ不良の自動検出を可能としたことを
特徴とする診断システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59127461A JPS617949A (ja) | 1984-06-22 | 1984-06-22 | 診断システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59127461A JPS617949A (ja) | 1984-06-22 | 1984-06-22 | 診断システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS617949A true JPS617949A (ja) | 1986-01-14 |
Family
ID=14960499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59127461A Pending JPS617949A (ja) | 1984-06-22 | 1984-06-22 | 診断システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS617949A (ja) |
-
1984
- 1984-06-22 JP JP59127461A patent/JPS617949A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5515384A (en) | Method and system of fault diagnosis of application specific electronic circuits | |
| US5517637A (en) | Method for testing a test architecture within a circuit | |
| US6961885B2 (en) | System and method for testing video devices using a test fixture | |
| US9400311B1 (en) | Method and system of collective failure diagnosis for multiple electronic circuits | |
| US7493434B1 (en) | Determining the value of internal signals in a malfunctioning integrated circuit | |
| JP2680259B2 (ja) | 自動開放検出方法 | |
| Fan et al. | Diagnosis of cell internal defects with multi-cycle test patterns | |
| JPS617949A (ja) | 診断システム | |
| JP3428313B2 (ja) | 大規模集積回路装置の故障シミュレーション方法及び故障解析方法 | |
| US20090210761A1 (en) | AC Scan Diagnostic Method and Apparatus Utilizing Functional Architecture Verification Patterns | |
| JPH0664125B2 (ja) | スプリアス信号の自動的抑制を伴う回路内検査方法 | |
| JP2008527322A (ja) | 回路配置並びにその検査および／または診断方法 | |
| JP2837703B2 (ja) | 故障診断装置 | |
| Estores et al. | Single Shot Logic Patterns: Increasing Diagnostic Resolution of Logic Failures Utilizing Single Fault Targeting and Constraints | |
| JP4863547B2 (ja) | Ｂｉｓｔ回路内蔵半導体集積回路装置 | |
| Chillarige et al. | High Throughput Chain Diagnosis Methodology with Minimal Failure Data Collection | |
| Tsai | Test coverage debugging for designs with timing exception paths | |
| Lim et al. | A Software-based Scan Chain Diagnosis for Double Faults in A Scan Chain | |
| JP2861861B2 (ja) | 故障診断システム | |
| JP2943161B2 (ja) | 故障シミュレーション方法 | |
| JPH06194416A (ja) | 順序回路を含む論理回路の診断システムおよび診断方法 | |
| JPH0777562A (ja) | ショート故障診断データ生成方法 | |
| JP2000046917A (ja) | 論理集積回路の故障診断方法 | |
| Wang et al. | Observation point oriented deterministic diagnosis pattern generation (DDPG) for chain diagnosis | |
| JPH09197014A (ja) | Ｃｍｏｓ集積回路の故障診断装置及び診断方法 |