JPS617887A - カラ−液晶テレビ - Google Patents
カラ−液晶テレビInfo
- Publication number
- JPS617887A JPS617887A JP12754484A JP12754484A JPS617887A JP S617887 A JPS617887 A JP S617887A JP 12754484 A JP12754484 A JP 12754484A JP 12754484 A JP12754484 A JP 12754484A JP S617887 A JPS617887 A JP S617887A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- conversion circuit
- color
- serial
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィ
ルターを備えたカラー液晶表示装置により、テレビ画像
の表示を行なうように構成されたカラー液晶テレビに関
するものであり、さらに具体的には、テレビ信号受信部
からのカラーテレビ信号（カラー映像信号）より液晶表
示装置駆動用の信号を形成するための表示信号処理回路
に関する。
ルターを備えたカラー液晶表示装置により、テレビ画像
の表示を行なうように構成されたカラー液晶テレビに関
するものであり、さらに具体的には、テレビ信号受信部
からのカラーテレビ信号（カラー映像信号）より液晶表
示装置駆動用の信号を形成するための表示信号処理回路
に関する。
近年においては、電子回路技術および電子光学的表示技
術の発展に伴って、カラー液晶表示装置によってテレビ
画像の表示を行なうように構成された携帯型テレビも実
現されようとしている。
術の発展に伴って、カラー液晶表示装置によってテレビ
画像の表示を行なうように構成された携帯型テレビも実
現されようとしている。
上記のカラー液晶テレビ用表示装置としては、アクティ
ブ型、バノシゾ型、あるいは前記両者の中間的な性格を
有する型のもの（いわゆるＭ Ｉ ＭあるいはＭＩＳ等
の非線型素子を各絵素部に配置したもの）など各種のも
のがあるが、いずれにしても各絵素部に対応してＲ，、
Ｇ、、Ｈのカラーフィルターを配列させた構造となって
いる。
ブ型、バノシゾ型、あるいは前記両者の中間的な性格を
有する型のもの（いわゆるＭ Ｉ ＭあるいはＭＩＳ等
の非線型素子を各絵素部に配置したもの）など各種のも
のがあるが、いずれにしても各絵素部に対応してＲ，、
Ｇ、、Ｈのカラーフィルターを配列させた構造となって
いる。
第３図は、従来のカラー液晶表示装置におけるカラーフ
ィルターの配列の一例を示す平面図であり、このタイプ
のものは各走査側ライン（各行）のいずれの絵素につい
ても、左端側よりＲ，Ｇ、Ｂの順にカラーフィルターが
配列されている。
ィルターの配列の一例を示す平面図であり、このタイプ
のものは各走査側ライン（各行）のいずれの絵素につい
ても、左端側よりＲ，Ｇ、Ｂの順にカラーフィルターが
配列されている。
すなわち、このタイプにおいては各信号側ライン（各列
）の絵素は、全て同一・色のカラーフィルターを有する
ものとなり、たとえば１番目の信号側ラインｙ、は８列
、２番目の信号側ラインｙ２はＧ列、３番目の信号側ラ
インｙ３はＢ列というように、縦方向に同一色が並んで
、いわゆるカラーストライプが構成されることになる。
）の絵素は、全て同一・色のカラーフィルターを有する
ものとなり、たとえば１番目の信号側ラインｙ、は８列
、２番目の信号側ラインｙ２はＧ列、３番目の信号側ラ
インｙ３はＢ列というように、縦方向に同一色が並んで
、いわゆるカラーストライプが構成されることになる。
しかし上記のような構成の表示装置は、近接した位置か
ら観察したときに縦縞模様が見えやすい等、□十分な混
色が行なわれにくいという欠点がある。
ら観察したときに縦縞模様が見えやすい等、□十分な混
色が行なわれにくいという欠点がある。
そこで、このような欠点を解消するカラーフィルターの
配列構造として、第４図に示されるように、３Ｎ番目の
走査側ライン、３Ｎ＋１番目の走査側ライン、３Ｎ＋２
番目の走査側ライン（但しＮは零または正の整数）で、
それぞれ同一の信号側ライン上のＲ（赤）、Ｇ（緑）、
Ｂ（青）のカラーフィルターの配列が互いに異なるよう
に構成 、されたものも既に提案されている。
配列構造として、第４図に示されるように、３Ｎ番目の
走査側ライン、３Ｎ＋１番目の走査側ライン、３Ｎ＋２
番目の走査側ライン（但しＮは零または正の整数）で、
それぞれ同一の信号側ライン上のＲ（赤）、Ｇ（緑）、
Ｂ（青）のカラーフィルターの配列が互いに異なるよう
に構成 、されたものも既に提案されている。
このように互いに近接した走査側ラインでＲｌＧ、Ｂの
カラーフィルターの配置が互いに異なるように構成され
たカラー液晶表示装置は、各原色の混合性という点では
前述の第３図に示されるタイプのものよりも優れている
ことは明らかであるが、第４図に示されるような配列の
カラーフィルターを有する液晶表示装置によって、テレ
ビ画像の表示を行なおうとする場合に、特に好適な表示
信号の処理回路は、まだ実現されていないのが実情であ
る。
カラーフィルターの配置が互いに異なるように構成され
たカラー液晶表示装置は、各原色の混合性という点では
前述の第３図に示されるタイプのものよりも優れている
ことは明らかであるが、第４図に示されるような配列の
カラーフィルターを有する液晶表示装置によって、テレ
ビ画像の表示を行なおうとする場合に、特に好適な表示
信号の処理回路は、まだ実現されていないのが実情であ
る。
本発明は、互いに近接し°た走査側ラインでＲｌＧ、Ｂ
のカラーフィルターの配置が互いに異なるように構成さ
れたカラー液晶表示装置によってテレビ画像の表示を行
なう場合に、テレビ信号受信部からのカラーテレビ信号
より液晶表示装置駆動用の信号を形成する上で必要とな
る表示信号処理回路を提供するものであり、本発明の目
的は、上記の表示信号処理回路の構成の簡素化、低消費
電力化、および信頼性の向上を図ることにある。
のカラーフィルターの配置が互いに異なるように構成さ
れたカラー液晶表示装置によってテレビ画像の表示を行
なう場合に、テレビ信号受信部からのカラーテレビ信号
より液晶表示装置駆動用の信号を形成する上で必要とな
る表示信号処理回路を提供するものであり、本発明の目
的は、上記の表示信号処理回路の構成の簡素化、低消費
電力化、および信頼性の向上を図ることにある。
第１図は、本発明の１実施例によるカラー液晶テレビの
構成を示すブロック線図で、第２図は、その要部を示す
回路図である。
構成を示すブロック線図で、第２図は、その要部を示す
回路図である。
第１図において、２はテレビ信号受信用のアンテナ、３
は高周波増幅器、混合器および局部発振器等より成るチ
ューナ一部、４は中間周波増幅器、５は映像検波・増幅
器であり、以上により周知のテレビ信号受信部１が構成
されている。
は高周波増幅器、混合器および局部発振器等より成るチ
ューナ一部、４は中間周波増幅器、５は映像検波・増幅
器であり、以上により周知のテレビ信号受信部１が構成
されている。
テレビ信号受信部１から送られてくるアナログカラーテ
［ノビ信号（カラー映像信号）Ｖａは、映像増幅器６お
よび同期分離回路９に入力されるとともに、バンドパス
フィルター（ＢＰＦ）７を介して色信号処理回路８に入
力される。これらの映像増幅器６、ＢＰＦ７、色信号処
理回路８および同期分離回路９等についても周知である
ために、その詳しい説明は省略するが、映像増幅器６は
輝度信号Ｙを増幅して出力し、同期分離回路９は水平、
垂直の各同期信号を分離して出力する。また。
［ノビ信号（カラー映像信号）Ｖａは、映像増幅器６お
よび同期分離回路９に入力されるとともに、バンドパス
フィルター（ＢＰＦ）７を介して色信号処理回路８に入
力される。これらの映像増幅器６、ＢＰＦ７、色信号処
理回路８および同期分離回路９等についても周知である
ために、その詳しい説明は省略するが、映像増幅器６は
輝度信号Ｙを増幅して出力し、同期分離回路９は水平、
垂直の各同期信号を分離して出力する。また。
色信号処理回路８は、周知のＲ−Ｙ、Ｇ−Ｙ、Ｂ−Ｙの
各色差信号を形成し増幅して出力する。
各色差信号を形成し増幅して出力する。
Ｒ出力回路１０． Ｇ出力回路１１、Ｂ出力回路１２は
、映像増幅器６からの輝度信号Ｙと、色信号処理回路８
からのＲ−Ｙ、Ｇ−Ｙ、Ｂ−Ｙの各色差信号とに基づい
て、それぞれＲ，、Ｇ、Ｂの各アナログ色信号Ｒａ ％
Ｇａ 、Ｂａを形成して出力する。
、映像増幅器６からの輝度信号Ｙと、色信号処理回路８
からのＲ−Ｙ、Ｇ−Ｙ、Ｂ−Ｙの各色差信号とに基づい
て、それぞれＲ，、Ｇ、Ｂの各アナログ色信号Ｒａ ％
Ｇａ 、Ｂａを形成して出力する。
一方、コントロール・ブロック１３は、同期分離回路９
からの各同期信号を受けて、表示信号の処理上において
必要な各制御信号や、表示駆動上において必要な各タイ
ミング制御信号等を形成して出力する。
からの各同期信号を受けて、表示信号の処理上において
必要な各制御信号や、表示駆動上において必要な各タイ
ミング制御信号等を形成して出力する。
またＲ用、Ｇ用、Ｂ用の各Ａ／Ｄ変換回路１４．１５．
１６は、コントロールパブロック１３からのサンプリン
グタイミング制御信号ｓａに従って、Ｒ出力回路１０、
Ｇ出力回路１１、Ｂ出力回路１２からの各アナログ色信
号Ｒａ、、Ｇａ 、Ｂａを、それぞれデジタル色信号Ｒ
ｄ 、Ｇｄ 、Ｂｄに変換して直列順序変換回路１７に
供給する。
１６は、コントロールパブロック１３からのサンプリン
グタイミング制御信号ｓａに従って、Ｒ出力回路１０、
Ｇ出力回路１１、Ｂ出力回路１２からの各アナログ色信
号Ｒａ、、Ｇａ 、Ｂａを、それぞれデジタル色信号Ｒ
ｄ 、Ｇｄ 、Ｂｄに変換して直列順序変換回路１７に
供給する。
直列順序変換回路１７は、コンＩ−ロール・ブロック１
３からの制御信号に従って、Ｒ用、Ｇ用、Ｂ用の各Ａ／
Ｄ変換回路１４．１５．１６からのデジタル色信号Ｒｄ
、 Ｇｃｌ 、 Ｂｄを、表示駆動上適切ｆ、ｆ順序
のシリアル信号に変換して出力するために設けられたも
のである。
３からの制御信号に従って、Ｒ用、Ｇ用、Ｂ用の各Ａ／
Ｄ変換回路１４．１５．１６からのデジタル色信号Ｒｄ
、 Ｇｃｌ 、 Ｂｄを、表示駆動上適切ｆ、ｆ順序
のシリアル信号に変換して出力するために設けられたも
のである。
直列順序変換回路１７からシリアルに出力される信号は
、コン１−ロール・ブロック１３からのソフトタイミン
グ制御信号ｓｉ （その周期はり・ンゾリングタイミン
グ制御信号ｓａの周期と同じ）に従って、シフトレジス
タより成る直／並列変換回Ｂ１８に入力され、ここでパ
ラレルな信号に変換される。
、コン１−ロール・ブロック１３からのソフトタイミン
グ制御信号ｓｉ （その周期はり・ンゾリングタイミン
グ制御信号ｓａの周期と同じ）に従って、シフトレジス
タより成る直／並列変換回Ｂ１８に入力され、ここでパ
ラレルな信号に変換される。
直／並列変換回路１Ｂからの出力信号は、コントロール
・ブロック１３からのランチタイミング制御信号Ｌａに
従って、ラインメモ１月９にラッチされる。
・ブロック１３からのランチタイミング制御信号Ｌａに
従って、ラインメモ１月９にラッチされる。
信号側駆動回路２０は、ラインメモリ１９からの出力信
号に基づいて、Ｒ，Ｇ、Ｂの各表示輝度に応じた駆動信
号を、カラー液晶表示装置２２の各信号側電極に供給す
る。
号に基づいて、Ｒ，Ｇ、Ｂの各表示輝度に応じた駆動信
号を、カラー液晶表示装置２２の各信号側電極に供給す
る。
また走査側駆動回路２１は、コントロール・ブロック１
３からの走査タイミング制御信号ｓｃを受けて、液晶表
示装置２２の走査側電極に走査信号を供給する。
３からの走査タイミング制御信号ｓｃを受けて、液晶表
示装置２２の走査側電極に走査信号を供給する。
なお上記の液晶表示装置２２は、前述の第４図に示され
るものと同様なカラーフィルターの配列を有するｘ−Ｙ
マトリクス型液晶表示装置であり、該液晶表示装置２２
は第１図に示される如く、３ｎ個の信号側電極ラインを
有している。すなわち各走査側電極ラインともＲ，Ｇ、
Ｂの絵素を各ｎ個ずつ有しており、これに応じて前述の
直／並列変換回路１８は、３月段のシフトレジスタとし
て構成されている。なおａ １１． ｂ １〜Ｃ１〜ａ
２＼ ｂ２・Ｃ２”””−−−−−’−’−ａ 、、、
ｂ １１ ％ ＣＩ、は、直／並列変換回路１８内の３
ｎ個の各段の内容に対応しているものであり、これらの
３ｎ個の各段の内容は、ラインメモ１月９にもそのまま
の配列順でラッチするように構成されている。
るものと同様なカラーフィルターの配列を有するｘ−Ｙ
マトリクス型液晶表示装置であり、該液晶表示装置２２
は第１図に示される如く、３ｎ個の信号側電極ラインを
有している。すなわち各走査側電極ラインともＲ，Ｇ、
Ｂの絵素を各ｎ個ずつ有しており、これに応じて前述の
直／並列変換回路１８は、３月段のシフトレジスタとし
て構成されている。なおａ １１． ｂ １〜Ｃ１〜ａ
２＼ ｂ２・Ｃ２”””−−−−−’−’−ａ 、、、
ｂ １１ ％ ＣＩ、は、直／並列変換回路１８内の３
ｎ個の各段の内容に対応しているものであり、これらの
３ｎ個の各段の内容は、ラインメモ１月９にもそのまま
の配列順でラッチするように構成されている。
一方、第２図は前述の：′１ン１−ロール・ブロック１
３および直列順序変換回路１７の一部を示す回路図であ
り、水平同期信号カウンター３１は、同期分離回路９か
らの水平同期信号を計数するとともに、垂直同期信号に
よってリセノ１−されるように構成されている。すなわ
ち水平同期信号カウンター３１の計数内容は、現時点で
子し・ビ信号受信部ｌから供給されているカラーテレヒ
信号ＶＤが液晶表示装置２２のいずれの走査イ（１す電
極ラインに関−リしているものであるかを判定する」二
でのデータとしての役割を果たしている。
３および直列順序変換回路１７の一部を示す回路図であ
り、水平同期信号カウンター３１は、同期分離回路９か
らの水平同期信号を計数するとともに、垂直同期信号に
よってリセノ１−されるように構成されている。すなわ
ち水平同期信号カウンター３１の計数内容は、現時点で
子し・ビ信号受信部ｌから供給されているカラーテレヒ
信号ＶＤが液晶表示装置２２のいずれの走査イ（１す電
極ラインに関−リしているものであるかを判定する」二
でのデータとしての役割を果たしている。
内容判別回路３２は、水平同期信号カウンター３１の計
数内容が３Ｎ、３Ｎ＋１．３Ｎ→２のいずれであるかを
判別するデコーダとしての機能を果たしているもので、
水平同期信号カウンター３１の計数内容が、３Ｎ、３Ｎ
＋１．３Ｎ＋２のいずれであるかに応じて、それぞれ出
力側３２ａ、３２ｂ、３２Ｃのうちのいずれか１つが論
理的にＨレベルとなるように構成されている。すなわち
内容判別回路３２の各出力側３２ａ、３２ｂ、３２ｃの
状態によれば、各Ａ／Ｄ変換回路１４．１５．１６から
出力されている各デジタル色信号Ｒｄ 、Ｇｄ 、Ｂｄ
が、液晶表示装置２２の３Ｎ番目、３Ｎ＋１番目、３Ｎ
＋２番目の走査側電極ラインのうちのいずれに関与して
いるかが判定できるごとになる。
数内容が３Ｎ、３Ｎ＋１．３Ｎ→２のいずれであるかを
判別するデコーダとしての機能を果たしているもので、
水平同期信号カウンター３１の計数内容が、３Ｎ、３Ｎ
＋１．３Ｎ＋２のいずれであるかに応じて、それぞれ出
力側３２ａ、３２ｂ、３２Ｃのうちのいずれか１つが論
理的にＨレベルとなるように構成されている。すなわち
内容判別回路３２の各出力側３２ａ、３２ｂ、３２ｃの
状態によれば、各Ａ／Ｄ変換回路１４．１５．１６から
出力されている各デジタル色信号Ｒｄ 、Ｇｄ 、Ｂｄ
が、液晶表示装置２２の３Ｎ番目、３Ｎ＋１番目、３Ｎ
＋２番目の走査側電極ラインのうちのいずれに関与して
いるかが判定できるごとになる。
なお各Ａ／Ｄ変換回路１４．１５．１６からのデジタル
色信号Ｒｄ 、Ｇｄ 、、Ｂｄは、それぞれ一般的には
２〜４ビット程度より成るが、第２図における直列順序
変換回路１７については、上記各デジタル色信号のうち
の１ビツトのみに関与する部分が代表的に示されている
。また出力側Ａ、Ｂ、Ｃは、それぞれＯＲ回路５０．５
１．５２の出力側に対応している。
色信号Ｒｄ 、Ｇｄ 、、Ｂｄは、それぞれ一般的には
２〜４ビット程度より成るが、第２図における直列順序
変換回路１７については、上記各デジタル色信号のうち
の１ビツトのみに関与する部分が代表的に示されている
。また出力側Ａ、Ｂ、Ｃは、それぞれＯＲ回路５０．５
１．５２の出力側に対応している。
並列／直列変換回路６０は、上記各出力側Ａ、Ｂ、Ｃか
らパラレルに人力されてくる信号をシリアルな信号に変
換して出力するために設りられたものである。すなわち
上記出力側Δ、Ｂ、Ｃからの信号は、コントロール・ブ
ロック１３からのデータセント制御信号ｄｓに応じて、
並列／直列変換回路６０にパラレルに入力される。ここ
でａ、ｂ、ｃは、それぞれ上記出力側Ａ、Ｂ、Ｃより並
列／直列変換回路６０内にパラレルにセットされた各信
号の内容に対応しているものであり、これらはコントロ
ール・ブロック１３からのデータブツシュ制御信号ｐｓ
に応じて、ａ、ｂ、ｃの順にシリアル出力されて直／並
列変換回路１８に供給されていく。
らパラレルに人力されてくる信号をシリアルな信号に変
換して出力するために設りられたものである。すなわち
上記出力側Δ、Ｂ、Ｃからの信号は、コントロール・ブ
ロック１３からのデータセント制御信号ｄｓに応じて、
並列／直列変換回路６０にパラレルに入力される。ここ
でａ、ｂ、ｃは、それぞれ上記出力側Ａ、Ｂ、Ｃより並
列／直列変換回路６０内にパラレルにセットされた各信
号の内容に対応しているものであり、これらはコントロ
ール・ブロック１３からのデータブツシュ制御信号ｐｓ
に応じて、ａ、ｂ、ｃの順にシリアル出力されて直／並
列変換回路１８に供給されていく。
次に本実施例のカラー液晶テレビの動作について説明す
る。但し第１図および第２図の回路は、正論理で動作す
るものであり、単にＨあるいはＬと記載されている場合
には、それぞれ論理的にＨレベルあるいはＬレベルにあ
ることを示す。
る。但し第１図および第２図の回路は、正論理で動作す
るものであり、単にＨあるいはＬと記載されている場合
には、それぞれ論理的にＨレベルあるいはＬレベルにあ
ることを示す。
まず最初に水平同期信号カウンター３１の計数値が３Ｎ
＋１である場合には、内容判別回路３２の３つの出力側
のうち、３２ｂのみがＨとなる。この結果、直列順序変
換回路１７のＡＮＤ回路４１〜４９のうち、４ｊ、、４
４．４７がＯＮ状態となり、従ってＯＲ回路５０の出力
側（Ａ）からはデジタル色信号Ｒｄが、ＯＲ回路５１の
出力側（Ｂ）からはＧｄが、またＯＲ回路５２の出力側
（Ｃ）からはＢｄが、それぞれ出力される状態となる。
＋１である場合には、内容判別回路３２の３つの出力側
のうち、３２ｂのみがＨとなる。この結果、直列順序変
換回路１７のＡＮＤ回路４１〜４９のうち、４ｊ、、４
４．４７がＯＮ状態となり、従ってＯＲ回路５０の出力
側（Ａ）からはデジタル色信号Ｒｄが、ＯＲ回路５１の
出力側（Ｂ）からはＧｄが、またＯＲ回路５２の出力側
（Ｃ）からはＢｄが、それぞれ出力される状態となる。
すなわち、この状態では並列／直列変換回路６０内には
、まずａ、ｂ、ｃに対応してそれぞれデジタル色信号Ｒ
ｄ 、Ｇｄ 、Ｂｄがパラレルにセントされ、さらに並
列／直列変換回路６０より直／並列変換回路１８番こ対
してデジタル色信号Ｒｄ 、 Ｇｄ 。
、まずａ、ｂ、ｃに対応してそれぞれデジタル色信号Ｒ
ｄ 、Ｇｄ 、Ｂｄがパラレルにセントされ、さらに並
列／直列変換回路６０より直／並列変換回路１８番こ対
してデジタル色信号Ｒｄ 、 Ｇｄ 。
Ｂｄの順にシリアルに供給されることになる。ところで
本実施例においては、各走査側ラインにはＲ，Ｇ、Ｂの
各絵素がそれぞれｎ個ずつ、すなわちＲ，Ｇ、Ｂ各１個
ずつより成る１組の単位画素がｎ個ずつ配置されている
ために、１水平期間に各Ａ／Ｄ変換回路１４．１５．１
６は０回のサンプリング動作を行なうことになり、これ
に従って並列／直列変換回路６０における上記のいわゆ
るパラレル人力／シリアル出力の動作も、■水平期間に
０回ずつ繰り返されることになる。
本実施例においては、各走査側ラインにはＲ，Ｇ、Ｂの
各絵素がそれぞれｎ個ずつ、すなわちＲ，Ｇ、Ｂ各１個
ずつより成る１組の単位画素がｎ個ずつ配置されている
ために、１水平期間に各Ａ／Ｄ変換回路１４．１５．１
６は０回のサンプリング動作を行なうことになり、これ
に従って並列／直列変換回路６０における上記のいわゆ
るパラレル人力／シリアル出力の動作も、■水平期間に
０回ずつ繰り返されることになる。
ここで同期分離回路９から次の水平同期信号が出力され
る。タイミングとなると、直／並列変換回路１８にはデ
ジタル色信号Ｒｄ 、Ｇｄ 、Ｂｄがそれぞれｎ個ずつ
入力された状態となっているが、そこで水平同期信号に
同期してコントロール・ブロック１３から与えられるラ
ンチタイミング制御信号Ｌａに応して、直／並列変換回
路１８の出力信号はラインメモリ１９にラッチされるこ
とになる。
る。タイミングとなると、直／並列変換回路１８にはデ
ジタル色信号Ｒｄ 、Ｇｄ 、Ｂｄがそれぞれｎ個ずつ
入力された状態となっているが、そこで水平同期信号に
同期してコントロール・ブロック１３から与えられるラ
ンチタイミング制御信号Ｌａに応して、直／並列変換回
路１８の出力信号はラインメモリ１９にラッチされるこ
とになる。
すなわち直／並列変換回路１８内のａ、〜ａ、、はデジ
タル色信号Ｒｄに、ｂ１〜ｂｌ、はＧｄに、またＣ３〜
Ｃ，ｌはＢｄにそれぞれ対応しているが、本実施例にお
いてはラインメモ１月９は前述のように、直／並列変換
回路１８の各段の内容ａ、 、ｂ、、ＣＩ 、ａｘ 、
ｂｔ −Ｃ２−”−””””””−”−”ａ ｎ 、ｂ
、１％Ｃ７を、そのままの配列順でラッチするように構
成されている。
タル色信号Ｒｄに、ｂ１〜ｂｌ、はＧｄに、またＣ３〜
Ｃ，ｌはＢｄにそれぞれ対応しているが、本実施例にお
いてはラインメモ１月９は前述のように、直／並列変換
回路１８の各段の内容ａ、 、ｂ、、ＣＩ 、ａｘ 、
ｂｔ −Ｃ２−”−””””””−”−”ａ ｎ 、ｂ
、１％Ｃ７を、そのままの配列順でラッチするように構
成されている。
従ってラインメモリ１９４こは図示左側よりＲｄ、Ｇｄ
、Ｂｄ 、Ｒｄ 、Ｇｄ 、Ｂｄ−・・−一・の順に
デジタル色信号がラッチされることになるが、液晶表示
装置２２の３Ｎ＋１番目の走査側ライン（たとえばＸ、
やｘ４）におけるカラーフィルターの配列順も、図示の
如く左側よりＲ，Ｇ、Ｂ、Ｒ，Ｇ、Ｂ−−一〜−−−−
−−−−・−の順であるために、結局、ラインメモリ１
９内の各デジタル色信号の配列順は、３Ｎ＋１番目の走
査側ラインのカラーフィルターの配列順に対して適合し
たものとなっている。
、Ｂｄ 、Ｒｄ 、Ｇｄ 、Ｂｄ−・・−一・の順に
デジタル色信号がラッチされることになるが、液晶表示
装置２２の３Ｎ＋１番目の走査側ライン（たとえばＸ、
やｘ４）におけるカラーフィルターの配列順も、図示の
如く左側よりＲ，Ｇ、Ｂ、Ｒ，Ｇ、Ｂ−−一〜−−−−
−−−−・−の順であるために、結局、ラインメモリ１
９内の各デジタル色信号の配列順は、３Ｎ＋１番目の走
査側ラインのカラーフィルターの配列順に対して適合し
たものとなっている。
また信号側駆動回路２０は、ラインメモ１月９の出力信
号に応じた輝度駆動信号を各信号側電極ラインに供給す
る。
号に応じた輝度駆動信号を各信号側電極ラインに供給す
る。
一方、前述の同期分離回路９からの次の水平同期信号に
よって、水平同期信号カウンター３１の内容は歩進して
３Ｎ＋２となり、従って内容判別回路３２の３つの出力
側のうち、３２ｃのみがＨである状態に変化している。
よって、水平同期信号カウンター３１の内容は歩進して
３Ｎ＋２となり、従って内容判別回路３２の３つの出力
側のうち、３２ｃのみがＨである状態に変化している。
この結果、今度は直列順序変換回路１７のＡＮＤ回路４
１〜４９のうち、４２．４５．４８がＯＮ状態となり、
従って出力側へからはデジタル色信号Ｇｄが、出力側Ｂ
からはＢｄが、また出力側ＣからはＲｄがそれぞれ出力
される状態とな・る。
１〜４９のうち、４２．４５．４８がＯＮ状態となり、
従って出力側へからはデジタル色信号Ｇｄが、出力側Ｂ
からはＢｄが、また出力側ＣからはＲｄがそれぞれ出力
される状態とな・る。
すなわち、この状態では並列／直列変換回路Ｇ。
には、ａ、ｂ、ｃに対応して、それぞれデジタル色信号
Ｇｄ 、Ｂｄ 、Ｒｄがパラレルに入力され、並列／直
列変換回路６０がら直／並列変換回路】８に対しては、
デジタル色信号Ｇｄ Ｘ１３ｄ 、ｌ’＜ｄの順にシリ
アル出力されるごとになる。そして今度は同期分離回路
９から次の水平同期信号が出力されるタイミングとなる
と、直／並列変換回路１８にはデジタル色信号Ｇｄ 、
、Ｂｄ 、、Ｒｄが各ｎ個ずつ入力された状態となって
いるが、そこで水平同期信号に同期してコントし！−ル
・ブロック１３がらう、７チタイミング制御信潟Ｌａが
与えられると１．直／並列変換回路１８の出力（ｆｉ号
はうインメモｒ月９にランチされる′ことになる。
Ｇｄ 、Ｂｄ 、Ｒｄがパラレルに入力され、並列／直
列変換回路６０がら直／並列変換回路】８に対しては、
デジタル色信号Ｇｄ Ｘ１３ｄ 、ｌ’＜ｄの順にシリ
アル出力されるごとになる。そして今度は同期分離回路
９から次の水平同期信号が出力されるタイミングとなる
と、直／並列変換回路１８にはデジタル色信号Ｇｄ 、
、Ｂｄ 、、Ｒｄが各ｎ個ずつ入力された状態となって
いるが、そこで水平同期信号に同期してコントし！−ル
・ブロック１３がらう、７チタイミング制御信潟Ｌａが
与えられると１．直／並列変換回路１８の出力（ｆｉ号
はうインメモｒ月９にランチされる′ことになる。
すなわち今度は直／並列変換回路１８内の３１〜ａｌｌ
はデジタル色信号Ｇ’ｄに、ｂ、 〜ｂｎはＢｄに、ま
たｃ１〜ｃｌｌはＲｄにそれぞれ対応しており、従って
ラインメモ月９内には、図示左側よりＧｄ 、Ｂｄ Ｓ
Ｒｄ ＳＧｄ 、Ｂｄ ＸＲｄ −−−−一山一の順に
デジタル色信号がラッチされることになるが、液晶表示
装置２２０３Ｎ＋２番目の走査側ライン（たとえばＸｔ
やｘｓ）におけるカラーフィルターの配列順も、図示の
如く左側よりＧ、Ｂ、Ｒ，Ｇ、Ｂ 、 Ｒ−−−−−−
・−の順であるために、結局、ラインメモリ１９内の各
デジタル色信号の配列順は、３Ｎ＋２番目の走査側ライ
ンのカラーフィルターの配列順に対して適合したものと
なっている。
はデジタル色信号Ｇ’ｄに、ｂ、 〜ｂｎはＢｄに、ま
たｃ１〜ｃｌｌはＲｄにそれぞれ対応しており、従って
ラインメモ月９内には、図示左側よりＧｄ 、Ｂｄ Ｓ
Ｒｄ ＳＧｄ 、Ｂｄ ＸＲｄ −−−−一山一の順に
デジタル色信号がラッチされることになるが、液晶表示
装置２２０３Ｎ＋２番目の走査側ライン（たとえばＸｔ
やｘｓ）におけるカラーフィルターの配列順も、図示の
如く左側よりＧ、Ｂ、Ｒ，Ｇ、Ｂ 、 Ｒ−−−−−−
・−の順であるために、結局、ラインメモリ１９内の各
デジタル色信号の配列順は、３Ｎ＋２番目の走査側ライ
ンのカラーフィルターの配列順に対して適合したものと
なっている。
また信号側駆動回路２ｏについては、前述と同様にライ
ンメモリ１９の出方信号に応じた輝度駆動信号を各信号
側電極ラインに供給する。
ンメモリ１９の出方信号に応じた輝度駆動信号を各信号
側電極ラインに供給する。
さらに前述の同期分離回路９がらの次の水平同期信号に
よって、水平同期信号カウンター３１の内容は歩進して
３Ｎ＋３ （すなわち３Ｎ）となり、従ゲこ内容判別回
！ａ３２の３つの出方例のうち、３２ａのみがＨである
状態に変化している。
よって、水平同期信号カウンター３１の内容は歩進して
３Ｎ＋３ （すなわち３Ｎ）となり、従ゲこ内容判別回
！ａ３２の３つの出方例のうち、３２ａのみがＨである
状態に変化している。
この結果、今度は直列順序変換回路１７のＡＮＤ回路４
１〜４９のうち、４３．、４６．４９がＯＮ状態となり
、従って出力側Ａからはデジタル色信号Ｂｄが、出力側
ＢからはＲｄが、また出力側ＣがらはＧｄがそれぞれ出
力される状態となる。
１〜４９のうち、４３．、４６．４９がＯＮ状態となり
、従って出力側Ａからはデジタル色信号Ｂｄが、出力側
ＢからはＲｄが、また出力側ＣがらはＧｄがそれぞれ出
力される状態となる。
すなわち、この状態では並列／直列変換回路６０から直
／並列変換回路１日に対しては、今度はデジタル色信号
Ｂｄ 、Ｒｄ 、Ｇｄの１＠にンリアル入力されること
になる。そして今度は同期分離回路９から次の水平同期
信号が出力されるタイミングとなると、直／並列変換回
路１８にはデジタル色信号Ｂｄ 、Ｒｄ 、Ｇｄが各ｎ
個ずつ人力された状態となっているが、そこで水平同期
信号に同期してコントロール・ブロック１３からラッチ
タイミング制御信号Ｌａが与えられると、直／並列変換
回路１８の出力信号はラインメモ１月９にラッチされる
ことになる。従って今度はラインメモ１月９には、今度
は図示左側よりＢｄ 、、Ｒｄ 、 Ｇｄ 、丁うｄ
、Ｒｄ、Ｇｄ −一−−−−−・−・−の順にデジタル
色信号がランチされることになるが、液晶表示装置２２
の３Ｎ番目の走査側ライン（たとえばｘ３）におけるカ
ラーフィルターの配列順も、図示の如く左側よりＢ１．
Ｒ２Ｏ，Ｂ、Ｒ，、Ｇ−−−−・の順であるために、結
局゛ラインメモリ１９内の各デジタル色信号の配列順は
、３Ｎ番目の走査側ラインのカラーフィルターの配列順
に対して適合したものとなっている。
／並列変換回路１日に対しては、今度はデジタル色信号
Ｂｄ 、Ｒｄ 、Ｇｄの１＠にンリアル入力されること
になる。そして今度は同期分離回路９から次の水平同期
信号が出力されるタイミングとなると、直／並列変換回
路１８にはデジタル色信号Ｂｄ 、Ｒｄ 、Ｇｄが各ｎ
個ずつ人力された状態となっているが、そこで水平同期
信号に同期してコントロール・ブロック１３からラッチ
タイミング制御信号Ｌａが与えられると、直／並列変換
回路１８の出力信号はラインメモ１月９にラッチされる
ことになる。従って今度はラインメモ１月９には、今度
は図示左側よりＢｄ 、、Ｒｄ 、 Ｇｄ 、丁うｄ
、Ｒｄ、Ｇｄ −一−−−−−・−・−の順にデジタル
色信号がランチされることになるが、液晶表示装置２２
の３Ｎ番目の走査側ライン（たとえばｘ３）におけるカ
ラーフィルターの配列順も、図示の如く左側よりＢ１．
Ｒ２Ｏ，Ｂ、Ｒ，、Ｇ−−−−・の順であるために、結
局゛ラインメモリ１９内の各デジタル色信号の配列順は
、３Ｎ番目の走査側ラインのカラーフィルターの配列順
に対して適合したものとなっている。
また前述の同期分離回路９からの次の水平同期信号によ
って、水平同期信号カウンター３１の内容は歩進して、
再び３Ｎ＋１となっているわけである。
って、水平同期信号カウンター３１の内容は歩進して、
再び３Ｎ＋１となっているわけである。
以上のように本発明によれば、各原色の混合性に優れた
タイプのカラー液晶表示装置を用いた液晶テレビにおい
て、比較的少ない消費電力で動作し、かつ応答性等に関
する信頼性にも優れた表示信号処理回路が実現されるこ
とになる。
タイプのカラー液晶表示装置を用いた液晶テレビにおい
て、比較的少ない消費電力で動作し、かつ応答性等に関
する信頼性にも優れた表示信号処理回路が実現されるこ
とになる。
すなわち本発明においては、Ｒ，Ｇ、Ｂの各アナログ色
信号は、Ｒ用、Ｇ用、Ｂ用の各Ａ／Ｄ変換回路にて、そ
れぞれ互いに独立してデジタル色信号に変換されるよう
に構成しているために、これらの各Δ／Ｄ変換回路は比
較的低い周波数のクロック信号で動作させることができ
、それに応じて消費電力も小さくなるとともに、１度の
Ａ／Ｄ変換動作の占める時間幅も大きくなり、それに応
じてＡ／Ｄ変換に関する信頼性も高められる。
信号は、Ｒ用、Ｇ用、Ｂ用の各Ａ／Ｄ変換回路にて、そ
れぞれ互いに独立してデジタル色信号に変換されるよう
に構成しているために、これらの各Δ／Ｄ変換回路は比
較的低い周波数のクロック信号で動作させることができ
、それに応じて消費電力も小さくなるとともに、１度の
Ａ／Ｄ変換動作の占める時間幅も大きくなり、それに応
じてＡ／Ｄ変換に関する信頼性も高められる。
また本発明では、前記各△／１〕変換回路からのＲ，Ｇ
、Ｂの各デジタル色信号出力については、直列順序変換
回路において各走査側ラインごとに決定される適切な順
序のシリアル信号に変換した後、直／並列変換回路にお
いて各走査側ラインに対応する単位ごとに直／並列変換
するように構成して°いる。このために直／並列変換回
路からの出力信号については、常に所定の配列順でライ
ンメモリ内にラッチすれば、そのまま各走査側ラインの
カラーフィルターの配列に適合した状態となり、従って
各原色の混合性に優れたタイプのカラー液晶表示装置を
用いた液晶テし・ヒにおいても、表示信号の処理回路の
構成自体は比較的簡単なものとなる。
、Ｂの各デジタル色信号出力については、直列順序変換
回路において各走査側ラインごとに決定される適切な順
序のシリアル信号に変換した後、直／並列変換回路にお
いて各走査側ラインに対応する単位ごとに直／並列変換
するように構成して°いる。このために直／並列変換回
路からの出力信号については、常に所定の配列順でライ
ンメモリ内にラッチすれば、そのまま各走査側ラインの
カラーフィルターの配列に適合した状態となり、従って
各原色の混合性に優れたタイプのカラー液晶表示装置を
用いた液晶テし・ヒにおいても、表示信号の処理回路の
構成自体は比較的簡単なものとなる。
これに対して、たとえば第１図においてＲ用、Ｇ用、Ｂ
用の各Δ／Ｄ変換回路１４．１５．１６と直／並列変換
回路１８との間に、直列順序変換回路１７を介在させる
ことなく、直／並列変換回路１８に常にデジタル色信号
Ｒｄ 、 Ｇｃｌ 、 Ｂｄが固定された順序で人力さ
れるような構成とした場合には、直／並列変換回路１８
から合計３０個の出力信号をラインメモリ１９へ供給す
る際に、これらのデジタル色信号がいずれの走査側ライ
ンに対応しているかに従って（すなわち走査ラインごと
に）、これらの３ｎ個もの出力信号の配列順を切り換え
制御することが必要となり、回路構成が著しく複雑なも
のとなることは明らかである。
用の各Δ／Ｄ変換回路１４．１５．１６と直／並列変換
回路１８との間に、直列順序変換回路１７を介在させる
ことなく、直／並列変換回路１８に常にデジタル色信号
Ｒｄ 、 Ｇｃｌ 、 Ｂｄが固定された順序で人力さ
れるような構成とした場合には、直／並列変換回路１８
から合計３０個の出力信号をラインメモリ１９へ供給す
る際に、これらのデジタル色信号がいずれの走査側ライ
ンに対応しているかに従って（すなわち走査ラインごと
に）、これらの３ｎ個もの出力信号の配列順を切り換え
制御することが必要となり、回路構成が著しく複雑なも
のとなることは明らかである。
なお本発明は、いわゆるパッシブ型、アクティブ型、お
よび非線型素子型のいずれのタイプのカラー液晶表示装
置についても、適用可能であることは明らかである。
よび非線型素子型のいずれのタイプのカラー液晶表示装
置についても、適用可能であることは明らかである。
またカラー液晶表示装置については、必ずしも第４図と
同じようなカラーフィルターの配列のものである必要は
なく、各原色間の混合が行なわれ易いように、互いに近
接した走査側ラインでＲｌＧ、Ｂのカラーフィルターの
配置が互いに異なる部分があるように構成されたもので
あればよい。
同じようなカラーフィルターの配列のものである必要は
なく、各原色間の混合が行なわれ易いように、互いに近
接した走査側ラインでＲｌＧ、Ｂのカラーフィルターの
配置が互いに異なる部分があるように構成されたもので
あればよい。
第１図は、本発明の１実施例によるカラー液晶テレビの
構成を示すブロック線図で、第２図は、その要部を示す
回路図。第３図は、従来のカラー液晶表示装置における
カラーフィルターの配列の一例を示す平面図で、第４図
は、その改良例を示す平面図。 １−−−テレビ信号受信部、１．３−−−−−コントロ
ール・ブロック、１４−−−−−−Ｒ用Ａ／Ｄ変換回路
、１５−一一一−−−Ｇ用Ａ／Ｄ変換回路１，１６・−
・−Ｂ用Ａ／Ｄ変換回路、１７−・−直列順序変換回路
、１８−−−一直／並列変換回路、１９−−−−−ライ
ンメモリ、２０−−・−信号側駆動回路、２２−・一液
晶表示装置、６ｏ−・−並列／直列変換回路、Ｖａ−−
−一力う−テレビ信号、Ｒａ 、 Ｇａ 、 Ｂａ −
・−・−アナログ色信号、Ｒｄ 、 Ｇｄ 、 Ｂｄ
面出デジタル色信号。 特許出願人 シチズン時計株式会社 Ｑ ■ ０′−ヘ 第３図 ■ 第４図 −Ｔ’糸六りむＷｍ １．１ｌｆｌ！＋の表示 昭和５９年６月２２日何提出の特許ｌ１ｉ（２）６＝」
２、発明の名称 ！−λ−″５′；、、
＝／−″／カラー液晶テレビ ３、？！１１をする者 事件との関係 特許出願人 住所 東京都新宿区西新宿２丁目１番１号自発 ５、補正により増加する発明の数 なし ら＃Ｉｊｉ：り灯叡 ”、０ ｉｋＪ
構成を示すブロック線図で、第２図は、その要部を示す
回路図。第３図は、従来のカラー液晶表示装置における
カラーフィルターの配列の一例を示す平面図で、第４図
は、その改良例を示す平面図。 １−−−テレビ信号受信部、１．３−−−−−コントロ
ール・ブロック、１４−−−−−−Ｒ用Ａ／Ｄ変換回路
、１５−一一一−−−Ｇ用Ａ／Ｄ変換回路１，１６・−
・−Ｂ用Ａ／Ｄ変換回路、１７−・−直列順序変換回路
、１８−−−一直／並列変換回路、１９−−−−−ライ
ンメモリ、２０−−・−信号側駆動回路、２２−・一液
晶表示装置、６ｏ−・−並列／直列変換回路、Ｖａ−−
−一力う−テレビ信号、Ｒａ 、 Ｇａ 、 Ｂａ −
・−・−アナログ色信号、Ｒｄ 、 Ｇｄ 、 Ｂｄ
面出デジタル色信号。 特許出願人 シチズン時計株式会社 Ｑ ■ ０′−ヘ 第３図 ■ 第４図 −Ｔ’糸六りむＷｍ １．１ｌｆｌ！＋の表示 昭和５９年６月２２日何提出の特許ｌ１ｉ（２）６＝」
２、発明の名称 ！−λ−″５′；、、
＝／−″／カラー液晶テレビ ３、？！１１をする者 事件との関係 特許出願人 住所 東京都新宿区西新宿２丁目１番１号自発 ５、補正により増加する発明の数 なし ら＃Ｉｊｉ：り灯叡 ”、０ ｉｋＪ
Claims (1)
- 互いに近接した走査側ラインで、Ｒ（赤）、Ｇ（緑）、
Ｂ（青）のカラーフィルターの配置が互いに異なるよう
に構成されたカラー液晶表示装置により、テレビ画像の
表示を行なうように構成されたカラー液晶テレビにおい
て、テレビ信号受信部からのカラーテレビ信号に基づい
て形成されたＲ、Ｇ、Ｂのアナログ色信号を、それぞれ
互いに独立してデジタル色信号に変換するためのＲ用、
Ｇ用、Ｂ用の各Ａ／Ｄ変換回路と、該Ｒ用、Ｇ用、Ｂ用
の各Ａ／Ｄ変換回路から互いに独立して出力される各デ
ジタル色信号を、該各デジタル色信号自体がいずれの走
査側ラインに対応しているかに従って決定される順序の
シリアル信号に変換するための直列順序変換回路と、該
直列順序変換回路からシリアルに出力される信号をパラ
レルな信号に変換するための直／並列変換回路と、該直
／並列変換回路からの出力信号をラッチするラインメモ
リと、該ラインメモリからの出力に応じた駆動信号を出
力する信号側駆動回路とを設けたことを特徴とするカラ
ー液晶テレビ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12754484A JPS617887A (ja) | 1984-06-22 | 1984-06-22 | カラ−液晶テレビ |
| US06/745,774 US4642628A (en) | 1984-06-22 | 1985-06-17 | Color liquid crystal display apparatus with improved display color mixing |
| GB08515729A GB2162674B (en) | 1984-06-22 | 1985-06-21 | Color liquid crystal display apparatus with improved display color mixing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12754484A JPS617887A (ja) | 1984-06-22 | 1984-06-22 | カラ−液晶テレビ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS617887A true JPS617887A (ja) | 1986-01-14 |
Family
ID=14962629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12754484A Pending JPS617887A (ja) | 1984-06-22 | 1984-06-22 | カラ−液晶テレビ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS617887A (ja) |
-
1984
- 1984-06-22 JP JP12754484A patent/JPS617887A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5912710A (en) | System and method for controlling a display of graphics data pixels on a video monitor having a different display aspect ratio than the pixel aspect ratio | |
| CN100437747C (zh) | 显示器及其驱动方法 | |
| CN100362564C (zh) | 色修正电路和具备其的图像显示装置 | |
| US20080252625A1 (en) | Display method with interlacing reversal scan and device thereof | |
| US5600344A (en) | Liquid crystal display | |
| JPS6195629A (ja) | テレビジヨン受像機 | |
| JPS6156397A (ja) | カラ−液晶表示装置 | |
| JPH0990916A (ja) | 表示装置 | |
| JPS617887A (ja) | カラ−液晶テレビ | |
| JP2672608B2 (ja) | マトリクス表示パネル駆動装置 | |
| JPS617886A (ja) | カラ−液晶テレビ | |
| CN101587696B (zh) | 色序法显示器的反应时间补偿装置 | |
| JPH09101764A (ja) | マトリクス型映像表示装置の駆動方法 | |
| JPH04170515A (ja) | 液晶パネルの駆動回路 | |
| JPH055114B2 (ja) | ||
| JPH084331B2 (ja) | 画像表示装置 | |
| TWI228925B (en) | Image signal processing method and device thereof | |
| JPS61141492A (ja) | 液晶デイスプレイ装置 | |
| CN118538182A (zh) | 一种lcd-tft控制器 | |
| JPS5880687A (ja) | カラ−映像表示装置 | |
| JP4235796B2 (ja) | 電子カメラ | |
| JPS63261389A (ja) | 液晶表示装置 | |
| JPH0646794B2 (ja) | テレビジヨン受像機 | |
| JPH03102391A (ja) | カラー液晶表示装置 | |
| JPH0413894Y2 (ja) |