JPS6175596A - Manufacture of through hole multilayer circuit board - Google Patents
Manufacture of through hole multilayer circuit boardInfo
- Publication number
- JPS6175596A JPS6175596A JP59198162A JP19816284A JPS6175596A JP S6175596 A JPS6175596 A JP S6175596A JP 59198162 A JP59198162 A JP 59198162A JP 19816284 A JP19816284 A JP 19816284A JP S6175596 A JPS6175596 A JP S6175596A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- substrate
- hole
- holes
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は基板上に凹部が形成され、かつ該凹部に導m回
路が形成された多層回路基板及びその製造方法に係わり
、特に高密度実装が要求される回路基板や半導体素子搭
載用基板、チップキャリア、ビングリッドアレイなどの
パッケージ用基板に応用されろものである。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a multilayer circuit board in which a recess is formed on a board and a conductive circuit is formed in the recess, and a method for manufacturing the same, and particularly relates to a method for manufacturing the same. It can be applied to package substrates such as circuit boards, semiconductor element mounting substrates, chip carriers, and bin grid arrays that require high performance.
従来、ノに板上に凹部を形成して凹部内に回路を有する
多層回路基板の製造方法としては、基板の1部を所定の
形状に切断除去、及び穿孔された焼成前のセラミックシ
ート(グリーンシート)に導電ペーストをスクリーン印
刷して導電回路を形成した後、それらを積層し、孔内に
導電塗料を吸入又は圧入させることによりスルホールを
形成する方法(1)が知られている。まtこ、プラスチ
ック基板や金属基板においては回路を形成し1こ後基板
を加熱・加圧により変形させ、凹部を形成する方法(I
)が知られている。一方、複数の回路を形成したスルホ
ール基板の1部を除去し積層プレスした後に該スルホー
ル内に溶融ハンダを流入させることにより各層の回路を
接続させる方法(釦が実用化されている。Conventionally, a method for producing a multilayer circuit board with circuits in the recesses by forming recesses on a board involves cutting and removing a part of the board into a predetermined shape, and using a perforated ceramic sheet (green) before firing. There is a known method (1) in which a conductive circuit is formed by screen printing a conductive paste on a sheet (sheet), the sheets are then laminated, and a conductive paint is sucked or press-fitted into the hole to form a through hole. For plastic and metal substrates, a method is used in which circuits are formed and then the substrate is deformed by heating and pressure to form recesses (I
)It has been known. On the other hand, there is a method (buttons have been put into practical use) in which a part of a through-hole substrate on which a plurality of circuits are formed is removed, laminated and pressed, and then molten solder is flowed into the through-holes to connect the circuits of each layer.
ところで回路の高密度化や部品実装の高さが制限される
ような高密度薄型基板や極めて限定され1こ部分に多数
の接続導体を形成しなければならない半導体素子搭載用
基板、半導体素子パッケージ用基板においては基板に凹
部を持つキャビティ構造を取ることが有効である。しか
しながら、上記の従来方法(1)〜(1)ではキャビテ
ィ内に導体を形成し、それらの導体を高い信頼性を保ち
ながら外層回路と接続し、さらに高い生産性をも維持す
ることは極めて困難であった。たとえば、従来の方法に
おいて、(1)の方法は、スクリーン印刷方法によるた
め構成する基板の厚さが増したり、回路密度が高くなる
に従って充分なペーストが孔内に供給できず各層を接続
することが困難であった。また、(1)の方法は、回路
を凹部内にも形成できるが、もともと内向配線層にくぼ
みをつけ1こだけであり、表面回路と凹部内の回路を分
離し、配線密度を向上させることはできない。そして、
(1)の方法は、各配線層の電気的接続をスルホール
内に流入したハンダにより実現する方法であるが、ハン
ダ流入時のブローホールやハンダの不完全な充填が発生
し易く極めて信頼性に乏しいものである。By the way, high-density thin substrates that limit the density of circuits and the height of component mounting, substrates for mounting semiconductor elements, and semiconductor element packages that require a large number of connection conductors to be formed in a very limited area. It is effective for the substrate to have a cavity structure in which the substrate has a recess. However, with the conventional methods (1) to (1) above, it is extremely difficult to form conductors inside the cavity, connect those conductors to the outer layer circuit while maintaining high reliability, and also maintain high productivity. Met. For example, in the conventional method, method (1) uses a screen printing method, so as the thickness of the substrate increases or the circuit density increases, it is difficult to supply enough paste into the holes to connect each layer. was difficult. In addition, method (1) allows circuits to be formed inside recesses, but originally only one recess is formed in the inward wiring layer, and the surface circuit and the circuit inside the recess are separated to improve wiring density. I can't. and,
Method (1) is a method in which the electrical connection of each wiring layer is achieved by solder flowing into the through-holes, but it is extremely unreliable because blow holes and incomplete filling of solder are likely to occur when the solder flows. It is scarce.
本発明は、セラミック、プラスチック基板を問わず高い
信頼性を有する三次元回路の形成技術を提供し、かつ、
上記の欠点を解決した、安価な多層回路基板を提供する
ものである。The present invention provides a technology for forming a three-dimensional circuit with high reliability regardless of whether it is a ceramic or plastic substrate, and
The present invention provides an inexpensive multilayer circuit board that solves the above drawbacks.
〔問題点を解決するための手段、およびその作用〕本発
明の印刷回路基板の製造方法を接着シートを用いた方法
により、具体的に説明する。[Means for Solving the Problems and Their Effects] The method for manufacturing a printed circuit board of the present invention will be specifically explained using a method using an adhesive sheet.
第1図(a)は、2枚の印刷回路用基板(イ)と(ロ)
を接着シート(ハ)を用いて貼り合せる前の製品の部分
断面図であり、基板(イ)と接着シートe→は予め、凹
部を形成する貫通穴(4)が示されている。(1)の基
材としては、無機系素材、または有機樹脂系素材であっ
て特に限定されない。たとえば、アルミナ、シリコンカ
ーバイドなどのセラミック、ガラスエポキシ樹脂基板、
ガラスポリイミド樹脂基板、紙エポキシ樹脂基板、ガラ
ストリアジン樹脂基板などがある。これらの基材の片面
又は、両面には、予め銅箔や蒸着金属膜等の導電被膜が
形成されているものであってもよい。(2)は、感光性
樹脂を用いたフォトエツチング方法や導電ペーストをス
クリーン印刷する通常の方法により形成された所望の導
?4f回路である。Figure 1 (a) shows two printed circuit boards (a) and (b).
is a partial cross-sectional view of the product before being bonded together using an adhesive sheet (c), and a through hole (4) forming a recess is shown in advance in the substrate (a) and the adhesive sheet e→. The base material (1) is not particularly limited and may be an inorganic material or an organic resin material. For example, ceramics such as alumina and silicon carbide, glass epoxy resin substrates,
There are glass polyimide resin substrates, paper epoxy resin substrates, glass triazine resin substrates, etc. A conductive film such as a copper foil or a vapor-deposited metal film may be previously formed on one or both sides of these base materials. (2) is a desired conductor formed by a photo-etching method using a photosensitive resin or a conventional method of screen printing a conductive paste. It is a 4f circuit.
ここで、基板(イ)に予めNC制御によるドリル等によ
り穴明が行なわれており、基板(イ)の両面を導通する
様j(導fff回路が)1≦成されていてもよい。Here, a hole may be drilled in advance in the substrate (A) using a drill or the like under NC control, and a (conduction fff circuit) 1≦ may be formed so that both surfaces of the substrate (A) are electrically connected.
(3)は、(2)がスルホールを形成する金属(5)と
同じ金属の場合に導体上に形成される異種の金属層であ
り、たとえば、(2)の金属が銅の場合は、ハンダ。(3) is a different metal layer formed on the conductor when (2) is the same metal as (5) forming the through hole. For example, when the metal (2) is copper, solder .
スズ、ニッケル、金などがあるが好ましくは、融点の高
いニッケル、金などが使用される。ここで導通回路(2
)と金属(5)が異種の場合は、金属層(3)は特に必
要ではない。導体上に異種金属層を形成する方法として
、導電回路パターンを形成する前に、所望の形状に、メ
ッキを行ってから、エツチングにて導電回路を形成する
方法と、導電回路を形成後、メッキにより、異種金属層
を形成する方法とがあるが、特に限定されるものではな
い。Examples include tin, nickel, and gold, but nickel, gold, and the like having a high melting point are preferably used. Here, the conduction circuit (2
) and the metal (5) are different types, the metal layer (3) is not particularly necessary. Two methods of forming a dissimilar metal layer on a conductor include plating into a desired shape before forming a conductive circuit pattern and then forming a conductive circuit by etching, and plating after forming a conductive circuit. There is a method of forming a dissimilar metal layer, but the method is not particularly limited.
次に、基板(イ)と(ロ)を接着シート(ハ)を用いて
貼り合せる。この方法としては、特にその手段は限定さ
れないが、たとえば、高温高圧によりプレス圧着がある
。ここで、基板(イ)と反対側にも、凹部を形成する貫
通穴を有する基板を積層することにより、さらに高密度
実装を可能にすることができる。Next, the substrates (a) and (b) are bonded together using an adhesive sheet (c). Although the method is not particularly limited, for example, press bonding using high temperature and high pressure may be used. Here, by stacking a substrate having a through hole forming a recess on the opposite side of the substrate (a), it is possible to achieve even higher density mounting.
該印刷回路基板は、所望の位置に穴をあけ、穴及び積層
後に形成された凹部を含む基板全体に無電解メッキ又は
無電解メッキ及び電解メッキを施こしスルホールメッキ
(5)を行う。メッキされる金属としてはニッケル、銅
などがある。積層後の、凹部を除く基板表面には、予め
回路を形成しなくとも、該メッキ金属層(5)をフォト
エツチングにより回路形成することも可能である。In the printed circuit board, holes are formed at desired positions, and the entire board including the holes and the recesses formed after lamination is subjected to electroless plating or electroless plating and electrolytic plating to perform through-hole plating (5). Metals to be plated include nickel and copper. It is also possible to form a circuit on the plated metal layer (5) by photoetching the plated metal layer (5) on the surface of the substrate excluding the recessed portions after lamination, without forming a circuit in advance.
(4)は、所望の位置に金型による打抜、ドリルによる
穴明、ルー々−加工により形成された貫通部である。(
5)は、(4)と同じ形状に切断除去された、接着シー
トである。(4) is a penetrating portion formed at a desired position by punching with a die, drilling with a drill, and machining. (
5) is an adhesive sheet that was cut and removed in the same shape as (4).
第1図(b)及び(C)は、多層印刷回路基板にスルホ
ールを形成した後の基板の部分断面図である。前記(1
)〜(6)は前回と同様であり(7)は、所望のスルホ
ール部に、フォトレジスト膜を形成し、選択的に金属(
7)のみをエツチングするか、あるいは、スルホール部
のみに、スルホールメッキと異種金属のメッキにより被
覆し、選択的に金属層(5)のみを工、ソチングするこ
とにより形成する。FIGS. 1(b) and 1(c) are partial cross-sectional views of the multilayer printed circuit board after through holes are formed in the board. Said (1
) to (6) are the same as the previous time, and in (7), a photoresist film is formed on the desired through-hole portion, and the metal (
It is formed by etching only the metal layer (5), or by coating only the through-hole portion with through-hole plating and plating with a different metal, and selectively etching and sowing only the metal layer (5).
両面銅張ガラスエポキシ基板上に、@光性樹脂によりレ
ジストを形成した後、ニッケルメッキを5μIn、さら
に金めつきをQ 、 5 pmの厚みにメッキした。次
に、レジストを剥膜し、アルカリエツチングを行い、所
望の導電回路を得た。こうして、導電回路を形成した各
々の印刷回路基板の少なくとも一枚について、所望の位
置に金型により切断除去した。A resist was formed on a double-sided copper-clad glass epoxy substrate using @photoresin, and then nickel plating was applied to a thickness of 5 μIn, and gold plating was further applied to a thickness of Q, 5 pm. Next, the resist was peeled off and alkali etching was performed to obtain a desired conductive circuit. At least one of each printed circuit board on which a conductive circuit was formed was cut and removed at a desired position using a mold.
次に、接着シートの所望の位置(上記切断除去したもの
と同じ)に、金型により切断除去した。そこで、これら
の印刷回路基板との間に上記切断除去した接着シートを
組み合せ、高温、高圧の下で熱圧着し、積層一体化した
。Next, the adhesive sheet was cut and removed at a desired position (same as the one cut and removed above) using a mold. Therefore, the cut and removed adhesive sheet was combined with these printed circuit boards, and they were thermocompression bonded at high temperature and high pressure to form a laminated body.
そして各層間で導通を必要とする位置に%制御によるド
リル加工で、穴明を行なった。さらに穴を含む基板表面
全体に、通常の前処理、無電解銅メッキを施し、電解銅
メッキを15μm程度行なった。Holes were then drilled using percentage control at positions where conduction was required between each layer. Furthermore, the entire surface of the substrate including the holes was subjected to usual pretreatment and electroless copper plating, and electrolytic copper plating was performed to a thickness of about 15 μm.
そこで、感光性樹脂により、スルホール部をテンティン
グし、エツチングレジストを形成した。Therefore, the through-hole portions were tented with a photosensitive resin to form an etching resist.
この後、この基板を、アルカリエツチングにて、銅のみ
を選択的に除去し、スルホールを形成した。Thereafter, only copper was selectively removed from this substrate by alkali etching to form through holes.
そこで導電回路のボンディング用端子部以外には、ソル
ダーレジスト被膜を印刷し、ニッケル、その上に金メッ
キを施した。次に必要とする外形寸法に、金型により切
断除去した。Therefore, a solder resist film was printed on areas other than the bonding terminals of the conductive circuit, and nickel and gold plating were applied on top of the printed solder resist film. Next, it was cut and removed using a mold to the required external dimensions.
ここで、プリント配線板についての実施例を第2図(イ
)を用いて具体的に説明する。(1)は、プリント配線
基板に半田により実装される端子であり、表面は、半田
、または、金めつきが施こされている。(岨ま、キャビ
ティに半導体封止用樹脂を流入した場合に、樹脂の凹凸
により、プリント配線基板への実装を不可能にする問題
点を解決するものである。Here, an example of a printed wiring board will be specifically described using FIG. 2(A). (1) is a terminal mounted on a printed wiring board by soldering, and the surface is soldered or gold plated. (This is to solve the problem that when a semiconductor sealing resin is poured into a cavity, the unevenness of the resin makes it impossible to mount it on a printed wiring board.
(■は、半導体、とワイヤーボンディングするための端
子であり、プリント配線基板の実装端子(])と導通し
ている。端子の表面は、金めつきが施こされ、ている、
(4)は、半導体の搭載用キャビティであり、表層は金
メッキが施こしである。また、このキャビティに半導体
が搭載された後、半導体封止用樹脂が流入されることも
ある。(■ is a terminal for wire bonding with a semiconductor, and is electrically connected to the mounting terminal (]) of the printed wiring board.The surface of the terminal is gold-plated. (4) is a cavity for mounting a semiconductor, and the surface layer is plated with gold.Furthermore, after the semiconductor is mounted in this cavity, a resin for semiconductor sealing may be poured into the cavity.
(5)は、2枚のプリント配線基板を貼合せるための接
着シートである。(5) is an adhesive sheet for bonding two printed wiring boards together.
次に、電子部品搭載用基板についての実施例を第2図(
ロ)を用いて具体的に説明する。Next, an example of a board for mounting electronic components is shown in Figure 2 (
This will be explained in detail using (b).
第2図(「j)は、三層構造のピングリッドアレイの断
面図である。(6)は、半導体とワイヤーボンディング
するための端子である。FIG. 2 (J) is a cross-sectional view of a three-layer pin grid array. (6) is a terminal for wire bonding to a semiconductor.
(7)l!、ビンと導通を行うためのスルポールであり
、表面は金メッキが施こされている。(7) l! , a Surpol for conducting electrical connection with the bottle, and its surface is gold-plated.
(8)は、スルホール(7)と導通している内層パター
ンである。(8) is an inner layer pattern that is electrically connected to the through hole (7).
(9)は、半導体とワイヤーボンディング用端子であり
、内MJパターン(8)に導通されている。(9) is a terminal for semiconductor and wire bonding, and is electrically connected to the inner MJ pattern (8).
(10)は、1体搭載用キャビティである。(10) is a cavity for mounting one body.
(b)は、半導体搭載用ダイパッドである。(b) is a die pad for mounting a semiconductor.
(12)は、接着シートである。(12) is an adhesive sheet.
(13)は、プリント配線基板に実装される際に、導通
用ビンである。(13) is a conduction bottle when mounted on a printed wiring board.
以上のように本発明の製造方法によれば、導電塗料をス
ルホール内に塗布又は吸入させる方法や溶融ハンダをス
ルホール内に流入させるなどの方法でなく、一般的な方
法によりスルホールを形成し、かつ基板」二に形成され
た凹部内にも回路を形成できるTコめ、信頼性の高い安
価な高密度実装用基板が各種の絶縁材料を用いて、製造
できることが可能となった。この製造方法により作られ
たプリント配線基板は、電子部品を基板凹部に搭載し、
凹部内で電子部品と回路を胃、気的に接続できるたま1
こ、本発明をチップキャリアピングリッドアレイなどの
半導体パッケージ基板として利用した場合は、ワイヤー
ボンディング用端子を半導体チップに近いエリア(範囲
)に何層かにわt二って配誼することができ、従来より
も大幅に基板を小さくかつボンディングワイアの長さを
均一にすることが可能となり出入力端子数が多くなった
場合にも柔軟に対仏できる。As described above, according to the manufacturing method of the present invention, through-holes are formed by a general method, rather than by methods such as applying or inhaling conductive paint into the through-holes or flowing molten solder into the through-holes, and Since circuits can be formed even within the recesses formed in the substrate, it has become possible to manufacture highly reliable and inexpensive high-density mounting substrates using various insulating materials. Printed wiring boards made using this manufacturing method have electronic components mounted in the recesses of the board.
Tama 1 that can electrically connect electronic components and circuits inside the recess
When the present invention is used as a semiconductor package substrate such as a chip carrier pin grid array, wire bonding terminals can be arranged in several layers in an area (range) close to the semiconductor chip. This makes it possible to make the board much smaller than before and to make the length of the bonding wires uniform, allowing flexibility even when the number of input/output terminals increases.
第1図(n)〜第1図(e)は本発明の製造方法のフロ
ーシートを説明する断面図であり、
(1) 絶縁基板
(2)金属層(銅)
(3)金属層(銅以外の金属で、例えば、半田、ニッケ
ル、金など)
(4)打抜部分
(5) 接着シート
(6)スルホール
(η 金属層(銅)
(8)パターン形成後のスルホール
第2図(イ)及び(ロ)は、本発明による多層回路基板
の各実施例であるプリント配線板(イ)並びにビングリ
ッドアレイ(ロ)の断面図であり、
(a) 基板実装用端子
(b)絶縁基板
(e) ワイヤーボンディング用端子(d) 半導
体搭載用キャビティ
(e) 接着シート
(cワイヤーボンディング用端子(第一層)(ω スル
ホール
Φ)内層パターン
(i) ワイヤーボンディング用端子(第二層)(j
) 半導体搭載用キャビティ
(→ 半導体搭載用ダイパッド
(→ 接着シート
に)導通ビンFIG. 1(n) to FIG. 1(e) are cross-sectional views for explaining the flow sheet of the manufacturing method of the present invention. (1) Insulating substrate (2) Metal layer (copper) (3) Metal layer (copper) (4) Punched portion (5) Adhesive sheet (6) Through hole (η Metal layer (copper) (8) Through hole after pattern formation (a) and (b) are cross-sectional views of a printed wiring board (a) and a bin grid array (b), which are examples of the multilayer circuit board according to the present invention, (a) board mounting terminals (b) insulating substrate ( e) Wire bonding terminal (d) Semiconductor mounting cavity (e) Adhesive sheet (c Wire bonding terminal (first layer) (ω Through hole Φ) inner layer pattern (i) Wire bonding terminal (second layer) (j
) Cavity for semiconductor mounting (→ Die pad for semiconductor mounting (→ Adhesive sheet) Conductive bottle
Claims (7)
により導電回路(2)が形成された複数の絶縁基板(イ
)、(ロ)であって、その1部分が所望の形状(4)に
切断除去された1枚以上の基板(イ)と切断除去されて
いない基板(ロ)とから成り、前記基板(イ)又は(ロ
)の1表面に接着性物質が介在して基板(イ)及び(ロ
)が接合され、これらの絶縁基板が積層一体化されるこ
とにより凹部が形成されて多層回路基板を作る工程と、
(b)前記多層回路基板は、各導電回路層を電気的に接
続するためのスルホール(6)を形成する貫通穴が所定
の箇所にあけられ、導電回路(2)の表面を形成する金
属(3)とは異なる金属(5)を通常の方法により貫通
穴(4)及び凹部を含む基板全面に析出させる工程と、 (c)必要に応じて形成された最外層の回路(7)及び
貫通穴(6)を除く他の全面に形成された析出金属(5
)をエッチング除去する工程とからなる前記凹部内にも
回路を有するスルホール多層回路基板の製造方法。(1) (a) A plurality of insulating substrates (a) and (b) each having a conductive circuit (2) formed of one or more metals on one or both sides, one part of which is a desired one. Consisting of one or more substrates (a) cut and removed in the shape (4) and a substrate (b) that is not cut and removed, an adhesive substance is interposed on one surface of the substrate (a) or (b). a step in which the substrates (a) and (b) are joined together, and a recess is formed by laminating and integrating these insulating substrates to form a multilayer circuit board;
(b) The multilayer circuit board has through holes formed at predetermined locations to form through holes (6) for electrically connecting the conductive circuit layers, and the metal (2) forming the surface of the conductive circuit (2). (c) Depositing a metal (5) different from 3) on the entire surface of the substrate including through holes (4) and recesses by a normal method; and (c) forming the outermost layer circuit (7) and through holes as necessary. Precipitated metal (5) formed on the entire surface except for the hole (6)
).) A method for manufacturing a through-hole multilayer circuit board having a circuit also in the recessed portion.
が貫通孔とならないように組み合わされることにより、
その内部に回路を有する凹部を基板の表裏に形成したこ
とを特徴とする特許請求の範囲第1項記載の製造方法。(2) In the step (a), the cut and removed portions are combined so that they do not form through holes;
2. The manufacturing method according to claim 1, wherein recesses having circuits therein are formed on both sides of the substrate.
板のうち、少なくとも1枚の基板はあらかじめスルホー
ルメッキが施こされていることを特徴とする特許請求の
範囲第1項又は第2項の製造方法。(3) Among the plurality of substrates on which the conductive circuit (2) is formed, at least one substrate is pre-plated with through-hole plating. Manufacturing method in Section 2.
がニッケル、金又はそれらの複合であることを特徴とす
る特許請求の範囲第1項〜第3項記載の製造方法。(4) Metal (3) forming the surface of the conductive circuit (2)
4. The manufacturing method according to claim 1, wherein said metal is nickel, gold, or a composite thereof.
ことを特徴とする特許請求の範囲第1項〜第4項記載の
製造方法。(5) The manufacturing method according to any one of claims 1 to 4, wherein the insulating substrates (a) and (b) are made of organic resin.
電回路が基板外形線上又は外部に引き出され接続されて
いる多層回路基板であり、該接続導体を通してさらにメ
ッキを施こした後所定の形状に切断加工し、該接続導体
を分離して成る多層回路基板の製造方法。(6) After forming the through hole (6), all the conductive circuits are drawn out and connected on the board outline or outside, and the connecting conductor is further plated and then formed into a predetermined shape. A method of manufacturing a multilayer circuit board, which comprises cutting the connecting conductors into pieces and separating the connecting conductors.
基板は、プリント配線板、電子部品搭載用チップキャリ
ア、ピングリッドアレイのいずれかであることを特徴と
する特許請求の範囲第1項〜第6項記載の製造方法。(7) The through-hole multilayer circuit board having a circuit also in the concave portion is any one of a printed wiring board, a chip carrier for mounting electronic components, and a pin grid array. The manufacturing method described in Section 6.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59198162A JPS6175596A (en) | 1984-09-20 | 1984-09-20 | Manufacture of through hole multilayer circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59198162A JPS6175596A (en) | 1984-09-20 | 1984-09-20 | Manufacture of through hole multilayer circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6175596A true JPS6175596A (en) | 1986-04-17 |
JPH0438159B2 JPH0438159B2 (en) | 1992-06-23 |
Family
ID=16386492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59198162A Granted JPS6175596A (en) | 1984-09-20 | 1984-09-20 | Manufacture of through hole multilayer circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6175596A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6484698A (en) * | 1987-09-26 | 1989-03-29 | Matsushita Electric Works Ltd | Manufacture of multilayer circuit board |
JP2002043454A (en) * | 2000-07-24 | 2002-02-08 | Hitachi Chem Co Ltd | Method for manufacturing substrate for semiconductor package, method for manufacturing semiconductor package using the method, and substrate for semiconductor package and semiconductor package using these methods |
CN104819931A (en) * | 2015-04-24 | 2015-08-05 | 深圳崇达多层线路板有限公司 | Method for detecting reliability of blind via holes of circuit boards |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50133465A (en) * | 1974-04-15 | 1975-10-22 | ||
JPS5445960A (en) * | 1977-09-16 | 1979-04-11 | Mitsubishi Electric Corp | Freezing/melting sludge treatment apparatus |
JPS5731188A (en) * | 1980-07-31 | 1982-02-19 | Ibigawa Electric Ind Co Ltd | Method of producing printed circuit board |
-
1984
- 1984-09-20 JP JP59198162A patent/JPS6175596A/en active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50133465A (en) * | 1974-04-15 | 1975-10-22 | ||
JPS5445960A (en) * | 1977-09-16 | 1979-04-11 | Mitsubishi Electric Corp | Freezing/melting sludge treatment apparatus |
JPS5731188A (en) * | 1980-07-31 | 1982-02-19 | Ibigawa Electric Ind Co Ltd | Method of producing printed circuit board |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6484698A (en) * | 1987-09-26 | 1989-03-29 | Matsushita Electric Works Ltd | Manufacture of multilayer circuit board |
JPH0565078B2 (en) * | 1987-09-26 | 1993-09-16 | Matsushita Electric Works Ltd | |
JP2002043454A (en) * | 2000-07-24 | 2002-02-08 | Hitachi Chem Co Ltd | Method for manufacturing substrate for semiconductor package, method for manufacturing semiconductor package using the method, and substrate for semiconductor package and semiconductor package using these methods |
CN104819931A (en) * | 2015-04-24 | 2015-08-05 | 深圳崇达多层线路板有限公司 | Method for detecting reliability of blind via holes of circuit boards |
Also Published As
Publication number | Publication date |
---|---|
JPH0438159B2 (en) | 1992-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6555763B1 (en) | Multilayered circuit board for semiconductor chip module, and method of manufacturing the same | |
JPH06291216A (en) | Substrate and ceramic package | |
JPH04263486A (en) | Sintered conductor wiring board and manufacture thereof | |
KR100257926B1 (en) | Multi-layer film for circuit board and multi-layer circuit board using the same and pakage for semiconductor device | |
US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
JP2549393B2 (en) | Circuit board manufacturing method | |
JP2001274555A (en) | Printed wiring board, blank board for printed wiring, semiconductor device, manufacturing method for printed wiring board and manufacturing method for semiconductor device | |
JPH05343856A (en) | Multilayer printed wiring board and manufacture thereof | |
JPS6175596A (en) | Manufacture of through hole multilayer circuit board | |
JP2004056115A (en) | Multilayer wiring board | |
JP3330104B2 (en) | Manufacturing method of multi-cavity ceramic wiring board | |
JP2003229661A (en) | Wiring board and its manufacturing method | |
JP4193479B2 (en) | Manufacturing method of element mounting substrate | |
JPH02164096A (en) | Multilayer electronic circuit board and its manufacture | |
JPS6364079B2 (en) | ||
JPH03136396A (en) | Electronic circuit component, manufacture thereof and electronic circuit apparatus | |
JPH0230199B2 (en) | FUKUGOPURINTOHAISENBANNOSEIZOHOHO | |
JP2874734B2 (en) | Multilayer wiring board for high frequency devices | |
JP2000058995A (en) | Ceramic circuit board and semiconductor module | |
JP4081718B2 (en) | Multilayer substrate with blind vias | |
JP2001291800A (en) | Package for electronic component | |
JPH09306955A (en) | Film carrier and manufacture thereof | |
JPS6355236B2 (en) | ||
JP2004342930A (en) | Multilayer substrate having non-through conduction hole | |
JP2000012772A (en) | Manufacture of integrated semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |