JPS6173572A - 時間分割断続制御型電源回路 - Google Patents
時間分割断続制御型電源回路Info
- Publication number
- JPS6173572A JPS6173572A JP19544784A JP19544784A JPS6173572A JP S6173572 A JPS6173572 A JP S6173572A JP 19544784 A JP19544784 A JP 19544784A JP 19544784 A JP19544784 A JP 19544784A JP S6173572 A JPS6173572 A JP S6173572A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- circuit
- hysteresis
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は時間分割型電源回路に関する。
〈従来技術〉
従来の断続制御型電源回路を第１図および第２図に基づ
いて説明する。
いて説明する。
第１図においてトランジスタ３は入力側と出力側との間
に介在するスイッチングトランジスタで、入力端子１．
１′には交流電圧ないし、非平滑全波あるいは半波整流
電圧が入力される。いま仮に入力端子１．１′に非平滑
全波整流電圧が端子１の側を正極として入力されるもの
とすると、出力電圧Ｖｏｕｔの瞬時値がトランジスタ６
のベース・エミッタ・カットオフ電圧Ｖｇ６とツェナー
ダイオ−１′９のツェナー電圧ＶＤ９の和（Ｖ証６＋Ｖ
Ｄ９）より小さい間は、ツェナーダイオード９は通電せ
ず、従ってトランジスタ６は遮断状態にあり、トランジ
スタ４は抵抗５の両端よりベース・エミッタ電圧を供給
されて導通している。そのためスイッチングトランジス
タ２はベース電流の供給を受けて導通状態にあり、出力
側１１．１１’には事実上入力電圧に等しい電圧が出力
される。
に介在するスイッチングトランジスタで、入力端子１．
１′には交流電圧ないし、非平滑全波あるいは半波整流
電圧が入力される。いま仮に入力端子１．１′に非平滑
全波整流電圧が端子１の側を正極として入力されるもの
とすると、出力電圧Ｖｏｕｔの瞬時値がトランジスタ６
のベース・エミッタ・カットオフ電圧Ｖｇ６とツェナー
ダイオ−１′９のツェナー電圧ＶＤ９の和（Ｖ証６＋Ｖ
Ｄ９）より小さい間は、ツェナーダイオード９は通電せ
ず、従ってトランジスタ６は遮断状態にあり、トランジ
スタ４は抵抗５の両端よりベース・エミッタ電圧を供給
されて導通している。そのためスイッチングトランジス
タ２はベース電流の供給を受けて導通状態にあり、出力
側１１．１１’には事実上入力電圧に等しい電圧が出力
される。
しかし、出力側の電圧が上記（Ｖｓｔａ ＋Ｖｏ ９
）に達するとツェナーダイオード９が導通ずるため、抵
抗７に電圧が生じ、トランジスタ６が導通する。そのた
め抵抗５が短絡されてトランジスタ４が遮断状態になり
、スイッチングトランジスタ３はそのベース電流が断た
れて遮断状態に移行する。
）に達するとツェナーダイオード９が導通ずるため、抵
抗７に電圧が生じ、トランジスタ６が導通する。そのた
め抵抗５が短絡されてトランジスタ４が遮断状態になり
、スイッチングトランジスタ３はそのベース電流が断た
れて遮断状態に移行する。
その結果、入力側から出力側への電力の供給が断たれる
。電力の供給が断たれるとその直後、出力電圧はコンデ
ンサ１０の放電により下り始め、（ＶＢＥ６ ＋ＶＤ
９ ）を少しでも切ると、ツェナーダイオード９は遮断
状態となり、スイッチングトランジスタ３は再び導通し
て出力側へ電圧が供給される。この場合回路の導通と遮
断の制御時点を決める電圧が同一（Ｖｓｓａ ＋Ｖｏ
ｓ ）であるため、原理的には無限大の周波数で、実際
には回路素子の応答速度によって決まる非常に高い周波
数でスイッチングが行われる。このため、スイッチング
トランジスタ３に用いられているパワートランジスタが
断続制御信号に充分応答できず、Ｃ級動作をすることが
できなくなってその平均消費電力が増大し、熱破壊をお
こす可能性がある。
。電力の供給が断たれるとその直後、出力電圧はコンデ
ンサ１０の放電により下り始め、（ＶＢＥ６ ＋ＶＤ
９ ）を少しでも切ると、ツェナーダイオード９は遮断
状態となり、スイッチングトランジスタ３は再び導通し
て出力側へ電圧が供給される。この場合回路の導通と遮
断の制御時点を決める電圧が同一（Ｖｓｓａ ＋Ｖｏ
ｓ ）であるため、原理的には無限大の周波数で、実際
には回路素子の応答速度によって決まる非常に高い周波
数でスイッチングが行われる。このため、スイッチング
トランジスタ３に用いられているパワートランジスタが
断続制御信号に充分応答できず、Ｃ級動作をすることが
できなくなってその平均消費電力が増大し、熱破壊をお
こす可能性がある。
この対策として第２図に示すように、ツェナーダイオー
ドと出力端子の１つ１１′との間に挿入されたトランジ
スタ１２と、抵抗１３．１４．１５から成る回路を付加
し、スイッチングトランジスタ３の導通・遮断特性にヒ
ステレシスを持たせた回路がある。ヒステレシス特性を
持たせることにより出力電圧にはリップルを生ずること
になるが、負荷の特性によっては、ある時には電圧の安
定性より大電流が要求され、またある時には小電流で高
度の電圧安定性が要求され、さらにまた電圧を変える必
要もあるなど、時間帯によって負荷の要求条件が変わる
ことがある。
ドと出力端子の１つ１１′との間に挿入されたトランジ
スタ１２と、抵抗１３．１４．１５から成る回路を付加
し、スイッチングトランジスタ３の導通・遮断特性にヒ
ステレシスを持たせた回路がある。ヒステレシス特性を
持たせることにより出力電圧にはリップルを生ずること
になるが、負荷の特性によっては、ある時には電圧の安
定性より大電流が要求され、またある時には小電流で高
度の電圧安定性が要求され、さらにまた電圧を変える必
要もあるなど、時間帯によって負荷の要求条件が変わる
ことがある。
このような要求に応するためには、スイッチングトラン
ジスタの導通・遮断特性のヒステレシスの幅や、遮断点
の検出電圧を可変にする必要があるが、これは第２図に
示すような回路では不可能である。
ジスタの導通・遮断特性のヒステレシスの幅や、遮断点
の検出電圧を可変にする必要があるが、これは第２図に
示すような回路では不可能である。
〈発明の目的〉
本発明の目的は従来技術に伴う上記のような欠点を排除
し、スイッチングトランジスタの導通・遮断特性のヒス
テレシスの幅と遮断点の検出電圧とを外部信号により時
間帯に応じて変えることのできる、時間分割断続制御型
電源回路を提供することにある。
し、スイッチングトランジスタの導通・遮断特性のヒス
テレシスの幅と遮断点の検出電圧とを外部信号により時
間帯に応じて変えることのできる、時間分割断続制御型
電源回路を提供することにある。
〈発明の構成〉
上記の目的を達成するため本発明による時間分割断続制
御型電源回路は、入力側と出力側との間に挿入されたス
イッチング用トランジスタと、出力側の電圧により作動
する複数個の直列ツェナーダイオードおよび抵抗の直列
接続より成る回路とを有し、上記ツェナーダイオードの
ツェナー電流特性を利用して出力側に断続的電流電圧を
出力する電流電源回路であって、上記ツェナーダイオー
ドと出力側正負両端子のいづれか一方との間にコレクタ
接地型トランジスタのコレクタ・エミッタ回路を挿入し
、このコレクタ接地トランジスタの不飽和特性を利用し
て上記スイッチングトランジスタの導通・遮断機能にヒ
ステレシス特性を持たせるとともに、抵抗の一部を外部
信号により短絡する回路を付加し、上記ヒステレシス特
性の幅を外部信号により任意の時間帯で変化させ得るよ
う叉、上記ツェナー・ダイオードの一部を外部信号によ
り短絡する回路を付加する事により出力電圧を任意に選
択出来るようにし、自由にヒステレシス特性と出力電圧
の組合を選択できるように、構成されていることを特徴
としている。
御型電源回路は、入力側と出力側との間に挿入されたス
イッチング用トランジスタと、出力側の電圧により作動
する複数個の直列ツェナーダイオードおよび抵抗の直列
接続より成る回路とを有し、上記ツェナーダイオードの
ツェナー電流特性を利用して出力側に断続的電流電圧を
出力する電流電源回路であって、上記ツェナーダイオー
ドと出力側正負両端子のいづれか一方との間にコレクタ
接地型トランジスタのコレクタ・エミッタ回路を挿入し
、このコレクタ接地トランジスタの不飽和特性を利用し
て上記スイッチングトランジスタの導通・遮断機能にヒ
ステレシス特性を持たせるとともに、抵抗の一部を外部
信号により短絡する回路を付加し、上記ヒステレシス特
性の幅を外部信号により任意の時間帯で変化させ得るよ
う叉、上記ツェナー・ダイオードの一部を外部信号によ
り短絡する回路を付加する事により出力電圧を任意に選
択出来るようにし、自由にヒステレシス特性と出力電圧
の組合を選択できるように、構成されていることを特徴
としている。
〈実施例〉
以下に本発明の実施例を図面に基づいて説明する。
第３図は本発明の実施例の回路構成図である。
この回路は第２図の回路に点線で囲んだ部分回路２０．
２１を付加したものである。
２１を付加したものである。
先ず、回［／８２０の入力端子２０および回路２１の入
力端子２３に信号が入力されていない状態、即ちトラン
ジスタ１８．２２が遮断されている時のヒステレシス動
作について説明する。トランジスタ１２はコレクタ接地
となっておリコレクタ・エミッタ間の電圧降下はベース
電位に依存している。出力電圧Ｖｏｕｔが規定値以下の
場合には第１図で説明した通すツェナーダイオード９
（および１７）にはツェナー電流が流れずトランジスタ
６は遮断状態にあり、よってトランジスタ４，３は導通
状態にある。この時のトランジスタ１２のヘース電位ｖ
Ｂ工は次式で与えられる。
力端子２３に信号が入力されていない状態、即ちトラン
ジスタ１８．２２が遮断されている時のヒステレシス動
作について説明する。トランジスタ１２はコレクタ接地
となっておリコレクタ・エミッタ間の電圧降下はベース
電位に依存している。出力電圧Ｖｏｕｔが規定値以下の
場合には第１図で説明した通すツェナーダイオード９
（および１７）にはツェナー電流が流れずトランジスタ
６は遮断状態にあり、よってトランジスタ４，３は導通
状態にある。この時のトランジスタ１２のヘース電位ｖ
Ｂ工は次式で与えられる。
・・・（１）
ここでＶＣＥ４はトランジスタ４のコレクタ・エミッタ
飽和電圧、Ｒ１４、Ｒ１５、Ｒ１８はそれぞれ抵抗１４
．１５．１９の抵抗値である。トランジスタ４はコレク
タ接地であるからそのエミッタ電圧はＶＢ １ ＋ＶＫ
１２−ＶＥＩ となる。ここでＶｗｃ ：トランジスタ
Ｉ２のベース・エミッタ電圧によってトランジスタ３が
導通している時の電圧検知レベルＶｃｓは次式で与えら
れる。
飽和電圧、Ｒ１４、Ｒ１５、Ｒ１８はそれぞれ抵抗１４
．１５．１９の抵抗値である。トランジスタ４はコレク
タ接地であるからそのエミッタ電圧はＶＢ １ ＋ＶＫ
１２−ＶＥＩ となる。ここでＶｗｃ ：トランジスタ
Ｉ２のベース・エミッタ電圧によってトランジスタ３が
導通している時の電圧検知レベルＶｃｓは次式で与えら
れる。
Ｖｏｓ＃ＶＥＩ＋ＶＤ９＋ＶＤＩ７＋Ｖ［６・（２１（
抵抗８と７の値Ｒ８とＲ７の間にはＲ８＜＜Ｒ７の関係
があるため抵抗分割比は無視する。）なおＶａ６はトラ
ンジスタ６のベース・エミッタ電圧である。ＶｏｕＬが
上記の電圧検知レベルＶＣＩＩより大きくなるとツェナ
ーダイオード９，１７にツェナー電流が流れトランジス
タ６が導通し、よってトランジスタ４．３が遮断されて
Ｖｏｕｔ側へのエネルギーの供給がとまる。この時のト
ランジスタ１２のベース電位Ｖ［］２を考えると次式で
与えられる。
抵抗８と７の値Ｒ８とＲ７の間にはＲ８＜＜Ｒ７の関係
があるため抵抗分割比は無視する。）なおＶａ６はトラ
ンジスタ６のベース・エミッタ電圧である。ＶｏｕＬが
上記の電圧検知レベルＶＣＩＩより大きくなるとツェナ
ーダイオード９，１７にツェナー電流が流れトランジス
タ６が導通し、よってトランジスタ４．３が遮断されて
Ｖｏｕｔ側へのエネルギーの供給がとまる。この時のト
ランジスタ１２のベース電位Ｖ［］２を考えると次式で
与えられる。
ＸＶｏｕｔ −０
’、’ Ｒ１５＋ Ｒ１８＜ ＜ ＶＣＥ４ （ＯＦ
Ｆ ）ここでＶＣＥ４ （ＯＦＦ ）はトランジスタ
４の遮断時のコレクタ・エミッタ等価抵抗である。よっ
てトランジスタ３遮断時の電圧検知レベル■１は次式％
式％ よってトランジスタ３の導通電圧と遮断電圧のヒステレ
シスは（２）式−（３）式で与えられＶ ＯＮ −Ｖ
（ＦＦ ＝ （２）式−（３）式＝ＶＢ＋となり、ヒス
テレシスはＲ１４と（Ｒ＋ｓ＋Ｒ＋ａ）の値の選定によ
り任意に設定出来る。又、Ｖｏｕｔ側のレギュレイト電
圧は（２）式のＶＧＩレベルと（３）式のＶＯＦＦレベ
ルのほぼ中央値に規定されるがその電圧は（２）、 ｆ
３）式から判る通りツェナーダイオード９゜１７により
決定されている。
Ｆ ）ここでＶＣＥ４ （ＯＦＦ ）はトランジスタ
４の遮断時のコレクタ・エミッタ等価抵抗である。よっ
てトランジスタ３遮断時の電圧検知レベル■１は次式％
式％ よってトランジスタ３の導通電圧と遮断電圧のヒステレ
シスは（２）式−（３）式で与えられＶ ＯＮ −Ｖ
（ＦＦ ＝ （２）式−（３）式＝ＶＢ＋となり、ヒス
テレシスはＲ１４と（Ｒ＋ｓ＋Ｒ＋ａ）の値の選定によ
り任意に設定出来る。又、Ｖｏｕｔ側のレギュレイト電
圧は（２）式のＶＧＩレベルと（３）式のＶＯＦＦレベ
ルのほぼ中央値に規定されるがその電圧は（２）、 ｆ
３）式から判る通りツェナーダイオード９゜１７により
決定されている。
次に第３図の点線内で示した回路２０．２１の端子１７
．２３に制御信号を与えた時を考える。
．２３に制御信号を与えた時を考える。
まず端子１７にプラス信号を入力するとトランジスタ１
８が導通する為、Ｒ＋θがほぼショートされた事になり
電圧検知レベル導通点と遮断点のヒステレシスは と変化してヒステレシス幅が小さくなり、導通・遮断の
繰返し周波数が高くなると同時に出力側のリップル電圧
が小さくなり電圧精度が上がる。但し、周波数が上がる
為、出力側の負荷電流が大きい時には前述した様にトラ
ンジスタ３に負担がかかり不飽和による発熱、破壊の問
題が発生するため出力側の負荷電流が小さく、電圧精度
が要求される時間帯に端子１７に制御信号を入力すれば
良い。次に端子２３にプラス信号を入力した場合を考え
るとトランジスタ２２がオンする為、ツェナーダイオー
ド１７がほぼショートされた事になり出力側電圧Ｖｏｕ
ｔはツェナーダイオード１７の・ツェナー電圧公文低い
電圧が出力される事になり、端子２３よりの制御信号に
より出力電圧を変化出来る事になる。勿論端子１７．２
３の回路を多数個設置すればヒステレシス、出力電圧を
多段で変化させる事が可能である。
８が導通する為、Ｒ＋θがほぼショートされた事になり
電圧検知レベル導通点と遮断点のヒステレシスは と変化してヒステレシス幅が小さくなり、導通・遮断の
繰返し周波数が高くなると同時に出力側のリップル電圧
が小さくなり電圧精度が上がる。但し、周波数が上がる
為、出力側の負荷電流が大きい時には前述した様にトラ
ンジスタ３に負担がかかり不飽和による発熱、破壊の問
題が発生するため出力側の負荷電流が小さく、電圧精度
が要求される時間帯に端子１７に制御信号を入力すれば
良い。次に端子２３にプラス信号を入力した場合を考え
るとトランジスタ２２がオンする為、ツェナーダイオー
ド１７がほぼショートされた事になり出力側電圧Ｖｏｕ
ｔはツェナーダイオード１７の・ツェナー電圧公文低い
電圧が出力される事になり、端子２３よりの制御信号に
より出力電圧を変化出来る事になる。勿論端子１７．２
３の回路を多数個設置すればヒステレシス、出力電圧を
多段で変化させる事が可能である。
第４図〜第８図にヒステレシス及び電圧を端子１７．２
３より制御した時の一例を図示している。
３より制御した時の一例を図示している。
第４図は時間毎の条件の変化を示しており、第５図は負
荷電流の変化、第６．７図はそれぞれ端子１７．２３に
入力するコントロール信号を、第８図は電圧Ｖｏｕｔの
変化を示している。
荷電流の変化、第６．７図はそれぞれ端子１７．２３に
入力するコントロール信号を、第８図は電圧Ｖｏｕｔの
変化を示している。
第４図のａ、ｃの領域は負荷電流が大きく出力電圧も高
いものが要求されるが、リップル電圧はある程度許容さ
れる為、Ａ、８両端子１７．２３とも制御信号を入力せ
ず高電圧選択、ヒステレシス性大としているため出力電
圧は比較的リップルの大きい高出力電圧が得られる。（
トランジスタ３の不飽和による発熱の問題はヒステレシ
ス性大により回避している。）ｂ、ｄの領域は出力電流
。
いものが要求されるが、リップル電圧はある程度許容さ
れる為、Ａ、８両端子１７．２３とも制御信号を入力せ
ず高電圧選択、ヒステレシス性大としているため出力電
圧は比較的リップルの大きい高出力電圧が得られる。（
トランジスタ３の不飽和による発熱の問題はヒステレシ
ス性大により回避している。）ｂ、ｄの領域は出力電流
。
電圧共小さいが電圧精度を要求をされるため両端子１７
．２３とも制御信号を入力し、ヒステレシス性小として
リップルの小さい低出力電力を得ている。（ヒステレシ
ス性小としても負荷電魔手のためトランジスタ３の不飽
和による発熱の問題はない。）叉、ｅの領域は出力電流
は小さいが、高出力電圧と電圧精度を要求されるため端
子１７にのみ制御信号を人力してヒステリシス性小とし
てり・７プルの小さい高出力電圧を得ている。（これも
電魔手のためトランジスタ３の不飽和による発熱の問題
はない。） 〈発明の効果〉 以上の説明から明らかように、本発明により、負荷の要
求条件に応じて出力電圧及びヒステレシスを変化させる
事が出来るため、任意の出力電圧と出力電圧精度の組合
が可能な時間分割断続制御型電源回路が得られる。
．２３とも制御信号を入力し、ヒステレシス性小として
リップルの小さい低出力電力を得ている。（ヒステレシ
ス性小としても負荷電魔手のためトランジスタ３の不飽
和による発熱の問題はない。）叉、ｅの領域は出力電流
は小さいが、高出力電圧と電圧精度を要求されるため端
子１７にのみ制御信号を人力してヒステリシス性小とし
てり・７プルの小さい高出力電圧を得ている。（これも
電魔手のためトランジスタ３の不飽和による発熱の問題
はない。） 〈発明の効果〉 以上の説明から明らかように、本発明により、負荷の要
求条件に応じて出力電圧及びヒステレシスを変化させる
事が出来るため、任意の出力電圧と出力電圧精度の組合
が可能な時間分割断続制御型電源回路が得られる。
第１図および第２図は従来技術による断続制御型電源回
路の回路構成図である。第３図は本発明実施例の回路構
成図である。第４図、第５図、第６図、第７図および第
８図は、上記実施例の作用説明図である。 ■、１′・・・入力端子 ２．５，７，８，９，１３，１４，１５．１９・・・抵
抗 ３・・−スイッチングトランジスタ ４．６．１２．１８．２２・・・トランジスタ１０・・
・出力コンデンサ １１．１１’・・・出力端子 １７．２３・・・制御信号入力端子 ２０．２１・・・ヒステレシス幅制御回路特許出願人
シャープ株式会社 代 理 人 弁理士 西１） 新 図 面 一 引派
派 「１
路の回路構成図である。第３図は本発明実施例の回路構
成図である。第４図、第５図、第６図、第７図および第
８図は、上記実施例の作用説明図である。 ■、１′・・・入力端子 ２．５，７，８，９，１３，１４，１５．１９・・・抵
抗 ３・・−スイッチングトランジスタ ４．６．１２．１８．２２・・・トランジスタ１０・・
・出力コンデンサ １１．１１’・・・出力端子 １７．２３・・・制御信号入力端子 ２０．２１・・・ヒステレシス幅制御回路特許出願人
シャープ株式会社 代 理 人 弁理士 西１） 新 図 面 一 引派
派 「１
Claims (1)
- 入力側と出力側との間に挿入されたスイッチング用トラ
ンジスタと、出力側の電圧により作動する複数個の直列
ツェナーダイオードおよび抵抗の直列接続より成る回路
とを有し、上記ツェナーダイオードのツェナー電流特性
を利用して出力側に断続的直流電圧を出力する直流電源
回路であつて、上記ツェナーダイオードと出力側正負両
端子のいづれか一方との間にコレクタ接地型トランジス
タのコレクタ・エミッタ回路を挿入し、このコレクタ接
地トランジスタの不飽和特性を利用して上記スイッチン
グトランジスタの導通・遮断機能にヒステレシス特性を
持たせるとともに、ヒステレシスを決定している複数個
の抵抗を一部、外部信号により短絡する回路を付加して
上記ヒステレシス特性の幅を任意の時間帯で変化させ得
るようにし、上記複数個のツェナー・ダイオードの一部
を外部信号により短絡する回路を付加し、出力電圧を任
意に選択出来るようにする事により、ヒステレシスの幅
と出力電圧の値を自由に組合せ得る事を特徴とする時間
分割断続制御型電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19544784A JPS6173572A (ja) | 1984-09-17 | 1984-09-17 | 時間分割断続制御型電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19544784A JPS6173572A (ja) | 1984-09-17 | 1984-09-17 | 時間分割断続制御型電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6173572A true JPS6173572A (ja) | 1986-04-15 |
| JPH0344503B2 JPH0344503B2 (ja) | 1991-07-08 |
Family
ID=16341216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19544784A Granted JPS6173572A (ja) | 1984-09-17 | 1984-09-17 | 時間分割断続制御型電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6173572A (ja) |
-
1984
- 1984-09-17 JP JP19544784A patent/JPS6173572A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0344503B2 (ja) | 1991-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3986052A (en) | Power switching control circuit with enhanced turn-off drive | |
| DE59602580D1 (de) | Schaltungsanordnung zur Begrenzung von Schaltüberspannungen an Leistungshalbleiterschaltern | |
| JPH06276731A (ja) | 自励式ｄｃ−ｄｃコンバータ | |
| JPH07255168A (ja) | 複数の信号を生成するためのｄｃ／ｄｃコンバータ | |
| JPS6173572A (ja) | 時間分割断続制御型電源回路 | |
| JPS61500347A (ja) | 直列トランジスタ・チヨツパ | |
| US5552644A (en) | Proximity switches | |
| JPS635436Y2 (ja) | ||
| JPS58215815A (ja) | コンパレ−タ回路 | |
| JP3309039B2 (ja) | インバータ制御装置の過電流保護回路 | |
| JPH0556633A (ja) | 定電圧装置 | |
| JPH01186164A (ja) | 昇圧回路 | |
| JPS60194753A (ja) | 電源装置 | |
| SU1270873A1 (ru) | Выходной каскад усилител с индуктивной нагрузкой | |
| JPS6149221A (ja) | 電源装置 | |
| JP3008029U (ja) | ターンオフタイム改善回路 | |
| JP3137402B2 (ja) | 負荷電流検出回路 | |
| RU1830620C (ru) | Электронный ключ | |
| SU565292A1 (ru) | Ключевой стабилизатор напр жени посто нного тока | |
| JPH0215129Y2 (ja) | ||
| JPH0434104B2 (ja) | ||
| JPS611264A (ja) | 断続制御型電源回路 | |
| JPH0816261A (ja) | レギュレータ回路 | |
| JPH0236792A (ja) | 誘導負荷駆動回路 | |
| JPH0414311A (ja) | コンパレータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |