JPS6173448A

JPS6173448A - 伝送路の冗長方式

Info

Publication number: JPS6173448A
Application number: JP59196213A
Authority: JP
Inventors: Hiroshi Hashimoto; 橋本　央
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1984-09-19
Filing date: 1984-09-19
Publication date: 1986-04-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は、分散形制御装置に係り、特に夾行速度の改善
を計った伝送路の冗長方式に関する。

〔発明の技術的背景とその問題点〕

プロセス制御を行なう複数の制御装置（以下、・制御局
と１ｆＦす）がシリアル伝送路により互いに接続されて
いる分散形制御装置には、シリアル伝送路の故障時の対
策としてシリアル伝送路の冗長化が施されている。

第２図は従来の伝送路の冗長化を施した分散形制御装置
の構成図である。なお、第２図において制御局は説明の
度合上２組のみ示しである。

制御局１．２は、同一機能を持ったシリアル伝送路３．
４により接続され、これらシリアル伝送路３，４のうち
いずれか一方のシリアル伝送路３，４を用いてデータ伝
送が行なわれる。つまり、データ伝送が例えばシリアル
伝送路３を用いて行なわれている場合、シリアル伝送路
４はシリアル伝送路３の故障時の予備用となる。

このため、データ伝送は１本のシリアル伝送路３でもっ
て行なわれることになシ、制御局ｌ。

２での実行速肛を速くすゐようなことはなかった。すな
わち、制御局１，２は、ル１１御状態に応じていずれか
の局１．２が親局としての権利を有し、例えば親局とな
った制御局１は他の制御局（子局）２ＶＣ対しで必要な
制イ卸データの要求信号を送出して？ｔｉｌＩ姉データ
全データている。そして、親局としての機能を終了した
制御局ｌは他の１ＩＩＩＩ仰局２に対して親局の権利を
要求するのかを問う動作が行なわれる。したがって、親
局となっ／こ制御局ノは制御ガータ伝送と親局の受は渡
しの動作とを行なうことになり、自身の制御処理速度が
遅くなってしまう。

さらに、親局となった制御局１は、制御ｒ−タ伝込の空
時間にシリアル伝送路３の診断を行なうため、子局に所
定の信号を送出し、その子局から返送される信号を受け
てこの信号が送出した信号と一致しているかを判断して
いる。しかして、親局自身の制御処理速度が通常の処理
速度よりも遅くなるということもあった。

〔発日月の目的〕本発明は上記事情に基づいてなされたもので、その目的
とするところは、伝送路の正常時における制御データ処
理速度を速くし得、かつ故障時には確実ン二制御データ
伝送を継続し得る伝送路の冗長方式を提供することにあ
る。

〔発明の概要〕

本発明は、通常時、グロセス制御を行なう複数の制御装
置間の制御データ伝送を主伝送路を通して行なうととも
に、親局の権利の要求を補助伝送路を通して行なって制
御データ処理速度を速くシ、前記主伝送路が故障した場
合、前記制御データ伝送を前記補助伝送路に切換えて継
続するようにした伝送路の冗長方式である。

〔発明の実施例〕

以下、本発明に係る伝送路の冗長方式全分散形制御装置
に適用した場合の一実施例について説明する。第１図は
分散形制御装置の構成図である。第１図において１０−
１〜１０−ｎはプラントの各グロセス制御を行なう制御
装置であって、これら制御装置１０−１〜１０−、間は
、制御ｒ−タを伝送する主伝送路１１と、親の権利（親
局）を持った制御装置Ｊθ−１−１０−１に対して親局
要求の割込を行なうだめの補助伝送路Ｉ２とにより接続
されている。

ところで、これら制御装置１０−１〜１０−。

は、それぞれ１板の基板上に中央演算処理装置（ＣＰＵ
　）やメモリ等を有する中央制御部１３−１〜１３−ｎ
、グロセス検出器からの検出信号を取込んで中央制御部
１３−１〜１３−ｎに送るインターフェイス、中央制御
部１３−１〜１３−ｎが恢出信号に基づいてＰＩＤ演算
処理を行ない、得られた制御信号を操作端に送出するた
めのインターフェイスおよび内部パス等のマイクロコン
ピュータを構成する各回路が設けられたカード化された
構造になっている。

そこで、前記主伝送路１ノは各中央制御部１３−１〜１
３−ｎとの結合を行なう主伝送用インターフェイス１４
−１〜１４−ｎｔｉｃ接続され、前記補助伝送路１２は
主伝送用インターフェイス７　＝１−１〜１４−ｎと同
様に中央制御部１３−１〜１３−ｎとの結合を行なう補
助伝送用インターフェイス１５−１〜１５−ｎと接続さ
れている。

さらに、各制御装置１０−１−１０−０の主伝送路１ノ
に通じるライン１６−１〜１６−ｎには、主伝送路１１
の故障時に切換動作する切換回路１７−１〜１７−ｎが
接続されている。

具体的に説明すると切換回路１７−１〜１７−ｎは、主
伝送路１１の故障時に中央制御部１３−１〜１３−ｎか
らの切換指令に受け、ライン１６−１〜１６−ｎを切離
すとともに補助伝送路１２に通じるライン１８−１〜１
８−ｎに切換接続する機能を持ったものである。

ところで、中央制御部１３−１〜１３−ｎは次のような
機能を持っている。すなわち、メモリに格納された制御
アルゴリズムに従って制御指令を発する機能と、主伝送
用インターフェイス１４−１〜１４−ｎおよび補助伝送
用インターフェイス１５−１〜１５−ｎを制御する機能
と、主伝送路１ノを通して送られてくる制御ガ−夕等が
所定期間経過しても送られてこなく、主伝送路１ノがハ
イインピーダンスの状態のときに主伝送路１ノに故障が
発生したと判断するマスタタウン機能と、このマスタタ
ウン機能により主伝送路１１が故障したと判断されたと
きに切換指令を切侠回路１７−１〜１７−ｎに発する機
能とがある。

次に上記の如く構成された装置の動作について説明する
。各制御装置１０−１〜１０−ｎは全て親局（）゛ライ
マリー局）の権利を持つことが可能でわるが、ここで例
えは制御篩装置Ｍ　ｌ　Ｏ−１が親局の権利を持ったと
する。この親局の権利を持った制伍誌ｆＦｉ　１０−１
は、自身のプロセス制御に心安な制御データを他の制御
装置１０−２〜ＩＱ−０から収集するために制御装置１
０−２〜１Ｏ−ｎｆ指定したデータ要求信号を送出する
。このデータ要釆信号は主伝送路１ノを通って各制御装
置１０−２〜１０−ｎに人力するっそこで、指定された
制御装置例えば１０−２はデータ要求信号を受け、要求
された制御データを主伝送路１ノを通して制御装置１０
−１に返送する。さらに、制御装置１０−１が、他の制
御部Ｕ　Ｚ　ｏ　−ｎの制御データを必要とすれば、同
様の動作によって目的の制御データを収集する。

ところで、子局（セカンダリ−局）となった制御装置１
０−２〜１０−ｎは、親局の権利を持ちたいときに親局
の制御装置ｌθ−１に対して靭６局の棒利を要求するこ
とができる。すなわち、例えば制御装置１０−２が親局
の権利を持とうとすれば、中央制御部１３−２は補助伝
送用インターフェイス１５−２を介して補助伝送路１２
をアクティブな状態すなわち制御装置１０−１に親局要
求の割込信号を与える。親局である制御装置ｌθ−ＩＶ
ｉ、この割込信号を受けると、親局としての動作終了後
に各制御装置１θ−２〜１０−ｎに対して親局の権利の
要求があるかどうかを判別する要求判別信号を送出する
。すると制御装置１０−２は、要求判別信号を受けると
、親局を要求する信号を自身のアドレスとともにｉｌ】
：制御％ｆ′ｔｌＯ−１に対して送出する。これにより
、制御装置１０−１は親局の権利を制御篩装置ｌ０−２
に渡し、制御装置１０−２は親局としても動作を開始す
る。なお、他の制御装置１０−０に親局の権利を渡す場
合も同様の動作が行なわれる。

次に主伝送路ＩＩか故障した場合の動作について説明す
る。例えば制御装置１０−１が親局の権利（！−待って
おり、この制御装置１０−１から伝送されてくる信号、
さらには子局である制御部＠１０−２〜１０−ｎからの
制御データが所定期間経過しても送られてこないとする
と、各制御装置）０−１〜１０−ｎの中央制御部１３−
１〜ｌ　、Ｖ　−ｎＫあるマスタタウン機ｎ目は主伝送
路１１に故障が発生したと判断する。なお、この判断は
中央制御部１３−１〜１３−０のうちいずれかか−速く
判断することになる。

そこで、−速く判断した中央制御部９１１えば１３−２
ば、切換回路１７−２に切換指令を発してライン１８−
２への切換接続を行なわせ、続いて主伝送路１ノが故障
したことを示す故障通知信号を補助伝送路１２を通して
各制御装置１０−１．１０−ｎに送出する。この故障通
知信号を受けた各制御装置１０−１．１０−４では、自
身の切換回路１６−１．１６−ｎをライン１８−１，１
１３−ｎ側に切換える。これにより、各制御装置ｊｌＯ
−１〜１０−ｎ間の制御データ伝送は補助伝送路１２を
介して行なわれる。なお、この場合、親局の受渡しは、
親局の権利を持つ制御装置が親局の動作終了後に子局の
制御装置に対して親局の要求があるかどうかを問い、要
求があれは親局の権利を渡すことになる。・このように
本発明の冗長方式を適用した装置においては、通常各制
御装置１０−１〜１０−４間の制御データ伝送を主伝送
路１１全通して行ない、親局の要求を補助伝送路１２ｆ
ｃ通して随時性なうようにしたので、親局は親局の要求
があったときだけ親局を渡すだめの動作を行なえばよい
ことになり、これにより親局の制御データ処理時間が速
くなる。さらに、装置全体の制御動作がプロセス牙化に
対して連名することができる。すなわち、親局はプロセ
ス制御を適切に行なうためのル＋ｊ修ｒ−タ処理が速く
でき、−速くグランド全体に合ったプロセス制御かでき
る。

また、主伝送路１１が故障しグヒ場合、ｉｋ’制御制御
データ伝信助伝送路１２を】１０して行なうので、主伝
送路１１が故障しても制御データ伝送は確実に継続され
る・〔発明の効果Ｊ本発明によれば、通常、制御ｒ−タ伝送を主伝送路と通
して行ない、親局の要求全補助伝送路を通して行ない、
主伝送路の故障時に制御データ伝送を補助伝送路を通し
て行なうので、伝送路の正常時における制御データ処理
速度を速くし得、かつ故障時には確実に制御データ伝送
が継続し得る１パ迷路の冗長方式を提供できる。

【図面の簡単な説明】

８Ｉ！１図は本発明に係る伝送路の冗侵方式ｆｃ適用し
た分散形制御装置の構成図、第２図は従来の伝送路の冗
長方式を適用した分散形制御装置の概略構成図である。ｌ　Ｌ）　−１〜１０−、・・・制御装置、１ノ・・・
主伝送路、１２・・・補助伝送路、１３−１〜１３−ｎ
・・・中央制御部、１４−１〜１４−ｎ・・・主伝送用
インターフェイス、１５−１〜１５−ｎ・・・補助伝送
用インターノェイス、１７−１〜１７−ｎ・・・切換回
路。

Claims

【特許請求の範囲】

プロセス制御を行なう制御装置を複数有する分散形制御
装置において、前記各制御装置内に設けられた切換回路
間に接続され、常時はこの切換回路を通して前記各制御
装置間のデータを伝送させる主伝送路と、前記各制御装
置間に接続されるとともに前記各切換回路に通じるライ
ンを有し、常時は親局としての権利を持った前記制御装
置に対して子局としての前記制御装置が発する親局要求
信号を伝送させる補助伝送路とを備え、前記主伝送路の
故障時、前記各制御装置は前記各切換回路の切換指令を
発し、前記各制御装置間のデータを前記補助伝送路を通
して伝送させることを特徴とする伝送路の冗長方式。