JPS6172448A

JPS6172448A - スイツチング・ネツトワ−ク用ル−タ

Info

Publication number: JPS6172448A
Application number: JP59194019A
Authority: JP
Inventors: Kazuhiko Nitori; 一彦似鳥
Original assignee: Agency of Industrial Science and Technology
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 1984-09-18
Filing date: 1984-09-18
Publication date: 1986-04-14
Also published as: JPH0367380B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、多数のプロセッサを用いる並列処理システム
において、プロセッサ間、まだはプロセッサとメモリ・
モノエールなどのリソースとの間を互に接続するために
用いるスイッチング・ネットワークを構成するルータに
関する。

（従来の技術）従来、このような分野の技術としては、例えばＧ、Ｈ，
Ｂａｒｎｅｓ　ａｎｄ　Ｓ＠Ｆ、Ｌｕｎｄｓｔｒｏｒｎ
＋＠Ｄｅｓｉｎｇｎ　ａｎｄＶａｌｉｄａｔｉｏｎ　　
ｏｆ　　ａ　Ｃｏｎｎｅｃｔｉｏｎ　Ｎｅｔｗｏｒｋ　
　ｆｏｒ　Ｍｏｎｙ−Ｐｒｏｃｅｓｓｏｒ　　Ｓｙｓｔ
ｅｍｓ”＋　　ＩＥＥＥ　Ｃｏｍｐｕｔｅｒ、Ｖｏｌ＋
１４゜Ａ１２．　ｐｐ−３１−４１、Ｄｅｃ、１９８１
−の論文に記載されているように、スイッチング・ネッ
トワークとして、バス、クロスポイント・ネットワーク
、およびパニャン・ネットワークなどの多段ネットワー
クが用いられていた。このうち、ルータを用いて構成す
る多段ネットワークはＮ入力Ｎ出力のネットワークを構
成するのにＮＬｏｇＮのオーダのスイッチしか必要とせ
ず、かつ入力側から出力側に同時に複数のデータ転送径
路が形成しかし、これまでの多段ネットワークは、１つ
の入力端子から１つの出力端子に至る径路がただ１つで
あるため、１つのスイッチの故障によって接続できない
入力端子−出力端子の対が生じる、このため転送径路の
閉塞が生じゃすく、トラヒック特性が良くなｔｘＸ　　
々どの欠点があった。

（問題点を解決するための手段）本発明は、これらの欠点を除去するため、つ１９１つの
入力端子から１つの出力端子に至る径路が複数になるス
イッチング・ネットワークを構成するため、複数径路を
選択する機能を持った１種類のルータを基本構成要素と
して多段スイッチング・ネットワークを構成することを
可能にしたものである。

（作用）パケット入力および出力端子の間を結ぶ接続は、例えば
データ８本、境界タグ１本、制ｍ線２本の１１本からな
り、このうちのデータ８本、境界タグ１本、制御線１本
の合計１０本は・やケソト入力端子から４人カスイッチ
パンクを経由してパケット出力端子へつながると共に、
制御部にもつながれる。また残りの制御線１本は・パケ
ット出力端子から制御線スイッチを経て・ぐり７ト入力
端子へつながれる。外部プログラム入力端子からは、多
段スイッチの段数コードおよび径路数コードが入カット
のうちの先頭の１語、っ″！シバヶット・ヘッダが制御
部に読み込まれ、解語され、宛先き・ｆケラト出力端子
か決定される。すると、制御部の出力線に選択信号が出
力され、この信号により４人カスイッチパンクおよび制
御線スイッチが切替えられ、ＩＰチケット力端子からパ
ケット出力端子へ至る径路が形成される。

（実施例）第１図は本発明の実施例を示すブロック図であって、１
１１１・−・、１１４は／４′ケット入力端子、１２１
゜・・・、１２４はパケット出力端子、１３．、・・・
、１３４は４人カスイッチパンク、１４は制御線スイッ
チ、１５は制御部、Ｉ６は外部グロダラム入力端子であ
る。

・やケラト入力および出力端子の間を結ぶ接続は、デー
タ８本（Ｄｏ　−Ｄ７　）　、境界タグ１本（ＢＴ’　
）、制御線２本（ＣｏおよびＣｔ）の１１本からなシ、
このうちのデータ８本、境界タグ１本、制御線１本（Ｃ
。

の合計１０本ば／ｌｌケラト力端子７１．がら４スイツ
チパンク１３ｋを経由してパケット出力端子１２゜１６
からは、多段スイッチの段数フードＳおよび径路数コー
ドＲが入力される。ここで、・５ケツト入力端子１１．
からメノセーノリ４ケットが入力されると、メツセージ
・・セケットのうちの先頭の１語、つまシ・そケラト・
〈ラダが制御部Ｉ５に読み込まれ、解読され、宛先きパ
ケット出力端子１２゜が決定される。すると、制御部の
出力線１７ｗに選択信号（ｊ）が出力され、この信号に
よシ４人カスインチパンク１３におよび制御線スイッチ
１４が切替えられ、Δケラト入力端子１１　　がらノソ
ケット出」力端子１２ｗへ至る径路が形成される。

第２図は、第１図における４人カスイッチパンク１３、
の詳細ブロック図であり、２１１．・・・、２１．ｏは
入力端子、２２１．・・・、２２１ｏは４人力セレクタ
、２３Ｂ−＋２３ｒｏはＡＮＤダート、２４（＋−＋　
２４ｒｏ　は出力端子、２５は制御部１５の出力線１７
．をっなぐ制御入力端子である。制御入力端子２５のう
ち０２本２５．には４人力のうちの１つを選択する選択
コードが、残シの１本２５２には選択コードを有効にす
るイネーブル信号が送られてぐる。

・ぐケラト出力端子１２．、・・・、１２４のうちの制
御線（Ｃ１）をつなぐ入力端子、３ＪＩ＋・・・、３３
４はパケット入力端子１１．、・・・、１１４のうちの
制御線（ｃｌ）へつなぐ出力端子、３４１．・・・、３
４４は２ラインー４ライ／デコーダ、３５し・・・、３
６□、・・・　はＡＮＤゲート、３７し・・・、３７４
はＯＲダートである。

制御入力端子３ノ、から入力される制御信号の選択コー
ドが（ｊ）を示踵　イネーブル信号がＨになると、デコ
ーダ３４．の１番目の出方がＨになシ、入力端子３２の
に番目３２．から出力端子３３　へ至る径路が開かれる
。

第４図は、第１図における制御部ノ５の詳細ブロック図
であり、４ノー、・・、４１４はノケット入力端子１ノ
ー、・・・、１１４につなぐ入力端子、４２１．・・・
、４２４は復号器、４３１．・・・、４３４は優先割込
み符号器（ＰＩＥ）・４４１、・・、４４４は出力線ノ
ア４．・・、１７４をつなぐ出力端子、１６は外部プロ
グラム入力端子である。復号器４２．はメツセージ・／
４’ケットのヘッダを読み込み、解読する。このヘッダ
が表わす情報と外部グログラム入力端子１６から入力さ
れる外部プロし、要求元へ確認信号（ＡＣＫ　）を返す
。要求元の複合器４２　では、複数のＡＣＫ信号のうち
の１つを選び、選ばれたＡＣＫ信号を返送した符号器（
ＰＩＥ）４３、に対して接続信号（Ｃ０ＮＮ　）を送る
。接続信号（Ｃ０ＮＮ　）を受けた符号器ＣＰＩＥ）４
３には、接続すべき・（ケラト入力端子番号（コ）およ
びイネーブル信号を発生し、出力端子４４．に送シ出す
。

第５図は、第４図における復号器４２　の詳細プロロノク図であシ、４５は８ピント・ラッチ、４６はタイ
ミング信号発生器、４７は有効ビット・セレクタ、４８
は制御信号発生器、４９１．・・・、４９４は符号器（
ＰＩＦ　）　４ｓ、、−ｔ　ｓ４へつなぐ出力線、５１
７１゜・・、５０３はアービタ、°５１はリセント端子
、１６゜は段数コード（Ｓ）入力端子、Ｉ６２は径路選
択コード＠）入力端子である。ここで、タイミング発生
器４６は入力端子４１．のうちの境界タグ（ＢＴ　）と
制御線（Ｃｏ）から信号を入力し、メツセーフ９５ケン
トの始シとＰニジを示すタイミング信号（ＢおよびＥ）
を発生し、８ピツト　ラッチ４５と制御信号発生器４８
へ送る。ただし、タイミング信号発生−ヘッダと見なし
て、タイミング信号Ｂを発生し境界タグ（ＢＴ　）がＨ
になったなら・セケットの最後尾であると見なしてタイ
ミング信号Ｅを発生し、再び初期状態に戻る。８ピツト
・ラッチ４５には、このタイミング信号Ｂによってノソ
ケラト・ヘッダが入力される。有効ビット・セレクタ４
７は、入力端子１６１から入力されるＳコードの値が０
．１゜２．３のとき、それぞれ、８ピント・ラッチ４５
の出力の８ピツト（ｒ６　＋ｒｌ　−ｒｚ　＋ｒ’３　
＋ｒ４　＋ｒ５＋ｊ＠＋ｒ７）のうちの、（ｒＱ　ｌ　
ｒ＋　）　＋　（ｒｚ　ｊ　ｒ３　）＋（ｒＱ　＋　ｒ
ｓ　）　ｌ　（ｒＱ　１　ｒ））を選び、制御信号発生
器４８へ送る。この選ばれたビットを有効ビットと呼び
、（ｂ６．ｂ＋）と表わす。制御信号発生器４８は、入
力端子１６２から入力されるＲコードと有効ビット（ｂ
ｏ、ｂ＋）によって、接続すべきノぞケラト出力端子番
号を第１表のように定める。

第　　１　　表ニー１．口ｊここで、Ｘはビットの値には関係しないことを」表わし、／は゛または”を表わす。接続すべき出力端子
に対応するすべての符号器（ＰＩＥ）４３ｋに対して接
続要求（ＲＥＱ　）を送シ、Ｒ＝Ｏおよび２のときはア
ービタ５０！の、Ｒ＝１のときはす。

がＯか１かによりアービタ５０２または５０３の出力を
待つ。アービタ５０．．５０２，５０３は、それぞれ、
符号器（ＰＬＥ　）　４．？、、・・＋　４　Ｊ４　、
符号器（ＰＩＥ　）４Ｊｌ　、４３２．および符号器（
ＰＩＥ）　４３３　、４３４の確認信号（ＡＣＫ　）を
入力し、それらの入力のうち最初にＯＮになったものを
ただ１つ選択し、制御信号発生器４８に送る。制御信号
発生器４８は、アービタで選ばれたＡＣＫ信号を送って
来た符号器（ＰＩＦ　）　４３．に対して接続信号（Ｃ
０ＮＮ　）を送シ、ノ（ケラト入力端子１１　　から）
ぞケラト出力端子１２ｋ」への径路の接続を完成させる。同時に接続要求信号（Ｒ
ＥＤ　）をＯＦＦにする。復号器４２　のタイミング信
号発生器４６は、入力データの境界タグＢＴを監視し、
ＢＴがＨになったらタイミング信号Ｅを発生し、制御信
号発生器４８に送る。制御信号発生器では、接続信号（
Ｃ０ＮＮ　）をＯＦＦにして初期状３段構成で６４Ｘ６
４．４段構成で２５６　Ｘ　２５６のネットワークが実
現できる。つぎに、コードＲが１または２のルータを混
用すれば、２径路または４径路を持つネットワークが実
現できる。例えば、第６図は２段構成の８Ｘ８ネツトワ
ークであり、第１段のルータは外部プログラム・コード
６ｓ＝ｏ。

Ｒ＝１に、第２段のルータはＳ＝１　、Ｒ＝Ｏに設定す
る。すると、・ンケラトヘノダ（ｒＱ＋ｒｌ＋・・・、
ｒ７）のうち（ｒｌ、ｒ２　＋ｒ３　）の３ピツトで表
わされる出力端子番号への径路が開かれる。この場合、
途中の径路数は２である。第７図は３段構成の１６×１
６ネントワークであり、外部プログラム・コードは第１
段をＲ＝２（Ｓは任意）、第２段をＳ＝０　、Ｒ＝Ｏ１
第３段をＳ＝１　、Ｒ＝Ｏとする。

宛先きアドレス（出力端子番号）は（ｒＱ＋ｒｌ＋ｒ２
　＊　ｒ３　）の４ビツトで表わされる。途中の径路数
は４である。さらに大きい規模のネットワークも同様に
して実現できる。第２表には、本ルータを用いて実現で
きる多径路ネットーワークの諸元を十７１”＋。

第２表以上説明したように、第１の実施例では４人力４出力ル
ー夕に複数径路選択機能を持たせ、これを用いて複数径
路を持つ多段スイッチング・ネットワークを構成するこ
とを可能にしたので、１種頌のルータのみで、大規模で
信頼性が高く、トラヒック特性のよいスイッチング・坏
ノドワークが実現できる。このだめ、・・−ドウエアの
モノユラリティが高く、ＶＬＳＩ化に適し、小型化、経
済化が達成できる利点がある。

第１の実施例は、データ語長８ビツトの４人力・４出力
ルータを基本構成要素として最大２５６Ｘ２５６ネノト
ワークを構成したが、データ語長を長くシ、・Ｐケラト
　・ヘッダのビット数を大キくスれば、イ・ノドワーク
の最大規模を拡張できる。まな汗、トワークを構成する
ことも可能になる。

（発明の効果）本発明は多径路を持つ大規模な多段スイッチンワークの
一部の故障によってデータ転送が不能になることも少な
く、転送路が閉塞になる確率も下がるため、高信頼度で
大容量のスイッチング・ネットワークが実現でき１、高
い並列度の並列処理／ステムの接続ネットワークとして
用いることができる。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は第１図
における４人カスイッチパンク１３ｗ　の詳細ブロック
図、第３図は第１図における制御線スイッチ１４の回路
図、第４図は第１図における制御部１５の詳細ブロック
図、第５図は第４図における復号器４２．の詳細ブロッ
ク図、第６図は本発明のルータを用いた８×８ネツトワ
ークのブロック図、第７図は本発明のルータを用いた１
６×１６ネントワークのブロック図である。１１、〜１１４・・りぞケラト入力端子、１２１〜１２
．・ｉＰケケラ出力端子、１３１−１３＜・・・４人カ
スイノチパンク、１４・・制御線スイッチ、１５・・・
制御部、Ｊ６　外部プログラム入力端子、１７．〜１７
４・・・３３４・・・出力端子、３４１〜３４４・・・
２ラインー４ラインデコーダ、３５．、・・、３６１・
・・ＡＮＤダート、３７□〜３７４・・ＯＲゲート、４
１．〜４１４・・・入力端子、４２．〜４２４・・・復
号器、４３１〜４３４・・・優先割込み符号器、４４１
〜４４４・−・出力端子、４５・・・８ピント・ラッチ
、４６・・・タイミング信号発生器、４７・・・有効ビ
ット・セレクタ、４８・・・制御信号発生器、４９１〜
４９４・符号器（ＰＩＥ）　　４３．　、・・・、４３
４へつなぐ出力線、５０１〜５０３・・・アービタ、５
１・・・リセント端子。特許出廊人　工業技術院長　川　１）裕　部第２図第３図

Claims

【特許請求の範囲】複数のパケット入力端子と複数のパケット出力端子を有
し、パケット入力端子からパケット出力端子にメッセー
ジパケットを転送するスイッチング・ネットワーク用ル
ータにおいて、任意のパケット入力端子から入力されるデータを任意の
パケット出力端子へ導くスイッチと、各パケット入力端
子に対応してあり、そこから入力されるデータを受信し
、そのデータの中からパケット・ヘッダを検出し、その
パケット・ヘッダの中から有効ビットを選択し、この有
効ビットと外部プログラム・コードの値により定まる１
つまたは複数の宛先きパケット出力端子に対応する優先
割込み符号器に対して接続要求を発し、それら符号器か
ら確認信号が返ってきたなら、そのうちの１つを選択し
、選択された確認信号を送ってきた符号器に対して接続
命令を発し、すべての接続要求をＯＦＦにする復号器と
、各パケット出力端子に対応してあり、前記復号器のすべ
てからの接続要求を受け、一時にはそれらのうちの多く
とも１つのみを受付け、受付けた接続要求を発している
復号器に対して確認信号を送り、かつ、これに対応して
接続命令が送られてきたなら、対応するパケット出力端
子へ接続されている前記スイッチに対して接続制御信号
を送る符号器とから構成されることを特徴とするスイッ
チング・ネットワーク用ルータ。