JPS6172416A - フエ−ズロツクル−プ回路 - Google Patents
フエ−ズロツクル−プ回路Info
- Publication number
- JPS6172416A JPS6172416A JP59195211A JP19521184A JPS6172416A JP S6172416 A JPS6172416 A JP S6172416A JP 59195211 A JP59195211 A JP 59195211A JP 19521184 A JP19521184 A JP 19521184A JP S6172416 A JPS6172416 A JP S6172416A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- band
- voltage
- correction
- vco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は無線機等の送信周波数を所定の周波数に維持す
るフェーズロックループ回路の改良に関するものである
。
るフェーズロックループ回路の改良に関するものである
。
近年、無線機においては通信情報量と、通信相手局の増
大に対応して１台の無線機で通信チャンネルを多く保有
している。この多チャンネルの送信周波数を発振する無
線機の源発振器として電圧制御発振器（以後ＶＣＯと言
う）が用いられている。ｖＣＯは、可変容量ダイオード
（以後ＶＣＤと言う）と増幅器とより構成されている。
大に対応して１台の無線機で通信チャンネルを多く保有
している。この多チャンネルの送信周波数を発振する無
線機の源発振器として電圧制御発振器（以後ＶＣＯと言
う）が用いられている。ｖＣＯは、可変容量ダイオード
（以後ＶＣＤと言う）と増幅器とより構成されている。
ＶＣＤは順次印加される直流電圧に対応して容量を可変
し、接続されたコイルと共振し、ＶＣＯの可変容量範囲
内の共振周波数で前記増幅器との発振作用によって発振
する。
し、接続されたコイルと共振し、ＶＣＯの可変容量範囲
内の共振周波数で前記増幅器との発振作用によって発振
する。
このように、ＶＣＯに送信周波数に対応した直流電圧を
印加することにより、帯域内を多チヤンネル出力するこ
とができる。この多チャンネルの発振周波数は順次切換
えられて送信機より外部に送信され多くの送信相手局と
の通信が行なわれる。
印加することにより、帯域内を多チヤンネル出力するこ
とができる。この多チャンネルの発振周波数は順次切換
えられて送信機より外部に送信され多くの送信相手局と
の通信が行なわれる。
このＶＣＯは、機器の起動時やチャンネル切換え時にＶ
ＣＯに印加される直流電圧変動等によって指定の周波数
と異なった周波数を発振することがしばしば発生する。
ＣＯに印加される直流電圧変動等によって指定の周波数
と異なった周波数を発振することがしばしば発生する。
また、ＶＣＯは周波数安定度については通常のＬＣ発振
器程度の性能しか得られない。そこで、■ＣＯ回路には
前記誤発信周波数を補正して指定周波数に引込み、常に
指定周波数に維持するよう働くフェーズロックループ回
路が用いられる。
器程度の性能しか得られない。そこで、■ＣＯ回路には
前記誤発信周波数を補正して指定周波数に引込み、常に
指定周波数に維持するよう働くフェーズロックループ回
路が用いられる。
第３図は従来のフェーズロックループ回路のブロック図
を示しており、第３図のブロック図に示すように、従来
のフエズロソクループ回路は、制御器６より出力される
指定周波数に対応した直流電圧を入力し、指定周波数を
発振させるための可変容量ダイオード（ＶＣＤ）３１と
、ＶＣＤ３１の出力信号を増幅する増幅器３２と、後述
する補正用ＶＣＤ３３とより構成された電圧制御発振器
（ＶＣＯ）３と、同じく制御回路６より出力される指定
周波数に対応した制御信号により、ＶＣＯ３より出、
力される周波数と後述する基準周波数とを加算
した周波数を出力する局部発振器５と、該局部発振器５
の出力を一方の入力端に、前記ＶＣＯ３の出力を他の一
方の入力端に入力し、これら両人力信号を混合して周波
数差を出力するミキサ回路４と、基準周波数を発振する
基準信号発生回路１と、該基準信号を一方の入力端に、
他の一方の入力端に前記ミキサ回路４の出力信号を入力
し、基準信号の周波数とミキサ回路４の出力周波数を比
較し、その高、低周波数差値を検出し、該高および低周
波数差値に対応した補正直流電圧を発生するフェーズフ
レケンシデテクタ２と、前記補正直流電圧を入力し、該
入力電圧に対応して容量を変化して発振周波数を補正す
る補正用ＶＣＤ３３とより構成されている。
を示しており、第３図のブロック図に示すように、従来
のフエズロソクループ回路は、制御器６より出力される
指定周波数に対応した直流電圧を入力し、指定周波数を
発振させるための可変容量ダイオード（ＶＣＤ）３１と
、ＶＣＤ３１の出力信号を増幅する増幅器３２と、後述
する補正用ＶＣＤ３３とより構成された電圧制御発振器
（ＶＣＯ）３と、同じく制御回路６より出力される指定
周波数に対応した制御信号により、ＶＣＯ３より出、
力される周波数と後述する基準周波数とを加算
した周波数を出力する局部発振器５と、該局部発振器５
の出力を一方の入力端に、前記ＶＣＯ３の出力を他の一
方の入力端に入力し、これら両人力信号を混合して周波
数差を出力するミキサ回路４と、基準周波数を発振する
基準信号発生回路１と、該基準信号を一方の入力端に、
他の一方の入力端に前記ミキサ回路４の出力信号を入力
し、基準信号の周波数とミキサ回路４の出力周波数を比
較し、その高、低周波数差値を検出し、該高および低周
波数差値に対応した補正直流電圧を発生するフェーズフ
レケンシデテクタ２と、前記補正直流電圧を入力し、該
入力電圧に対応して容量を変化して発振周波数を補正す
る補正用ＶＣＤ３３とより構成されている。
その動作を明らかにするため、−例として２８ＭＨｚの
発振周波数について説明する。
発振周波数について説明する。
送信指定周波数（２８Ｍ Ｈ２）に対応して、制御回路
６より直流電圧（３ボルト）がＶＣＤ３１のカソードに
印加される。ＶＣＤ３１は印加直流電圧（３ポルト）に
対応した容量になり、該変化容量と、並列に接続された
コイルＬとが共振して指定周波数である２８ Ｍ Ｈ２
に近い周波数（２８ＭＨｚ±ΔＴ）を増１１召器３２と
の発振作用により発振する。この発振信号は図示しない
送信機と、くキサ回路４の一方の入力端に出力される。
６より直流電圧（３ボルト）がＶＣＤ３１のカソードに
印加される。ＶＣＤ３１は印加直流電圧（３ポルト）に
対応した容量になり、該変化容量と、並列に接続された
コイルＬとが共振して指定周波数である２８ Ｍ Ｈ２
に近い周波数（２８ＭＨｚ±ΔＴ）を増１１召器３２と
の発振作用により発振する。この発振信号は図示しない
送信機と、くキサ回路４の一方の入力端に出力される。
ミキサ回路は一方の入力端に増幅器３２の出力信号Ｄ（
２８ＭＨ２±ΔＴ）と、他の一方の入力端に制御回路６
よりの制御信号により局部発振器で発振した指定周波数
（２８ＭＨ２）と基準周波数（１０，７ＭＨ２）とを加
算した発振信号Ｃ（３８，７ＭＨ２） とを入力し、そ
れら両人力信号の差周波数Ｂ（１０，７ＭｌｌＺ＋ΔＴ
）を検出シ、フェーズフレケンシデテクタ２の一方の入
力端に出力する。
２８ＭＨ２±ΔＴ）と、他の一方の入力端に制御回路６
よりの制御信号により局部発振器で発振した指定周波数
（２８ＭＨ２）と基準周波数（１０，７ＭＨ２）とを加
算した発振信号Ｃ（３８，７ＭＨ２） とを入力し、そ
れら両人力信号の差周波数Ｂ（１０，７ＭｌｌＺ＋ΔＴ
）を検出シ、フェーズフレケンシデテクタ２の一方の入
力端に出力する。
フェーズフレケンシデテクタ２は一方の入力端に入力さ
れたミキサ回路４の差周波数Ｂ（１０，７ＭＨ２±ΔＴ
）と、他の一方の入力端に入力された基準周波数発振回
路で発振した基準周波数Ａ （１０，７ＭＩＩＺ）とを
比較し、基準周波数Ａとミキサ回路４の出力周波数Ｂと
を比較して高、低差値（＋ΔＴ。
れたミキサ回路４の差周波数Ｂ（１０，７ＭＨ２±ΔＴ
）と、他の一方の入力端に入力された基準周波数発振回
路で発振した基準周波数Ａ （１０，７ＭＩＩＺ）とを
比較し、基準周波数Ａとミキサ回路４の出力周波数Ｂと
を比較して高、低差値（＋ΔＴ。
−ΔＴ）を検出し、該ΔＴ量に対応した補正直流電圧を
発生し、補正用ＶＣＤ３３のアノードに出力する。補正
用ＶＣＤ３３は、入力された補正直流電圧に対応して、
＋ΔＴの場合は容量を小さくし、ΔＴの場合は容量を大
きくして、ＶＣＤ３１の発振周波数の周波数偏差（ΔＴ
）を補正し、指定周波数に引込み合致させる。
発生し、補正用ＶＣＤ３３のアノードに出力する。補正
用ＶＣＤ３３は、入力された補正直流電圧に対応して、
＋ΔＴの場合は容量を小さくし、ΔＴの場合は容量を大
きくして、ＶＣＤ３１の発振周波数の周波数偏差（ΔＴ
）を補正し、指定周波数に引込み合致させる。
今−例として指定周波数を２８ＭＨｚについて述べたが
、他の周波数についても同じ動作が行われ、指定周波数
に合致させる。
、他の周波数についても同じ動作が行われ、指定周波数
に合致させる。
上記のフェーズロックループ回路においては、補正用Ｖ
ＣＤ３３のカソードが接地されているため、ＶＣＤ３１
の発振帯域内において周波数制御のための印加電圧によ
る容量変化幅は一定である。従って、発振周波、数に比
例して一定の印加電圧に対応した発振周波数幅が広（な
るとともに、補正電圧による変調感度が高くなる。すな
わち、ＶＣＤ３１の可変容量で作成される帯域内の発振
周波数の高い方では、変調感度が高いため、周波数補正
の引込み範囲が広い反面、回路に重畳されたノイズ等に
よって発振周波数が変動し、信号対雑音比（Ｓ／Ｎ）が
悪くなる。また、発振周波数の低い方では反対に変調感
度が低くなり、引込み範囲が狭く、補正引込みミスが発
生することがある。
ＣＤ３３のカソードが接地されているため、ＶＣＤ３１
の発振帯域内において周波数制御のための印加電圧によ
る容量変化幅は一定である。従って、発振周波、数に比
例して一定の印加電圧に対応した発振周波数幅が広（な
るとともに、補正電圧による変調感度が高くなる。すな
わち、ＶＣＤ３１の可変容量で作成される帯域内の発振
周波数の高い方では、変調感度が高いため、周波数補正
の引込み範囲が広い反面、回路に重畳されたノイズ等に
よって発振周波数が変動し、信号対雑音比（Ｓ／Ｎ）が
悪くなる。また、発振周波数の低い方では反対に変調感
度が低くなり、引込み範囲が狭く、補正引込みミスが発
生することがある。
本発明は、上記問題点を解消したフェーズロックループ
回路を提供するもので、その手段は、入力される直流電
圧に対応した周波数を出力する電圧制御発振器（ＶＣＯ
）と、前記ＶＣＯの出力周波数と、基準周波数とを比較
し、該比較差異周波数を直流電圧に変換するフェーズフ
レケンシデテクタ回路と、該フェーズフレケンシデテク
タ回路 ゛の出力直流電圧を入力し、前記ＶＣＯの出
力周波数を所定周波数と合致するよう補正する補正用可
変容量ダイオード（ＶＣＤ）とより構成されたフェーズ
ロックループ回路において、前記補正用ＶＣＤに更に前
記ＶＣＯの出力周波数の帯域に対応して異なる直流電圧
を印加する回路を付加したフェーズロックループ回路に
よってなされる。
回路を提供するもので、その手段は、入力される直流電
圧に対応した周波数を出力する電圧制御発振器（ＶＣＯ
）と、前記ＶＣＯの出力周波数と、基準周波数とを比較
し、該比較差異周波数を直流電圧に変換するフェーズフ
レケンシデテクタ回路と、該フェーズフレケンシデテク
タ回路 ゛の出力直流電圧を入力し、前記ＶＣＯの出
力周波数を所定周波数と合致するよう補正する補正用可
変容量ダイオード（ＶＣＤ）とより構成されたフェーズ
ロックループ回路において、前記補正用ＶＣＤに更に前
記ＶＣＯの出力周波数の帯域に対応して異なる直流電圧
を印加する回路を付加したフェーズロックループ回路に
よってなされる。
上記フェーズロックループ回路は、発振帯域内を高い周
波数帯域と低い周波数帯域とに２分割し、前記高い周波
数帯域の誤差信号を補正する場合は補正用ＶＣＤ３３の
カソードにＶＣＤ３１に対する制御用の直流電圧を分圧
して印加し、低い周波数帯域の誤差信号を補正する場合
は補正用ＶＣＤ３３のカソードを接地することにより、
発振周波数が高くなるに従って補正用ＶＣＤ３３のカソ
ードの印加電圧も高（なるため、容量変化幅は小さくな
り、従って高い周波数帯域においては変調感度を抑圧し
、周波数変化幅を全発振周波数帯域にわたってほぼ一定
となるようにする。
波数帯域と低い周波数帯域とに２分割し、前記高い周波
数帯域の誤差信号を補正する場合は補正用ＶＣＤ３３の
カソードにＶＣＤ３１に対する制御用の直流電圧を分圧
して印加し、低い周波数帯域の誤差信号を補正する場合
は補正用ＶＣＤ３３のカソードを接地することにより、
発振周波数が高くなるに従って補正用ＶＣＤ３３のカソ
ードの印加電圧も高（なるため、容量変化幅は小さくな
り、従って高い周波数帯域においては変調感度を抑圧し
、周波数変化幅を全発振周波数帯域にわたってほぼ一定
となるようにする。
このＶＣＯ３の動作により、従来の高い周波数の部分で
発生した回路重畳ノイズによるＳ／Ｎの悪化が改善され
るとともに、引込み範囲が一定して良好なフェーズロッ
クループ回路となる。
発生した回路重畳ノイズによるＳ／Ｎの悪化が改善され
るとともに、引込み範囲が一定して良好なフェーズロッ
クループ回路となる。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図は本発明の一実施例のブロック図、第２図は一実
施例のＶＣＯの動作を説明するための印加電圧対発振周
波数図であり、企図を通じて同一符号は同一部位を示し
ている。
施例のＶＣＯの動作を説明するための印加電圧対発振周
波数図であり、企図を通じて同一符号は同一部位を示し
ている。
すなわち、本発明の一実施例のフェーズロックループ回
路は、従来のフェーズロックループ回路に、ＶＣＤ３１
の印加電圧を抵抗Ｒ１と抵抗Ｒ２とで分割する分割回路
と、指定発振周波数に対応して前記分割回路の分圧点と
接地間を切換え、補正用ＶＣＤ３３のカソードに接続す
るスイッチ７とを付設している。
路は、従来のフェーズロックループ回路に、ＶＣＤ３１
の印加電圧を抵抗Ｒ１と抵抗Ｒ２とで分割する分割回路
と、指定発振周波数に対応して前記分割回路の分圧点と
接地間を切換え、補正用ＶＣＤ３３のカソードに接続す
るスイッチ７とを付設している。
その動作を第２図を参照して説明する。第２図において
、ＶＣＯ３にて発振する周波数発振帯域を２８ Ｍ ｌ
（Ｚから４５ Ｍ Ｈｚとし、その発振帯域を２８ Ｍ
Ｈｚから３５ＭＩＩＺ （低発振周波数帯域）と、３
５ Ｍ ｌ（Ｚから４５ＭＲ２（高発振周波数帯域）の
２つに分割する。
、ＶＣＯ３にて発振する周波数発振帯域を２８ Ｍ ｌ
（Ｚから４５ Ｍ Ｈｚとし、その発振帯域を２８ Ｍ
Ｈｚから３５ＭＩＩＺ （低発振周波数帯域）と、３
５ Ｍ ｌ（Ｚから４５ＭＲ２（高発振周波数帯域）の
２つに分割する。
今、例えば高発振周波数帯域の４５ Ｍ Ｒ２を発振す
る場合は、制御回路６よりＶＣＤ３１のカソードに＋１
３Ｖの直流電圧が印加される。補正用ＶＣＤ３３のカソ
ードには抵抗Ｒ１とＲ２とにより２等分割された直流電
圧＋６．５Ｖが印加される。該＋６．５■の印加により
、アノードに印加されるフェーズフレケンシデテクタ２
より出力される補正電圧の変調感度が抑圧される。
る場合は、制御回路６よりＶＣＤ３１のカソードに＋１
３Ｖの直流電圧が印加される。補正用ＶＣＤ３３のカソ
ードには抵抗Ｒ１とＲ２とにより２等分割された直流電
圧＋６．５Ｖが印加される。該＋６．５■の印加により
、アノードに印加されるフェーズフレケンシデテクタ２
より出力される補正電圧の変調感度が抑圧される。
また、例えば低発振周波数帯域の２８ Ｍ Ｈｚを発信
する場合は、スイッチ７は制御回路６の制御により補正
用ＶＣＤ３３のカソードは接地に切換えられ、補正用Ｖ
ＣＤ３３のカソードは接地され、アノードに印加される
フェーズフレケンシデテクタ２より出力される補正電圧
の変調感度が高（なり、引込周波数範囲を広くしている
。
する場合は、スイッチ７は制御回路６の制御により補正
用ＶＣＤ３３のカソードは接地に切換えられ、補正用Ｖ
ＣＤ３３のカソードは接地され、アノードに印加される
フェーズフレケンシデテクタ２より出力される補正電圧
の変調感度が高（なり、引込周波数範囲を広くしている
。
本実施例に使用している補正用ＶＣＤ３３は、ＶＣＤ３
１より容量変化幅の小さいものを使用し、カソードへの
印加電圧による発振周波数の影響を少なくするようにし
ている。
１より容量変化幅の小さいものを使用し、カソードへの
印加電圧による発振周波数の影響を少なくするようにし
ている。
なお、上記実施例では発振周波数帯域を２分割したがさ
らに細か（分割し、その分割に対応して補正用■ＣＯの
カソードに適量のバイアス電圧を印加することにより、
Ｓ／Ｎの改善と、安定した引込みが行えることは勿論で
ある。
らに細か（分割し、その分割に対応して補正用■ＣＯの
カソードに適量のバイアス電圧を印加することにより、
Ｓ／Ｎの改善と、安定した引込みが行えることは勿論で
ある。
以上説明したように本発明によれば、発振周波数帯域を
低発振周波数帯域と高発掘周波数帯域に分割し、周波数
補正用の補正用ＶＣＤのカソードに前記発振周波数帯域
に対応してバイアス電圧を印加することにより、高発振
周波数帯域でのＳ／Ｎが改善されるとともに、全帯域に
わたって安定した引込みができる。
低発振周波数帯域と高発掘周波数帯域に分割し、周波数
補正用の補正用ＶＣＤのカソードに前記発振周波数帯域
に対応してバイアス電圧を印加することにより、高発振
周波数帯域でのＳ／Ｎが改善されるとともに、全帯域に
わたって安定した引込みができる。
第１図は本発明の一実施例のブロック図、第２図は一実
施例のＶＣＯの動作を説明するたの印加電圧対発振周波
数図、第３図は従来のフヱーズルソクドループ回路のブ
ロック図である。 図において、１は基準周波数発振回路、２はフェーズフ
レケンシデテクタ、３は電圧制御発振器（Ｖ ＣＯ）
、３１．３３ ハ可変容量ダ４；Ｆ−ド（ＶＣＤ）、３
２は増幅器、４はミキサ回路、５は局部発振器、６は制
御回路、７はスイッチ、Ｒ１−Ｒ３は抵抗、Ｌはコイル
をそれぞれ示している。 第１図 第２図
施例のＶＣＯの動作を説明するたの印加電圧対発振周波
数図、第３図は従来のフヱーズルソクドループ回路のブ
ロック図である。 図において、１は基準周波数発振回路、２はフェーズフ
レケンシデテクタ、３は電圧制御発振器（Ｖ ＣＯ）
、３１．３３ ハ可変容量ダ４；Ｆ−ド（ＶＣＤ）、３
２は増幅器、４はミキサ回路、５は局部発振器、６は制
御回路、７はスイッチ、Ｒ１−Ｒ３は抵抗、Ｌはコイル
をそれぞれ示している。 第１図 第２図
Claims (1)
- 入力される直流電圧に対応した周波数を出力する電圧制
御発振器（ＶＣＯ）と、前記ＶＣＯの出力周波数と、基
準周波数とを比較し、該比較差異周波数を直流電圧に変
換するフェーズフレケンシデテクタ回路と、該フェーズ
フレケンシデテクタ回路の出力直流電圧を入力し、前記
ＶＣＯの出力周波数を所定周波数と合致するよう補正す
る補正用可変容量ダイオード（ＶＣＤ）とより構成され
たフェーズロックループ回路において、前記補正用ＶＣ
Ｄに更に前記ＶＣＯの出力周波数の帯域に対応して異な
る直流電圧を印加する回路を付加したことを特徴とする
フェーズロックループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59195211A JPS6172416A (ja) | 1984-09-17 | 1984-09-17 | フエ−ズロツクル−プ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59195211A JPS6172416A (ja) | 1984-09-17 | 1984-09-17 | フエ−ズロツクル−プ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6172416A true JPS6172416A (ja) | 1986-04-14 |
Family
ID=16337303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59195211A Pending JPS6172416A (ja) | 1984-09-17 | 1984-09-17 | フエ−ズロツクル−プ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6172416A (ja) |
-
1984
- 1984-09-17 JP JP59195211A patent/JPS6172416A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7224237B2 (en) | Modulator and correction method thereof | |
| JP2912791B2 (ja) | 高周波受信装置 | |
| US7170358B2 (en) | Voltage controlled oscillator, and PLL circuit and wireless communication apparatus using the same | |
| US20050280476A1 (en) | Filter control apparatus and filter system | |
| US4748683A (en) | Electronic tuning type FM receiver | |
| EP0357996B1 (en) | Frequency modulator utilizing frequency synthesizer | |
| US6717476B2 (en) | Modulator | |
| US7023249B1 (en) | Phase locked loop with low phase noise and fast tune time | |
| JP2842847B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| US7609123B2 (en) | Direct modulation type voltage-controlled oscillator using MOS varicap | |
| WO1994003981A1 (en) | Radio having a combined pll and afc loop and method of operating the same | |
| JPS6172416A (ja) | フエ−ズロツクル−プ回路 | |
| US7120407B2 (en) | Receiver and its tracking adjusting method | |
| US20060114071A1 (en) | Phase locked loop | |
| JPH09186587A (ja) | Ｐｌｌ回路 | |
| US7457600B2 (en) | VCO device | |
| JP3105830B2 (ja) | アンテナ整合器 | |
| US20230223944A1 (en) | Phase noise performance using multiple resonators with varying quality factors and frequencies | |
| KR100380580B1 (ko) | 에이엠밴드패스필터를이용한에프엠스테레오복조기 | |
| KR100352482B1 (ko) | 주파수특성이개선되는피엘엘집적회로 | |
| JPH07162299A (ja) | 位相ロックドループ装置、発振器及び信号処理装置 | |
| JPH0697731B2 (ja) | 電子同調式受信機 | |
| JPH0349457Y2 (ja) | ||
| JPS61189011A (ja) | 受信機のａｆｃ回路 | |
| JPH055207B2 (ja) |