JPS6170635A

JPS6170635A - 丸め制御装置

Info

Publication number: JPS6170635A
Application number: JP59191558A
Authority: JP
Inventors: Hozumi Hamada; 浜田　穂積
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-09-14
Filing date: 1984-09-14
Publication date: 1986-04-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、電子計算機内の演算装置における丸め制御装
置に関し、特に複数個の丸め処理要求に効率的に対処す
るのに好適な丸め制御装置に関するものである。

〔発明の背景〕

従来の電子計算機における丸め処理は、丸め位置の下位
指すへてを単に捨てさる（切捨て）のみのものが多い。

まれにＯ捨１人（２進の場合）、４捨５人（同１０進）
、７捨８人（同１６進）によるものもあるが、切捨てと
のいずれかを選ぶことを可能とするものはない。ところ
が、数値計算技術は複数個の丸め処理の方針を要求する
ようになった。これに対して、従来はソフトウェアによ
る解決を行っているが、必ずしもすべての要求に正しく
対応できるわけでもなく、また処理速度も低下するとい
う欠点があった。

〔発明の目的〕

本発明の目的は、このような従来の欠点を解決するため
に、複数個の丸め方針に基づく丸め処理を一元的に実行
可能な−丸め制御装置を提供することにある。

〔発明の概要〕

上記目的を達成するために１本発明によれば、電子計算
機の内部処理において要求される桁数より長い桁数のデ
ータを該要求される桁数に丸める場合において、符号ビ
ット、丸め位置を単位として上位桁を整数と考えたもの
の偶数、奇数を判定する手段、および丸め位置の下位桁
の値を２進２゛桁で表現する手段を用いることにより、
複数の丸め方針を指定して丸める処理を行うことに特徴
がある。

〔発明の実施例〕

以下、本発明の実施例を図面により説明する。

本発明の詳細な説明するに先立って、丸め処理の数学的
意味について述べる。ここでは、２進法に基づく数値表
現に限定して述べる。現実の計算機は２以外の基数によ
るものもあるが、その場合の応用については実施例の後
半において言及する。

実数値にはＯ１正の数、負の数がある。データとして表
現可能な数として、これらの外に無限大を含めることも
ある。数の表現法には、大別して２つの重要なものがあ
る。以下１表現しようとする数を、Ｘで表すことにする
。第２図は、符号と１　　　　　　絶対値による表現で
ある。１０１は符号を表す１ビツトである。通常０ある
いは正の数の場合は。

“Ｏ１１、’負の数の場合は＃　Ｉ　１１とする。１０
２は絶対値を表す。ｌｘｌの２進法に基づく表現である
。絶対値の表現方法にはいろいろある。数の表現法のも
う１つの重要なものは２の補数と呼ばれるものである。

これは固定小数点表現において、−１≦ｘ＜Ｏの数をｘ
＋２の表現によって行うことから、このように呼ばれる
。浮動小数点表現の系統の表現法の場合は、固定小数点
表現における２の補数表現によって得られるビット・バ
タンを用いて構成されるものを、２の補数による浮動小
数点表現と呼ぶ（情報処理学会論文誌・第２４巻第４号
別刷昭和５８年４月発行における浜田穂積（本発明者）
による“計算機内部における数の表現法″を参照された
い）。

ここで、以後の説明のため、ビット・バタンとしての大
、あるいは小であることを次によって定義する。比較す
る２つのビット列の長さが等しい場合のみ大、小の関係
を定義する。ビット・バタンをそのまま負でない２進整
数と解釈するとき、この整数値の大なるものをビット・
バタンとして大、小なるものをビット・バタンとして小
とする。

これに対して、そのビット・バタンを含む数値表現での
値の大なるものを数値として大、小なるものを数値とし
て小と呼ぶ。固定小数点表現の場合におけるビット・バ
タンとしての大、小と、数値としての大、小の関係を第
１０図に示す。符号と絶対値表現における符号ビットが
ｉｔ　１　＃ｌの場合、両者の大小の関係が逆転してい
ることが、丸め処理の違いとなる。

次に丸めの方針の種類とその処理（ＩＥＥＥ　Ｔｒａｎ
ｓ。

Ｃｏｍｐｕｔｅｒ　＋　Ｍａｒｃｈ　１９８１における
５ｔｅｖａｎｓｏｎによる＾Ｐｒｏｐｏｓｅｄ　５ｔａ
ｎｄａｒｄ　ｆｏｒ　Ｂｉｎａｒｙ　Ｆｌｏａｔｉｎｇ
−Ｐｏｉｎｔ　Ａｒｉｔｈｍｅｔｉｃ”参照）について
述べる。

丸めによって得られるデータのすべてのビット・バタン
は、とびとびに選ばれる有限個の実数値を正しく表すと
考えられている。表したい数Ｘがその選ばれた実数値の
一つと等しいときは、丸めの方針によらず、対応するビ
ット・バタンか丸めの結果であるとするが、そうでない
場合は、それぞれの丸めの方針にしたがって、その数か
らある方向に向って初めて出会う、ビット・バタンの正
しく表す値に対応するビット・バタンを選ぶ。

（１）ＲＰＣプラス無限大に向う。

（２）ＲＭ：マイナス無限大に向う。

（３）ＲＺ：ゼロに向う。

（４）ＲＮニブラス無限大とマイナス無限大とのそれぞ
れ１つずつのビット・バタンを選び、それらの正しく表す値とＸとの差の小なる方のものを選ぶ。もし両者の差が等しいときは、ビット・バタンの右端へも（最下位桁）が′０″であるものを選ぶ。

さて、固定小数点データを符号ビットと仮数部からなる
とする。仮数部は全データから符号ビットを除いた部分
である。固定小数点データの例を第３図に示す。１１１
は符号ビット、１１２は仮数部である。次に浮動小数点
データを符号ビット、指数部および仮数部からなるとす
る。実数値を２の指数付きの表現に基づいてビット列表
現するときの指数を表す部分を指数部とし、符号ビット
でも指数部でもない部分を仮数部とする６浮動小敬点デ
ータの例を第４図に示す。１２１は符号ビット、１２２
は指数部、１２３は仮数部である。

丸めの対象となるのは、固定小数点データも、浮動小数
点データも、いずれの場合も仮数部である。

この長さをｎビットとし、これをｍビットに丸めるもの
とする。このときｎ）ｍである。

第５図は、ｎビットの仮数部を上位のｍビット１３１と
下位のｎ−ｍビット１３２に区切ったものである。第６
図は、上位ｍビット１４１を上位のｍビット１３１と同
じビット・パタンとし、下位ｎ−ｍビット１４２をすべ
て゛０″としたものである。第７図は、上位ｍビット１
５１を上位のｍビット１３１の次に大なるビット・パタ
ンとし下位ｎ−ｍビット１５２をすべてＩＩ　□　ＩＩ
としたものとする。ここで、上位ｍビット（次の大なる
ビット・パタン）１５１が存在しない場合があり得るが
、この場合については、特別の処理を必要とする。ここ
では、上位ｍビット１５１が存在すＺものと仮定する。

そこで、第６図の上位ｍピッ１１４１を単なる切捨て″
と呼び、第７図の上イエビット１５１を“次に大なるビ
ット・パタン″と呼ぶことにする。与えられたビット・
パタンは第５図の上位ｍビット１３１とｎ−ｍビット１
３２を合せたものであり、単なる切捨てのビット・パタ
ン１４１の作り方は明白である。次に大なるビット・パ
タン１５１は、単なる切捨て１４１のビット・パタンに
′１″を加えることによって得られる。第５図を仮数と
してもつデータの値をＸ。

第６図を仮数としてもつデータの幀をｙ、第′７図を仮
数としてもつデータの値をＺとする。ｘ、ｙおよび２の
データの符号ビットと指数部は同じであるとする。また
、第５図のｎビットのビット・パタンをＸ、同様に第６
図の場合をＹ、第７図の場合をＺとする。このとき、仮
定からｎ−ｍビット（下位のビット）１３２の各ビット
はすへてか“Ｏ′″ではないからｘ、ｙ、ｚの関係は、
Ｙ＜Ｘ＜Ｚである。ｘ、ｙ、ｚの間の関係は第１０図にしたがいｙ　＜　ｘ　＜　ｚあるいはｚ　＜　ｘ　＜　ｙである
。

丸め処理は、上に述べた単なる切捨て″かあるいは次に
大なるビット・パタン″かの、いずれかを選ぶ操作とい
うことができる。従来、行われた丸め方針には先に述べ
た４つのものの他に次のものがある。

（５）０捨１人：ｎ−ｍビット（下位のビット）１３２
の最左端の１ビツトがＩＩ　Ｏ″′のときは単なる切捨て、１１１１１のときは次に大なるビット・パタンとする。

以上５つの丸め方針のそれぞれについて正の数。

負の数について、また負の数については絶対値表示と２
の補数による表示についての処理をまとめたものを第１
１図に示す。

第１１図によると、これらすべての丸め方針を実現し得
る装置を構成するためには、データの符号ビットを考慮
する必要があることがわかる。また、”　ＲＮ　”を実
現するためには上位ｍビット（単なる切捨て）１４１の
最右端のビットを考慮する必要がある。また、”　ＲＮ
”、″０捨１人１′を実現するためには一下位のビット
１４２の最左端のビットを考慮する必要がある。最後に
＋ｌ　ＲＮ　ＩＴを実現するためには下位のビット１４
２の最左端以外のビット列を考慮する必要があることが
わかる。この最後の場合は、すべて２がＯのみであるか
、１つ以上の′１″があるかの区別をするだけでよい。

以上をまとめてデータを第８図とする。１６１は符号ピ
ッ＋−Ｓである。１６２は指数部である。

固定小数点データにおいては、この部分は空として扱う
。１６３は仮数部の上位ｍ−１ビツトである。１６４は
上位ｍ−１ビツト１６３に続く１ビツトＵである。１６
５は１ビツト（ｕ）１６４に続く１ビツトｈである６　
１６６は仮数部の下位ｎ−ｍ−１ビツトｄである。１６
７は丸め位置である。

第１１図の結果を第８図に対する処理に翻訳したものを
第１２図、第１３図に示す。第１２図は符号と絶対値の
場合、第１３図は２の補数の場合である。ここではｎ　
−ｍ　−１ビツト（ｄ）１６６について、すべて０”の
ときＩＩ　ＯＩＩで、１つ以上“１”のあるとき“１″
と表す。また、単なる切捨てを″″切捨″と次に大なる
ビット・パタンを次に大″と省略して示す。これは、上
位ｍ　−１ビツト１６３．１ビツト（ｕ）１６４をまと
めたｍビットについてのものである。

これまでの説明は、丸めによって失なわれる下位ｎ−ｍ
ビットがレジスタに存在するものと仮定したが、右シフ
ト命令によって実質的に丸め処理を行う場合も同じ内容
の丸めを行うことができるこの場合は２ビツトのレジス
タを設ける。これを第９図で示す。ここで１７１は符号
ビットＳである。１７２は仮数部の上位ｍ−１ビツトで
ある。

右シフトが意味を持つのは固定小数点表現の場合である
ので、指数部はないものとする。１７３は上位ｍ−１ビ
ツト１７２に続く１ビツトＵである１　　　　　　１７
４は１ビツトのレジスタｈである。１７５は１ビツトの
レジスタｄである。１ビツトレジスタ（ｄ）１７５は前
の実施例の下位のビット（ｄ）１６６を１ビツトにまと
めたものである。シフトによって１ピツ１〜レジスタ（
ｕ）１７３．１ビツトレジスタ（ｈ）１７４．１ビツト
レジスタ（ｄ）１７５が定まって以後の丸め方は、第１
２図、第１３図と同じである。ここでは１ビツトレジス
タ（ｈ）１７５．１ビツトレジスタ　（ｄ）１７５の定
め方を述べる。

（ａ）初期設定、　ｈ　＝＝　１１０　ＴＪ　、　ｄ　
＝Ｌｉ　ＯＩＩとする。

（ｂ）１ピッ１−の右シフトごとに次のことを行う。

ｄは元のｄとｈとの論理和（ＯＲ）をとる。

ｈはＵの値で更新する。

第１２図、第１３図は２つの処理、単なる切捨て”、あ
るいは１１次に大なるビット・パタン″のいずれをとる
かを示しており、これはいわゆる真理値表と等価なもの
である。この値はｓ、ｕ。

ｈ、ｃｌによって完全に定まるため、これらの処理を得
ることは従来技術で可能である。

第７図における上位ｍビット（次の大なるビット・パタ
ン）１５１が存在しない場合とは、次に大なるビット・
パタンを得るために′１″を加える操作で溢れを生じる
ことと同じであり、これは固定小数点データでは溢れに
なる。浮動小数点データでは指数の値を′１″だけ変化
させる必要が生じることに相当している。この処理は採
用すべき数値表現形式に依存するので一般的には記述で
きないが、この場合が生じるのは特定の場合であるから
その処理は容易に実現できろ。ここで述べた。指数の値
を″１″だけ変化させて得られる新しい指数部と仮数部
の連結し・たちのを、この場合の次に大なるビット・パ
タン″と考えれば、固定小数点データと浮動小数点デー
タとで、処理を同じ図で表すことができる。

以上の結果をまとめると、第１図に示すような本発明の
一実施例を示す丸め制御装置の構成を得ることができる
。ここで、１８１は符号ビット、１８２は符号ビット１
８１に続くｍ−１ビツト、１８３はｍ−１ビツト１８２
に快く１ビツト（Ｕ）。

１８４は１ビツト１８３に続く１ピツｈ（ｈ）。

１８５はデータの残りの下位のビットである。

１８６は丸め位置、１８７はｍ−１ビツト】８２と１ビ
ツト（ｕ）１８３を連結したものを保持するｍビットの
レジスタ、１８８はｍビットレジスタ１８７の次に大な
るビット・パターンを保持するレジスタである。この１
′次に大なる″には、指数部の１″′だけの変更を受け
た場合も含むものとする。１８９は１８７がら１８８を
発生する回路である。１９０は丸め判定回路であり、入
力を符号ビット１８１．１ビツトレジスタ　（ｕ）１８
３゜１ビツトレジスタ　（ｈ）１８４．下位のビット（
ｄ）１８５の４つのビット、あるいは、ビット列とし、
第１２図、あるいは第１３図にしたがって、丸めの方針
をＣＰＵがらの制御信号線１９５で指定して、その結果
を制御信号線１９６に出力する。制御信号線１９６は単
なる切捨て′あるいは“次に大なるビット・パタン″の
いずれがの値を持ち、その値にしたがって、レジスタ１
８７あるいは１８８のデータを、選択袋ｆｆ’ｊ１９］
が退び、レジスタ１９２に転送する。レジスタ１９２は
、符号ビット１９３とその他ビット列１９４がらなり、
符号ビット１９３は符号ピッｈ　１８１と、その他のビ
ット列１９４はｍ−１ビツト１８２と】−ビット（ｕ）
１８３を連結したものと対応する。

これらの図では別のものとして表しであるが１回路とし
ては同じものを用いることもできる。

次に大なるビット・バタン″の発生は、固定小数点表現
の場合は容易である。浮動小数点表現の場合は、仮数部
の左端から繰り上がりが生じる場合にそなえて特別の論
理を必要とする。この理由は、指定部と仮数部を連続し
たビット・バタンの大小関係と数値としての大小関係が
一致しないからである。しかしながら、本発明者の特願
昭５８−１１４８２８号明細書に述べている新しい浮動
小数点表現においては、ビット・バタンとしての大小関
係と、数値としての大小関係が一致するので、固定小数
点表現の場合と同じ簡単な装置によって実現できる。

〔発明の効果〕

以上説明したように、本発明によれば、複数個の丸め方
針に基づく丸め処理を一元的に実行可能な装置が簡単な
ハードウェアで実現できるようになる。

【図面の簡単な説明】

第１図は本発明の実施例を示す丸め制御装置の構成図、
第２図は符号と絶対値による数値の表現例を示す図、第
３図は固定小数点データの例を示す図、第４図は浮動小
数点データの例を示すｐｌ。第５図は仮数部の構成と丸め位置の関係を示す図。第６図は単なる切捨てを示す図、第７図は次シこ大なる
ビット・バタンを示す図、第８図は丸め処理に関係する
ビットあるいはビット列の関係を示す図、第９図はシフ
トの処理に伴や丸め処理のためのデータ構成を示す図、
第１０図は数値としての大小の関係を示す図、第１１図
は５つの丸め方針についての処理を示す図、第１２図は
符号と絶対値方式の場合の丸め処理を示す図、第１３図
け２の補数方式の場合の丸め処理を示す図である。１０１．１１１，１２１，１６１，１８１．１！”３・
・・符号ビット、１０２・・絶対値、１１２・仮（９部
、１２２・・・指数部、１２３・・・仮数部、１．３１
・・・ｎビットからなる仮数部の上位ｍビット、１３２
・・仮数部のＴＩ−ｍビット（下位ビンｊ、）、↓４１
−・・仮鼓部の上位Ｉｎビット（単なる切捨て）、１４
２・・・仮数部のＦ位ビットがすｌ＼て０１１５１　・
仮数部の上位ｍビット（次の大なるビット・バタン）、
１６２・・指数部、１６３・・・上位ｍ−Ｌビット、１
６４・・丸め位置での単位ビット（ｕ）、Ｌ６５・・・
１ビツト（１＋）　、　　３．　Ｃ；　６・・下位ピン
ト（ｄ）。１６７　・丸め位１ｆｆ、１７２・上ｔｆｌ　ｍ　−１
ビツト。１７３−１ピッｌ−（ｕ）−Ｌ　’７４・　１ビツト（
ｈ）。１７５−下位ビット（ｄ）、Ｉ　Ｃ３２・＝：＊−’ｍ
ビット、１８３・・１ビツト（ｕ）、１８・［・ニービ
ット（ｌ′ｌ）　、　１８５　　・下位ビット（ｄ）、
１８Ｇ・・・丸め位は、１８７・・ｍビットレジスタ（
単なる切捨て）、１８８・・ｍビットレジスタ（次の大
デるビット・バタン）、１８９　・次に人なる°ピット
・パタン発生回路、１９０・・丸め判定回路、１９１・
・・選択装置、１９２・・・レジスタ、１０４・・ｍピ
ッ１−レジス第　１　図／？３　　　　　　　　／Ｙ４− 第２　図、　第５　図￥Ｉ　／θ　図ｙｎ＋＋　　阻７Ａ　ｒｚ　　図第　１３　２

Claims

【特許請求の範囲】

電子計算機の内部処理において要求される桁数より長い
桁数のデータを該要求される桁数に丸める場合において
、符号ビット、丸め位置を単位として上位桁を整数と考
えたものの偶数、奇数を判定する手段、および丸め位置
の下位桁の値を２進２桁で表現する手段を用いることに
より、複数の丸め方針を指定して丸める処理を行うこと
を特徴とする丸め制御装置。