JPS6169240A - 回線スキヤンモ−ド設定方式 - Google Patents
回線スキヤンモ−ド設定方式Info
- Publication number
- JPS6169240A JPS6169240A JP59191319A JP19131984A JPS6169240A JP S6169240 A JPS6169240 A JP S6169240A JP 59191319 A JP59191319 A JP 59191319A JP 19131984 A JP19131984 A JP 19131984A JP S6169240 A JPS6169240 A JP S6169240A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- line
- scan mode
- program
- discrimination information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は回線スキャンモード設定方式に関し、特に通信
制御装置において回線収容条件及び回線処理能力に合致
したスキャンモードを設定する方式に関する。
制御装置において回線収容条件及び回線処理能力に合致
したスキャンモードを設定する方式に関する。
従来技術
従来、回線スキャンモードの設定は、システム構成から
人手によって回線収容条件をチェックしてスキャンモー
ドを決定して制御テーブルにこれを設定するようになっ
ているので、回線の増設、伝送制御手順の変更等が生じ
ると、回線収容条件のチェックのやり直しやプログラム
のシステムゼネレーションを再度行わなければならず、
プログラム作成工数の増大、回線収容上の融通性に欠け
るという欠点がある。
人手によって回線収容条件をチェックしてスキャンモー
ドを決定して制御テーブルにこれを設定するようになっ
ているので、回線の増設、伝送制御手順の変更等が生じ
ると、回線収容条件のチェックのやり直しやプログラム
のシステムゼネレーションを再度行わなければならず、
プログラム作成工数の増大、回線収容上の融通性に欠け
るという欠点がある。
発明の目的
本発明は、通信制御装置の回線アダプタに回線の識別情
報を予め設けておき、電源投入時や上位処理部からの指
令時に回線識別情報を読取って演算し、回線スキャンモ
ードを自動設定するようにして上記欠点を解決するよう
にした回線スキャンモード設定方式を提供することを目
的としている。
報を予め設けておき、電源投入時や上位処理部からの指
令時に回線識別情報を読取って演算し、回線スキャンモ
ードを自動設定するようにして上記欠点を解決するよう
にした回線スキャンモード設定方式を提供することを目
的としている。
発明の構成
本発明による回線スキャンモード設定方式は、通信制御
装置の回線アダプタの処理要求をスキャン方式で処理す
る回線制御部における回線アダプタに回線識別情報を予
め設定する手段を設け、この回線識別情報を読取ってこ
の読取られた回線識別情報を基にして回線収容能力に合
致したスキャンモー岩を自゛動的に設定するようにした
ことを持′徴とする。
装置の回線アダプタの処理要求をスキャン方式で処理す
る回線制御部における回線アダプタに回線識別情報を予
め設定する手段を設け、この回線識別情報を読取ってこ
の読取られた回線識別情報を基にして回線収容能力に合
致したスキャンモー岩を自゛動的に設定するようにした
ことを持′徴とする。
実施例
以下に、図面を用いて本発明の詳細な説明する。
第１図及び第２図は本発明の実施例の概略ブロック図で
あり、１はプロセッサ制御部であってバッフ７メモリや
回線制御部等システム全体を制御するマイクロプロセッ
サである。２はプログラム制御テーブルであって回線と
の送受信データのバッファあるいはファームウェア等を
格納するバッファメモリである。
あり、１はプロセッサ制御部であってバッフ７メモリや
回線制御部等システム全体を制御するマイクロプロセッ
サである。２はプログラム制御テーブルであって回線と
の送受信データのバッファあるいはファームウェア等を
格納するバッファメモリである。
３はバスインタフェース及び回線アダプタを制御する回
線制御部、４−１．４−２．４−３は後−３ホす６回線
″″′３７”−８０１筐Ｕする回線７ダブタである。こ
の回線アダプタの１つの詳細が第２図に示されており、
５−１．５−２は文字の組立て分解、誤り制御１回線の
接続及びその監視等の回線とのインタエースを制１２Ｉ
ｌする回線インタフェースである。
線制御部、４−１．４−２．４−３は後−３ホす６回線
″″′３７”−８０１筐Ｕする回線７ダブタである。こ
の回線アダプタの１つの詳細が第２図に示されており、
５−１．５−２は文字の組立て分解、誤り制御１回線の
接続及びその監視等の回線とのインタエースを制１２Ｉ
ｌする回線インタフェースである。
そして、６が本発明に係る回Ｉ！ＩＩ識別情報を格納す
るための回線識別情報レジスタであり、ディンプスイッ
チ等によって任意の回線識別情報が夫々設定可能となっ
ており、回線速度や伝送制御手順等がコード化されて予
め設定格納可能な構成である。
るための回線識別情報レジスタであり、ディンプスイッ
チ等によって任意の回線識別情報が夫々設定可能となっ
ており、回線速度や伝送制御手順等がコード化されて予
め設定格納可能な構成である。
かかる構成の動作を以下に説明する。
一般に、通信制御装置では、被制御回線として高速伝送
、低速伝送、多重伝送、画象伝送等の複数種類の回線が
存在し、これ等は遠隔地にある端末群等とデータ通信を
なす場合、送信側と受信側との間で伝送制御手順（ベー
シック手順、ハイレベル手順）を予め取決めておく必要
があり、この伝送制御手順はデータ伝送、回線の構成及
びシステム等が要求する性能等によって種々相違して通
信処理が増大かつ複雑化してくることとなる。そのため
に、システムに柔軟に対応できるようにシステム全体の
処理能力を考慮して決定されている第３図に示した如き
スキャンモードを選択して設定する必要が生じるのであ
る。
、低速伝送、多重伝送、画象伝送等の複数種類の回線が
存在し、これ等は遠隔地にある端末群等とデータ通信を
なす場合、送信側と受信側との間で伝送制御手順（ベー
シック手順、ハイレベル手順）を予め取決めておく必要
があり、この伝送制御手順はデータ伝送、回線の構成及
びシステム等が要求する性能等によって種々相違して通
信処理が増大かつ複雑化してくることとなる。そのため
に、システムに柔軟に対応できるようにシステム全体の
処理能力を考慮して決定されている第３図に示した如き
スキャンモードを選択して設定する必要が生じるのであ
る。
そこで、本発明では、回線アダプタ４−１〜４−３の各
レジスタに予め各回線に合致した回線識別情報を設定し
ておくのである。この回線識別情報を読取って最適スキ
ャンモードを設定していくのであるが、プログラム制御
型の制御ｌ装置では、制御部にプログラムローディング
処理を上位処理装置と連携して実行するローディングの
ためのブートストラッププログラムと初期化をなすプロ
グラムとをバッファメモリ２にロードして実行すること
によって、被制御回線毎に設定されているコード化され
た回線速度あるいは伝送制御手順をレジスタ６から読取
る。この読取りは、バッファメモリ２にロードされてい
る第４図に示したプログラム（フロー）に従ってマイク
ロプロセッサ１を動作させて行うのであ乞。
レジスタに予め各回線に合致した回線識別情報を設定し
ておくのである。この回線識別情報を読取って最適スキ
ャンモードを設定していくのであるが、プログラム制御
型の制御ｌ装置では、制御部にプログラムローディング
処理を上位処理装置と連携して実行するローディングの
ためのブートストラッププログラムと初期化をなすプロ
グラムとをバッファメモリ２にロードして実行すること
によって、被制御回線毎に設定されているコード化され
た回線速度あるいは伝送制御手順をレジスタ６から読取
る。この読取りは、バッファメモリ２にロードされてい
る第４図に示したプログラム（フロー）に従ってマイク
ロプロセッサ１を動作させて行うのであ乞。
こうして読取られた回線識別情報である全回線の回線速
度や制御手順をシステムで定められているハードの回線
収容条件（第３図）あるいはファームウェアから制御さ
れる回線収容条件にこれ等が違反していないかどうかを
マイクロプロセッサ１にて演算チェックしてバッファメ
モリ２の制御テーブルに最適のスキャンモードを設定し
て記憶するのである。
度や制御手順をシステムで定められているハードの回線
収容条件（第３図）あるいはファームウェアから制御さ
れる回線収容条件にこれ等が違反していないかどうかを
マイクロプロセッサ１にて演算チェックしてバッファメ
モリ２の制御テーブルに最適のスキャンモードを設定し
て記憶するのである。
発明の効果
本発明によれば、回線アダプタに回ｍ識別情報を設定し
ておきこれを演算処理してシステムに合致した条件と照
合して回線スキャンモードを自動的に設定することによ
り、プログラム作成工歌の削減による経済性及び回線収
容上の融通性の向上を図るという効果がある。
ておきこれを演算処理してシステムに合致した条件と照
合して回線スキャンモードを自動的に設定することによ
り、プログラム作成工歌の削減による経済性及び回線収
容上の融通性の向上を図るという効果がある。
第１図及び第２図は本発明の実施例の概略ブロック図、
第３図はハードウェアで規定される回線収容条件の一例
を示す図、第４図は本発明の実施例の動作のフローチャ
ートである。 主要部分の符号の説明 １・・・・・・マイクロプロセッサ ２・・・・・・バッファメモリ ３・・・・・・回線制御部 ４−１〜４−３・・・・・・回線アダプタ５−１．５−
２・・・・・・回線インタフェース６・・・・・・回線
識別情報レジスタ 出順人 日本電気株式会社
第３図はハードウェアで規定される回線収容条件の一例
を示す図、第４図は本発明の実施例の動作のフローチャ
ートである。 主要部分の符号の説明 １・・・・・・マイクロプロセッサ ２・・・・・・バッファメモリ ３・・・・・・回線制御部 ４−１〜４−３・・・・・・回線アダプタ５−１．５−
２・・・・・・回線インタフェース６・・・・・・回線
識別情報レジスタ 出順人 日本電気株式会社
Claims (1)
- 通信制御装置の回線アダプタの処理要求をスキャン方式
で処理する回線制御部における回線アダプタに回線識別
情報を予め設定する手段を設け、この回線識別情報を読
取ってこの読取られた回線識別情報を基にして回線収容
能力に合致したスキャンモードを自動的に設定するよう
にしたことを特徴とする回線スキャンモード設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59191319A JPS6169240A (ja) | 1984-09-12 | 1984-09-12 | 回線スキヤンモ−ド設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59191319A JPS6169240A (ja) | 1984-09-12 | 1984-09-12 | 回線スキヤンモ−ド設定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6169240A true JPS6169240A (ja) | 1986-04-09 |
Family
ID=16272573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59191319A Pending JPS6169240A (ja) | 1984-09-12 | 1984-09-12 | 回線スキヤンモ−ド設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6169240A (ja) |
-
1984
- 1984-09-12 JP JP59191319A patent/JPS6169240A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4942519A (en) | Coprocessor having a slave processor capable of checking address mapping | |
| JPH0764770A (ja) | 遠隔的に書込み可能なｅｐｒｏｍを有するマイクロコントローラ装置及び書込み方法 | |
| JP2503183B2 (ja) | バス・アダプタ・システム | |
| EP0684544A1 (en) | System and method for merging data from two registers | |
| EP0139254A2 (en) | Apparatus and method for direct memory to peripheral and peripheral to memory data transfer | |
| EP0104545A2 (en) | Input and output port control unit | |
| JPS6169240A (ja) | 回線スキヤンモ−ド設定方式 | |
| EP0268342A1 (en) | Coordination of processing elements in a multiprocessor computer | |
| JPH07175665A (ja) | 入出力割込制御回路 | |
| KR930001588B1 (ko) | 프로세서 제어장치 | |
| JPH069036B2 (ja) | 入出力制御装置 | |
| JPH07121021B2 (ja) | 通信制御処理装置における回線制御情報設定方式 | |
| JPS59151205A (ja) | インタフエイス装置 | |
| JP2985197B2 (ja) | データ伝送システム及びデータ伝送方法 | |
| JP2735112B2 (ja) | 数値制御装置のデータ・リード・ライト方式 | |
| JPH10312307A (ja) | コンピュータシステムに適用するエミュレータ | |
| CN114706605A (zh) | 一种Flash升级方法、装置、设备及存储介质 | |
| JPS59106060A (ja) | デ−タロギング方式 | |
| CN114265799A (zh) | 基于cpld的spi读写系统及服务器 | |
| JPS6243408Y2 (ja) | ||
| JPS59211131A (ja) | 端末装置のフアイル送受信方式 | |
| KR20000019147A (ko) | 컴퓨터의 롬 바이오스(rom bios)구동 시스템 및 그 방법 | |
| JPS62169251A (ja) | 入出力装置の制御方式 | |
| JPS6329860A (ja) | メモリカ−ド処理方法 | |
| KR20010005141A (ko) | 피.씨.아이 어댑터의 인터럽트 처리방법 |