JPS6166167A

JPS6166167A - デジタル・オシロスコープ用トリガ・ホールドオフ装置

Info

Publication number: JPS6166167A
Application number: JP60194707A
Authority: JP
Inventors: ブルース・タブリユ・ブレーヤー
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1984-09-04
Filing date: 1985-09-03
Publication date: 1986-04-04
Anticipated expiration: 2009-11-16
Also published as: JPH0692985B2; EP0174151A2; EP0174151A3; US4647862A; DE3578621D1; EP0174151B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、デジタル・オシロスコープのデータ取込み装
置の取込みのインヒビッｌ−ＣＭ止）及びイネーブル（
可能）を制御するトリガ・ホールドオフ装置に関する。

〔従来技術及びその問題点〕

デジタル・ストレージ・オシロスコープでは、入力波形
をその時間軸に沿って等しい時間間隔でサンプルし、蓄
積するためにデジタル・データに変換し、振幅対時間の
波形として画面上に表示する。即ち、入力信号をサンプ
リング・クロックに応じてサンプルし、デジタル・デー
タに変換してタイムベース制御及びアドレス発生回路の
制御により取込みメモリに蓄積する。入力信号は、更に
トリガ発生器に供給され、トリガ発生器はタイム・ベー
ス制御回路に供給するトリガ信号を発生する。タイム・
ベース制御回路は、マイクロプロセッサの制御によりト
リガ信号に応答するようにイネーブルされ、トリガ信号
を受取ると、取込みメモリにデータを満たす取込みサイ
クルを開始させる。

取込みサイクルの終了後、取込み波形は、マイクロプロ
セッサの制御により表示メモリに転送される。その際、
マイクロプロセッサは、一旦、取込みメモリからデータ
を受取り、適当に処理して、補間、シック補正又は他の
波形補正を行うためのデータを作成できる。この様な処
理が完了した後、マイクロプロセッサはタイＪいベース
制御回路を再びイネーブルし、タイムベース制御回路が
トリガ発生器からの他のトリガに応答するようにする。

しかし、マイクロプロセッサの処理時間は、処理の内容
及び数の如き要因により異なるので、取込めサイクルと
トリガ信号は同期せず、その結果入力信号の同一トリガ
点で始まらない場合がある。

従って、繰返し取込み及び表示すイクルを行うと、オシ
ロスコープの画面」二に表示する波形は不安定になる。

これは、特に、高速掃引の場合に顕著である。

本発明の目的は、波形の取込みを繰返し入力信号の同一
トリガ点で開始さセるデジタル・オシロスコープ用のト
リガ・ホールドオフ装置を提供することである。

本発明の他の目的は、デジタル蓄積の取込みシステムか
ら独立して自走するトリガ・ホールドオフ装置を提供す
ることである。

〔問題点を解決するための手段及び作用〕本発明のデジ
タル・オシロスコープ用トリガ・ホールドオフ装置によ
れば、入力波形の同一トリガ点で取込みサイクルが開始
し、それにより、安定した波形表示ができる。そのため
、特定のトリガ信号に応答してホールドオフ・パルスを
発生し、これをトリガ発生器に供給して、成る期間、後
続のトリガ信号がタイムベース制御回路に供給されない
ようにする。ホールドオフ・パルス幅は、可変であり、
トリガ回路が次の特定のトリガ信号以前に不要なトリガ
信号を発生しないように調整できる。また、トリガ発生
器及びホールドオフ装置は、取込み装置から独立して自
走する。その結果、トリガ及びホールドオフ・サイクル
は、可変ホールドオフ機能を有する従来（アナログ）の
オシロスコープと同様に連続的に動作する。

〔実施例〕

本発明のトリガ・ホールドオフ装置を用いたデジタル・
オシロスコープ回路のブロック図を第１図に示す。第１
図の実施例の動作は、信号間の関係を表わす第２図の波
形を参照して説明する。アナログ入力信号（ＩＮＰＵＴ
　）は、入力端子（１２）を介して前置増幅器（１４）
に供給される。前置増幅器（１４）は、好適には従来の
ゲイン切換増幅器でよく、入力信号を増幅且つ減衰して
適当なレベルにする。前置増幅器（１４）の出力信号は
、アナログ・デジタル変換器（ＡＤＣ）（１６）に供給
される。ＡＤＣ（＋６）は、タイムベース制御回路（１
日）から供給されるサンプリング・クロックにより決ま
る速度で、アナログ信号の瞬時値をｎビットのパラレル
・デジタル・データに変換する。

前置増幅器（１４）の出力信号は、更にトリガ発生器（
２０）に供給され、このトリガ発生器（２０）は、トリ
ガ・レベル・ポテンショメータ（２２）により決まる可
変基準レベルでトリガ信号（ＴＲＩＧ）を発生する。こ
のトリガ信号はタイムベース制御回路（１８）に供給さ
れ、このタイムベース制御回路（１８）は、マイクロプ
ロセッサ（２４）からの取込み開始信号（ＡＣＱ　５Ｔ
ＡＲＴ　）を受取り、イネーブルされる取込み開始信号
でイネーブルした後、トリガ信号による始動に応答して
、サンプリング・クロック信号をＡＤＣ（１６）に送る
。同時に、サンプリング・クロックはタイムベース制御
回路（１８）内のアドレス・カウンタで計数される。こ
のアドレス・カウンタは、プリトリガ又はポスト・トリ
ガ動作のいずれかを行うために、所定の数にプリセント
されるようにしてもよい。周知の様に、アドレス・カウ
ンタからのアドレス信号がバス（２８）を介して取込み
メモリ　（２６）に供給され、アドレス・カウンタによ
り指定されたアドレスに従って、取込みメモリ　（２６
）はＡＤＣ（１６）からのｎビット・デジタル・データ
をクロック同期して取込む。

アドレス・カウンタの計数値が最大アドレスに達すると
、タイムベース制御回路（１８）は、マイクロプロセッ
サ（２４）に取込み完了信号（ＡＣＱＣＯＭＩ’１ｌＥ
ＴＨ）を供給し、マイクロプロセッサ（２４）はタイム
ベース制御回路（１８）を、更にトリガ信号に応答しな
いようにディスエーブルする。次に、マイクロプロセッ
サ（２４）の制御により取込みメモリ　（２６）に取込
んだ波形データを、取込みメモリ　（２６）からハス（
２８）を介して表示メモリ　（３０）に転送する。この
際、マイクロプロセッサ（２４）は、データを読取り、
それを処理して、例えば振幅及び周波数を測定し、又は
補間データを形成してもよい。この後、マイクロプロセ
ッサ（２４）は自由に次の波形取込みを開始できる状態
となり、タイムベース制御回路（１８）に再び取込み開
始信号を供給する。蓄積データは、表示クロック及びア
ドレス・カウンタ（３２）の制御により、メモリ（３０
）から読出され、デジタル・アドレス変換器（１）ＡＣ
）　　（３４）に供給されてアナログ信号に変換されて
表示器（３６）に供給され、その垂直軸に表示される。

トリガ発生器（２０）で発生した１リガ信号（ＴＲＩＧ
＞は、トリガ・ボールドオフ回路（１０）に供給される
が、本実施例のトリガ・ホールドオフ回路（１ｏ）は、
トリガ信号の前縁に応答してホールドオフ・パルスを発
生する。ホールドオフ・パルスは、トリガ発生器（２０
）のリセット入力端子に供給され、ホールドオフ信号が
高レベル状態の間、第２図の点線で示すトリガ信号のタ
イムベース制御回路（１８）への入力を禁止する。高レ
ベル状態の時間間隔はバス（３８）を介してマイクロプ
ロセッサ（２４）によりプログラム可能であり、トリガ
発生器（２０）は、ホールドオフ・パルスの時間間隔を
調節することによりタイムベース制ｆａｌｌｌｉＪ路（
１Ｂ）に同一のトリガ・パルスを供給できる。従って、
マイクロプロセッサ（２４）の処理時間が仮え変化して
も、取込みサイクル毎に同一の点でデータ取込みを開始
する。この結果、表示器（３６）上に表示する繰返し波
形は安定する。

第３図は、トリガ・ホールドオフ信号を発生するための
回路（１０）の詳細な回路を表わす回路図である。トリ
ガ信号は、トリガ発生器（２ｏ）がらＤフリップフロッ
プ（ＦＦ）　　（４０）のクロック入力端子に供給され
る。ＤＦＦ（４０）は、好適には、市販された７４１、
Ｓ７４であり、その百及びＤ入力端子には、高レベル入
力が供給される。ＤＦＦ（４０）（７）　Ｑ　出力＆Ｉ
Ｍ　子ハ、Ｄ　Ｆ　Ｆ　（Ｄ　Ｆ　Ｆ　（４０）　ト同
様ノものでよい）　　（４２）の百人力端子に接続され
、更にＤＦＦ（４２）の百及びＤ入力端子には高レベル
入力が供給される。プログラム可能タイミング回路（４
４）ば、電流源（４６）　、　　（４８）及び（５０）
と、プログラミング・スイッチ（５２）　、　　（５４
）及び（５６）と、タイミング・コンデンサ（５８）と
、タイミング・スイッチ（６０）と、比較器（６２）及
び（６４）とを含む。スイッチ（５２）　、　　（５４
）及び（５６）は、電流源（４６）　、　　（４８）　
、　　（５０）の各々及びタイミング・コンデンサ（５
８）間に接続される。

タイミング・スイッチ（６０）は、コンデンサ（５８）
の両端に接続され、ＤＦＦ（４０）の百出力によりその
開閉が制御される。コンデンサ（５８）の両端に生じる
電圧の傾斜は、プログラミング・スイッチ（５２）　、
　　（５４）及び（５６）により可変できる。これらの
スイッチとコンデンサ（５８）の接続点は、比較器（６
２）及び（６４）の反転入力端子に共通に接続される。

比較器（６２）及び（６４）の非反転入力端子には、夫
々可変基準レベル及び接地電位が供給され、出力端子は
夫々ＤＦＦ（４０）の百人力端子及びＤＦＦ（４２）の
クロック入力端子に接続される。

第３図の回路の動作を、信号間のタイミング関係を示す
第４図を参照して説明する。ＤＦＦ（４０）のクロック
入力端子に供給されたトリガ信号により、その百出力は
低レベルになり、これによりスイッチ（６０）は開く。

電流源群からのプログラムされた電流は、直線的にコン
デンサ（５８）を充電し、傾斜電圧信号を発生する。比
較器（６４）の出力は、傾斜電圧信号により低レベルに
なり、その結果、ＤＦＦ（４２）のＱ出力、即ちホール
ドオフ信号は高レベルになる。比較器（６２）は傾斜電
圧のレベルを可変基準レベルと比較し、可変基準レベル
が傾斜信号の電圧レベルより大きい間、高レベル出力を
発生する。傾斜電圧信号がこの基準しベルに到達すると
、比較器（６２）は、ＤＦＦ（４０）の百人力端子に低
レベル・パルスを供給し、それにより、ＤＦＦ（４０）
のＱ出力は高レベルになる。

ＤＦＦ（４０）の高レベル出力は、スイッチ（６０）を
閉じ、コンデンサ（５日）を急速に放電させる。

傾斜電圧がＯＶになると、比較器（６４）の出力は高レ
ベルになり、ホールドオフ信号は低レベルになる。ホー
ルドオフ信号は、トリガ発生器（２０）に供給され、ホ
ールドオフ信号が高レベルの間、トリガ発生器（２０）
がトリガ信号を発生しないようにする。次のトリガ信号
はｒ）ＦＦ（４０）の百出力を高レベルにし、以後、上
述の動作を繰返す。

以上は、本発明の好適な実施例について行ったものであ
り、本発明を限定するものではなく、種々の変更及び変
形が可能である。例えば、タイミング回路（４４）は、
プログラム可能カウンタと、可変コンデンサ及び抵抗器
を備えたワンショット・マルチバイブレークの如き可変
クロック発生器とを用いてデジタル的に構成してもよい
。

〔発明の効果〕

本発明によれば、特定のトリガ信号のみＧこ応答してホ
ールドオフ・パルスを発生して、トリガ発生器を制御し
、特定のトリガ信号のみをタイツ・ベース制御回路に供
給するようにする。これにより、入力波形の同一トリガ
点で取込みサイクルが開始し、安定した波形表示が得ら
れる。

【図面の簡単な説明】

第１図は本発明によりトリガ・ホールドオフ回路を用い
たデジタル・オシロスコープの構成を示すブロック図、
第２図は第１図の動作を説明するための波形図、第３図
は第１図のホールドオフ回路の詳細な回路図、第４図は
第３図の回路の動作を説明するための波形図を示す。

Claims

【特許請求の範囲】入力波形の選択したレベルでトリガ信号を発生するトリ
ガ発生器と、上記入力波形をサンプルするために用いる
サンプル・クロック・パルスを発生するタイムベース制
御回路と、上記トリガ信号のうち所定のトリガ信号に応答してホー
ルドオフ・パルスを発生し、該パルスを上記トリガ発生
器に供給して所定期間、トリガ信号の発生を停止させる
ホールドオフ回路とを具え、上記トリガ発生器が上記ト
リガ信号のうち所定のトリガ信号のみを出力するように
したことを特徴とするデジタル・オシロスコープ用トリ
ガ・ホールドオフ装置。