JPS6166168A

JPS6166168A - トリガ・ホールドオフ装置

Info

Publication number: JPS6166168A
Application number: JP19470685A
Authority: JP
Inventors: ブルース・ダブリユ・ブレーヤー
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1984-09-04
Filing date: 1985-09-03
Publication date: 1986-04-04
Also published as: EP0174150B1; EP0174150A3; EP0174150A2; DE3582635D1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、オシロスコープ用トリガ・ボールド”オフ装
置、特に非繰返し信号から安定したトリガ信号を得るた
めのトリガ・ホールドオフ装置に関する。

〔従来の技術及びその問題点〕

従来のアナログ及びデジタル・オシロスコープにおいて
、入力信号は、それに同期したトリガ信号を発生するト
リガ発生器に供給される。トリガ信号は、アナログ・オ
シロスコープでは、描引顛斜信号を発生するように福引
発生器を始動さゼ、又はデジタル・オシロスコープでは
取込めメモリにデータを取込むためにタイムベース制御
回路を始動する。繰返し信号を観測するとき、：−リガ
・ホールドオフ回路は、成る期間掃引発生器又はタイム
ベース発生器への１−リガ信号の供給を停止１−シ、新
しい傾斜波の形成及び次の取込みサイクルの早すぎる開
始を防止する。この様にして、人力信号は、同一トリガ
信号に応答して安定して画面上に表示され又はメモリに
取込まれる。しかし、従来はホールドオフ期間が一定で
あるので、トリガ・ホールドオフ装置は、人力信号が止
しく繰返されるときのみ適切に働く。即ち、トリガ発生
器からのトリガ信号（以−ト“生トリガ信号”という）
が一定個数の群からなっているが、ステート・マシンの
出力の様に、群毎に各トリガ信号間の時間間隔が一定で
はないとき、掃引傾斜信号の発生又は＋１１２込めサイ
クルのタイミングは不安定である。

従って、本発明の１−１的は、一定のパターン（個数）
で繰返すが時間的にずれがある牛トリガ信号１１）゛か
ら安定したトリガ・パルスを青イ）トリガ・ボールドオ
フ装置を提供することである。

本発明の他の目的は、一定計数ループを実行するマイク
ロブ「１セソザ制御システムの様な応用において、安定
した［リガ信号をイ」−給するトリガ・ホールｌ”オフ
装置ａを提供することである。

〔問題点を解決するための手段及び作用〕本発明によれ
ば、不定の時間間隔を有するＩ・リガイｉ号群のうち所
望トリガ信号がアリログ・オシロスコープの掃引発生器
又Ｇ；Ｉ、デジタル・オシロスコープの取込み装置に送
られる。ホールドオフ回路は、Ｎ進カウンタを有し、こ
の“′Ｎ゛はマイクロプロセッサの制御によりプログラ
ムＦｊｌ能であるトリガ発４１：器からの各トリガ他呼
は、カウンタにより計数される。カウンタが、その最終
計数値に達すると、イネーブル信号がセソ１−され、次
の化トリガ信号がカウンタをリセットし、Ｉ・９５１１
１号がホールドオフ装置からデジタル・オシロスコープ
の取込み装置又は、アナログ・オシロスＸＩ　−プの掃
引発生器に送られる。

〔実施例〕

第１図は、本発明によるトリガ・ホールドオフ装置を用
いたデジタル・オシロスコープの１１１７９図を不ず。

第１図の動作を、信号間の関係を表す第２図の波形図を
参照して説明する。アナログ入力信号（ＩＮＰＵＴ　）
は、入力端子（１２）を介し゛ζ前置増幅器（１４）に
供給される。前置増幅器（１４）は、好適には従来のゲ
イン切換増幅器でよ（、人力信号を増幅１１つ減衰して
適当なレベルにする。

前置増幅器（１４）の出力信号は、アナログ・デジタル
変換器（ＡＤＣ）（１６）　に供給される。Ａ　Ｄ　Ｃ
（Ｉ６）は、タイムベース制御回路（１８）から供給さ
れるサンプリング・クロックで決まる速度で、アナログ
信号の瞬時値をｎビットのパラレル・デジタル・データ
に変換する。

増幅器（１４）の出力信号は史にトリガ発Ｌｔ器（２０
）に４ｊ、給され、ごのトリガ発什器（２０）はトリガ
・レー＼ル・ポテンショメータ（２２）により選択され
たｂ［変基準レベルで、複数の化トリガ信号（Ｉ？八へ
ｄ　ＴＲＩＧ）を発１４−する。説明の都合上、ごの生
トリガ信号は、１１−確な繰返し信号ではなく、不定の
時間間隔をイ１する一定数のトリガ（４号から成る論理
パターンであると仮定する。ごごで、入力信呼ｔｉｔ、
表ボ器で観測したい特定の現象を各パターンの間しイ１
装置に少なくとも一つ含んでいると仮定゛４る。また、
説明をｆｉ？ｉ　Ｑ！に°４゛るため、論理パターンｃ
才５１１１Ｉｌの仕トリガ信号を含むと仮定する。操作
行は、ｉ稔述するように論理パターン内のトリガ信号の
故をやめ知っておく必要がある。化トリガ信号は、Ｎ進
カウンタを含むホールドオフ同１／Ａ（１０）に供給さ
れる。Ｎは、各パターン内の化トリガ信号の数に相当し
、ハス（２６）を介したマイクロプロセッサ（２４）の
制御によりプログラムして変更１ｉＪ能である。ＩＷっ
′Ｃ１この場合、Ｎは５である。

カウンタの計数がそのＭ終計数値、］１１１ち５に１Ｉ
−Ｊ−ると、ホールドオフ回路（１０）は、マイクロプ
ロセッサ（２４）から欧込み開始信号を受取り、トリガ
信号に応答するようにイネーブルされたタイムベース制
御回路（１８）にトリガ信号を送る。同時に、次の化ト
リガ信号を肖びカウンタにロードするようにイネーブル
信号をセントする。

タイムベース制御回路（１日）は、取込み開始信号によ
りイネーブルされた後、トリガ信号に応答して、サンプ
リング・クロック信号をＡＤＣ（１６）に送る。サンプ
リング・クロックは、タイムベース制御回路（１８）内
の′？ドレス・カウンタで計数する。アドレス・カウン
タは、周知の方法でプリトリガ又はポスト・トリガ動作
のいずれかを行うために所定の数でプリセットしてもよ
い。周知の様に、アドレス・カウンタからのアドレス信
号はバス（３０）を介して取込みメモリ　（２８）に供
給され、ｎビット・デジタル・データは、アドレス・カ
ウンタが指定するアドレスに応じて、取込みメモリ　（
２８）にクロックに同期して取込まれる。

アドレス・カウンタが最大アドレス値に達すると、タイ
ムベース制御回路（１８）は、取込み完ｒイ耳号（八Ｃ
Ｑ　ＣＯＭＰＬＨＴＩりをマイクロプロセッサ（２４）
に供給し、今度はマイクロプロセッサ（２４）は、タイ
ムベース制御回路（１８）をディスエーブルして、トリ
ガ信号に応答しないようにする。取込み完ｒ信号が高論
理レベル状態の間、取込れた波形データは、マイクロプ
ロセッサ（２４）の制御によりバス（３０）を介して表
示メモリ　（３２）に転送される。この際、マイクロプ
ロセッサ（２４）は、表示データを読込み、それを処理
して、例えば、入力波形の振幅及び周波数を測定し、又
は補間データを形成してもよい。次に、マイクロプロセ
ッサ（２４）は自由に次の波形取込みを開始できる状態
となり、タイムベース制御回路（１８）に再び吹込み開
始信号を供給する。

蓄積データは、表示クロック及びアドレス・カウンタ（
３４）により表示メモリ　（３０）から読出され、デジ
タル・アナログ変換器（ＤＡＣ）（３６）に供給される
。ＤＡＣ（３６）は、蓄積デジタル・データをアナログ
信号に変換して表示器（３８）に供給する。この様にし
て、一定パターンの信号に含まれる特定の波形現象を表
示できる。

第３図は、第１図のトリガ・ホールドオフ回路（１０）
の詳細な回路図を丞ず。人力信号は、仕較器（４０）の
非反転入力端子に４Ｒ給され、比較器（４０）の反転入
力端子には、ポテンショメータ（２２）により選択され
たトリガ基準電圧が供給される。比較供給（４０）は、
化トリガ・パルスを発生するトリガ発生器として働く。

生トリガ・パルスは、Ｄフリッププロップ（ＦＦ）　　
（４２）のクロック入力端子並びにプリセット可能ダウ
ン・カウンタ（４４）及び（４６）のクロック入力端子
に供給される。ＤＦＦ（４２）、カウンタ（４４）及び
（４６）は、大カバルスの前縁に応答する。化トリガ・
パルスは、更に、オア・ゲート（４８）の一方の入力端
子に供給され、オア・ゲー１−（４８）の出力端子はＤ
ＦＦ（４２）の反転リセット入力端子（π）に接続され
る。パターンを形成するトリガ信号の所定数を表す８ビ
ツトのパラレル・データはカウント・ランチ回路（５０
）に供給される。後述する理由で、実際には、イ」（給
すべきデータは、所定数から１を引いた数である。デー
タの到達と路間時に、ストローブパルス縁をカウント・
ランチ回ＩＩ（５０）に４ｊＬ給し、データをラッチす
る。カウント・ラッチ回ＩＪ４（５０）のデータ出力を
ダウン・カウンタ（４４）及び（４６）のデータ入力端
子に４ＪＬ給する。

ダウン・カウンタ（４４）及び（４６）は、ロード命令
を受取っ゛ζデータをロードするためのロード入力端子
を有する。このロード入力端子は、共にオア・ゲート回
Ｍ８（４Ｂ）の他方の入力端子及びＤＦＦ（４２）の百
出万端子に接続される。カウンタ（４６）は、富にイネ
ーブルされており、カウンタ（４６）の計数が０に達す
ると、リップル・キャリー出力端子からキャリー信号を
送り、カウンタ（４４）をイネーブルする。同様に、カ
ウンタ（４４）は、反転回路（５２）を介してＤＦＦ（
４２）のＤ入力端子にキャリー信号を送る。

第３図の動作を次に説明する。パターンを形成するトリ
ガの所定数は第２図に不ず様に“５”であり、この数か
ら１゛だけ引いた数、即ち４”に等しい８ビツト２進デ
ータ（０００００１００）をカウント・ランチ回路（５
０）にランチする。これは、（００００００００）を含
めて、（０００００１００）までの計数が“５”である
からである。初期状態で、２進データを上位４ビツト及
び゛ト位４ビット夫々に受持つカウンタ（４４）及び（
４６）にロードする。

化トリガ信号の立上りエツジに応答して、カウンタ（４
６）は（０１００）から減少方向に計数する。６１数値
が（００００）に達すると、カウンタ（４４）は、カウ
ンタ（４６）からのキャリー信号によりイネーブルされ
る。カウンタ（４４）のプリセット値は（００００）で
あるから、カウンタ（４４）は、ＤＦＦ（４２）のＤ入
力端子に供給するキャリー信号を晶レベルにする。次の
トリガ信号の立上りエツジでは、ＤＦＦ（４２）のＱ及
び百出力は夫々商及び低レベルになる。ＤＦＦ（４２）
の百出力は、２進データを再びカウンタ（４４）及び（
４６）にロードし、化トリガ・パルスが低レベルになる
とき、オア・ゲート回路（４８）の出力を低レベルにす
る。この様に、出力パルスは５個の化トリガ毎にＤＦＦ
（４２）のＱ出力端子で発生ずる。この様な動作は、デ
ジタル蓄積の取込み装置とは独立して自走できる。Ｉ・
リガ時貞を変えるとき、例えば、隣りのη：トリガ・パ
ルスを選択するには、マイクロプロセッサで制御して、
ｌ・リガ・パターン内で計数を′１゛だけ増加又は減少
させればよい。

以トの説明は、デジタル・オシロスコープに関し゛（行
ったが、本発明のトリガ・ホールドオフ回路（Ｊ１アナ
ログ・オシロス：ｌ−プにも使用できるごとは、明らか
であろう。

〔発明の効果〕

本発明の！・リガ・ボールドオフ回路によれば、一定の
パターン（１ｌｌｌｌ数）で繰返すが、各パターン毎に
時間的に一４゛れがある＃：トリガ信号群から特定のト
リガ信号を得ることができる。

【図面の簡単な説明】

第１図は本発明によるトリガ・ホールドオフ装置を用い
たデジタル・オシロスコープを示すブロック図、第２図
は第１図の装置の動作を説明する１まための波形図、第３図は第１図のホールトオフ回路の詳
細な回路図である。図において、（１（＋）はボールドオフ回路、（２０）
はトリガ発生器である。

Claims

【特許請求の範囲】

特定パターンの繰返し入力信号又は特定パターンから成
るが時間的にずれがある入力信号が供給され、選択した
レベルで第１トリガ信号を発生するトリガ発生器と、上
記トリガ信号を計数し、上記入力信号の特定パターンに
対応するトリガ信号数毎に、第２トリガ信号を発生する
ホールドオフ回路とを具えることを特徴とするトリガ・
ホールドオフ装置。