JPH0692985B2 - デジタル・オシロスコープ用トリガ・ホールドオフ装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デジタル・オシロスコープのデータ取込み装
置の取込みのインヒビット（禁止）及びイネーブル（可
能）を制御するトリガ・ホールドオフ装置に関する。

〔従来技術及びその問題点〕

デジタル・ストレージ・オシロスコープでは、入力波形
をその時間軸に沿って等しい時間間隔でサンプルし、蓄
積するためにデジタル・データに変換し、振幅対時間の
波形として画面上に表示する。即ち、入力信号をサンプ
リング・クロックに応じてサンプルし、デジタル・デー
タに変換してタイムベース制御及びアドレス発生回路の
制御により取込みメモリに蓄積する。入力信号は、更に
トリガ発生器に供給され、トリガ発生器はタイム・ベー
ス制御回路に供給するトリガ信号を発生する。タイム・
ベース制御回路は、マイクロプロセッサの制御によりト
リガ信号に応答するようにイネーブルされ、トリガ信号
を受取ると、取込みメモリにデータを満たす取込みサイ
クルを開始させる。

取込みサイクルの終了後、取込み波形は、マイクロプロ
セッサの制御により表示メモリに転送される。その際、
マイクロプロセッサは、一旦、取込みメモリからデータ
を受取り、適当に処理して、補間，ジッタ補正又は他の
波形補正を行うためのデータを作成できる。この様な処
理が完了した後、マイクロプロセッサはタイムベース制
御回路を再びイネーブルし、タイムベース制御回路がト
リガ発生器からの他のトリガに応答するようにする。

しかし、マイクロプロセッサの処理時間は、処理の内容
及び数の如き要因により異なるので、取込みサイクルと
トリガ信号は同期せず、その結果入力信号の同一トリガ
点で始まらない場合がある。従って、繰返し取込み及び
表示サイクルを行うと、オシロスコープの画面上に表示
する波形は不安定になる。

また、アナログ・オシロスコープでは、掃引信号の掃引
期間の後のホールドオフ時間の間、トリガ回路から掃引
回路へのトリガ信号の供給を抑制してトリガ・ホールド
オフ動作を行っており、掃引速度の変更に応じてホール
ドオフ時間を調整する。この手法をデジタル・オシロス
コープに採用して、アナログ・オシロスコープの掃引期
間に相当するデータ取込み期間の後にホールドオフ時間
を設けた場合、取込み速度を変更すると、アナログ・オ
シロスコープと同様に再度ホールドオフ時間の調整が必
要となり操作が面倒であり、更に、マイクロプロセッサ
の処理時間が異なることにより、適切なホールドオフ時
間の設定が困難であることもある。

本発明の目的は、波形の取込みを繰返し入力信号の同一
トリガ点で開始させるデジタル・オシロスコープ用のト
リガ・ホールドオフ装置を提供することである。

本発明の他の目的は、デジタル蓄積の取込みシステムか
ら独立して自走するトリガ・ホールドオフ装置を提供す
ることである。

〔問題点を解決するための手段及び作用〕

本発明のデジタル・オシロスコープ用トリガ・ホールド
オフ装置によれば、入力波形の同一トリガ点で取込みサ
イクルが開始し、それにより、安定した波形表示ができ
る。そのため、特定のトリガ信号に応答してホールドオ
フ・パルスを発生し、これをトリガ発生器に供給して、
或る期間、後続のトリガ信号がタイムベース制御回路に
供給されないようにする。ホールドオフ・パルス幅は、
可変であり、トリガ回路が次の特定のトリガ信号以前に
不要なトリガ信号を発生しないように調整できる。ま
た、トリガ発生器及びホールドオフ装置は、取込み装置
から独立して自走する。その結果、トリガ及びホールド
オフ・サイクルは、可変ホールドオフ機能を有する従来
（アナログ）のオシロスコープと同様に連続的に動作す
る。

〔実施例〕

本発明のトリガ・ホールドオフ装置を用いたデジタル・
オシロスコープ回路のブロック図を第１図に示す。第１
図の実施例の動作は、信号間の関係を表わす第２図の波
形を参照して説明する。アナログ入力信号（INPUT）
は、入力端子（12）を介して前置増幅器（14）に供給さ
れる。前置増幅器（14）は、好適には従来のゲイン切換
増幅器でよく、入力信号を増幅且つ減衰して適当なレベ
ルにする。前置増幅器（14）の出力信号は、アナログ・
デジタル変換器（ADC）（16）に供給される。ADC（16）
は、タイムベース制御回路（18）から供給されるサンプ
リング・クロックにより決まる速度で、アナログ信号の
瞬時値をｎビットのパラレル・デジタル・データに変換
する。

前値増幅器（14）の出力信号は、更にトリガ発生器（2
0）に供給され、このトリガ発生器（20）は、トリガ・
レベル・ポテンショメータ（22）により決まる可変基準
レベルでトリガ信号（TRIG）を発生する。このトリガ信
号はタイムベース制御回路（18）に供給され、このタイ
ムベース制御回路（18）は、マイクロプロセッサ（24）
からの取込み開始信号（ACQ START）を受取り、イネー
ブルされる。取込み開始信号でイネーブルされた後、タ
イムベース制御回路（18）は、トリガ信号による始動に
応答して、サンプリング・クロック信号をADC（16）に
送る。同時に、サンプリング・クロックはタイムベース
制御回路（18）内のアドレス・カウンタで計数される。
周知の様に、アドレス・カウンタからのアドレス信号が
バス（28）を介して取込みメモリ（26）に供給され、ア
ドレス・カウンタにより指定されたアドレスに従って、
取込みメモリ（26）はADC（16）からのｎビット・デジ
タル・データをクロック同期して取込む。

アドレス・カウンタの計数値が最大アドレスに達する
と、タイムベース制御回路（18）は、マイクロプロセッ
サ（24）に取込み完了信号（ACQ COMPLETE）を供給し、
マイクロプロセッサ（24）はタイムベース制御回路（1
8）を、更にトリガ信号に応答しないようにディスエー
ブルする。次に、マイクロプロセッサ（24）の制御によ
り取込みメモリ（26）に取込んだ波形データを、取込み
メモリ（26）からバス（28）を介して表示メモリ（30）
に転送する。この際、マイクロプロセッサ（24）は、デ
ータを読取り、それを処理して、例えば振幅及び周波数
を測定し、又は補間データを形成してもよい。この後、
マイクロプロセッサ（24）は自由に次の波形取込みを開
始できる状態となり、タイムベース制御回路（18）に再
び取込み開始信号を供給する。蓄積データは、表示クロ
ック及びアドレス・カウンタ（32）の制御により、メモ
リ（30）から読出され、デジタル・アドレス変換器（DA
C）（34）に供給されてアナログ信号に変換されて表示
器（36）に供給され、その垂直軸に表示される。

トリガ発生器（20）で発生したトリガ信号（TRIG）は、
トリガ・ホールドオフ回路（10）に供給されるが、本実
施例のトリガ・ホールドオフ回路（10）は、トリガ信号
の前縁に応答してホールドオフ・パルスを発生する。ホ
ールドオフ・パルスは、トリガ発生器（20）のリセット
入力端子に供給され、ホールドオフ信号が高レベル状態
の間、第２図の点線で示すトリガ信号のタイムベース制
御回路（18）への入力を禁止する。高レベル状態の時間
間隔はバス（38）を介してマイクロプロセッサ（24）に
よりプログラム可能であり、トリガ発生器（20）は、ホ
ールドオフ・パルスの時間間隔を調節することによりタ
イムベース制御回路（18）に同一のトリガ・パルスを供
給できる。従って、マイクロプロセッサ（24）の処理時
間が仮え変化しても、取込みサイクル毎に同一の点でデ
ータ取込みを開始する。この結果、表示器（36）上に表
示する繰返し波形は安定する。

第３図は、トリガ・ホールドオフ信号を発生するための
回路（10）の詳細な回路を表わす回路図である。トリガ
信号は、トリガ発生器（20）からＤフリップフロップ
（FF）（40）のクロック入力端子に供給される。DFF（4
0）は、好適には、市販された74LS74であり、その及
びＤ入力端子には、高レベル入力が供給される。DFF（4
0）の出力端子は、DFF（DFF（40）と同様のものでよ
い）（42）の入力端子に接続され、更にDFF（42）の
及びＤ入力端子には高レベル入力が供給される。プロ
グラム可能タイミング回路（44）は、電流源（46），
（48）及び（50）と、プログラミング・スイッチ（5
2），（54）及び（56）と、タイミング・コンデンサ（5
8）と、タイミング・スイッチ（60）と、比較器（62）
及び（64）とを含む。スイッチ（52），（54）及び（5
6）は、電流源（46），（48），（50）の各々及びタイ
ミング・コンデンサ（58）間に接続される。

タイミング・スイッチ（60）は、コンデンサ（58）の両
端に接続され、DFF（40）の出力によりその開閉が制
御される。コンデンサ（58）の両端に生じる電圧の傾斜
は、プログラミング・スイッチ（52），（54）及び（5
6）により可変できる。これらのスイッチとコンデンサ
（58）の接続点は、比較器（62）及び（64）の反転入力
端子に共通に接続される。比較器（62）及び（64）の非
反転入力端子には、夫々可変基準レベル及び接地電位が
供給され、出力端子は夫々DFF（40）の入力端子及びD
FF（42）のクロック入力端子に接続される。

第３図の回路の動作を、信号間のタイミング関係を示す
第４図を参照して説明する。DFF（40）のクロック入力
端子に供給されたトリガ信号により、その出力は低レ
ベルになり、これによりスイッチ（60）は開く。電流源
群からのプログラムされた電流は、直線的にコンデンサ
（58）を充電し、傾斜電圧信号を発生する。比較器（6
4）の出力は、傾斜電圧信号により低レベルになり、そ
の結果、DFF（42）のＱ出力、即ちホールドオフ信号は
高レベルになる。比較器（62）は傾斜電圧のレベルを可
変基準レベルと比較し、可変基準レベルが傾斜信号の電
圧レベルより大きい間、高レベル出力を発生する。傾斜
電圧信号がこの基準レベルに到達すると、比較器（62）
は、DFF（40）の入力端子に低レベル・パルスを供給
し、それにより、DFF（40）のＱ出力は高レベルにな
る。DFF（40）の高レベル出力は、スイッチ（60）を閉
じ、コンデンサ（58）を急速に放電させる。傾斜電圧が
0Vになると、比較器（64）の出力は高レベルになり、ホ
ールドオフ信号は低レベルになる。ホールドオフ信号
は、トリガ発生器（20）に供給され、ホールドオフ信号
が高レベルの間、トリガ発生器（20）がトリガ信号を発
生しないようにする。次のトリガ信号はDFF（40）の
出力を高レベルにし、以後、上述の動作を繰返す。

以上は、本発明の好適な実施例について行ったものであ
り、本発明を限定するものではなく、種々の変更及び変
形が可能である。例えば、タイミング回路（44）は、プ
ログラム可能カウンタと、可変コンデンサ及び抵抗器を
具えたワンショット・マルチバイブレータの如き可変ク
ロック発生器とを用いてデジタル的に構成してもよい。

〔発明の効果〕

本発明では、トリガ発生器からは、入力波形及び選択し
たレベルとの特定の交差点で発生するトリガ信号のみが
入力波形の１周期中に、タイムベース制御回路に供給さ
れる。これにより、入力波形の取込みは、常に特定のト
リガ信号により制御されて安定した表示が得られ、表示
波形の取込み速度を変えて、入力波形の取込み終了点が
変化してもホールドオフを再度調整する必要がない。

【図面の簡単な説明】

第１図は本発明によりトリガ・ホールドオフ装置を用い
たデジタル・オシロスコープの構成を示すブロック図、
第２図は第１図の動作を説明するための波形図、第３図
は第１図のホールドオフ回路の詳細な回路図、第４図は
第３図の回路の動作を説明するための波形図を示す。 図において、（10）はホールド・オフ回路、（18）はタ
イムベース制御回路、（20）はトリガ発生器である。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特公 昭59−18666（ＪＰ，Ｂ１) 特公 昭45−4226（ＪＰ，Ｂ１) 英国特許出願公開2126857（ＧＢ，Ａ) 「電子科学」1980年７月号 ＰＰ．21− 23

Claims (1)

【特許請求の範囲】
1. 【請求項１】選択したレベルが供給されると共に、１周
   期に上記レベルとの複数の交差点を有する入力波形が供
   給されるトリガ発生器と、 該トリガ発生器で上記複数の交差点のうち特定の交差点
   で発生したトリガ信号に応答してホールドオフ・パルス
   を発生し、該パルスを上記トリガ発生器に供給して、所
   定期間上記交差点でのトリガ信号の発生を禁止するホー
   ルドオフ回路と、 該トリガ発生器からの上記トリガ信号に関係して、サン
   プリング・パルス毎の上記入力波形の波形データの取込
   みを制御するタイムベース制御回路とを具え、 上記入力波形の各周期毎に、上記トリガ発生器が上記特
   定の交差点で発生するトリガ信号のみを上記タイムベー
   ス制御回路に供給することを特徴とするデジタル・オシ
   ロスコープ用トリガ・ホールドオフ装置。