JPS6165590A - レジストレ−シヨン補正装置 - Google Patents
レジストレ−シヨン補正装置Info
- Publication number
- JPS6165590A JPS6165590A JP59187196A JP18719684A JPS6165590A JP S6165590 A JPS6165590 A JP S6165590A JP 59187196 A JP59187196 A JP 59187196A JP 18719684 A JP18719684 A JP 18719684A JP S6165590 A JPS6165590 A JP S6165590A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- waveform
- memory
- vertical
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color Television Image Signal Generators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明はテレビ撮像管や受像管の水平偏向と垂直偏向
量を補正する、レジストレーノヨン１ｉｌｉ正装置に関
する。
量を補正する、レジストレーノヨン１ｉｌｉ正装置に関
する。
Ｕｔ未技術
従来、３管式カラーカメラのレジストレーション補正は
、メインの（２）白波形にアナログ回路により作成した
多くの補正信号を重畳して、行っていたが、この方ｌ去
では各補正海にボリューム調整か必要であることと、各
Ｎｌｉ正が相互に影響を及ぼし合うことがら復雑なコ１
１整を必要とした。士た補１Ｆ信号がのこぎり波とパラ
ボラ波形に限られているため、細部の補正を十分ｂｉｔ
正するのは円錐てあっ発明の［＋ ｔｖＪ この発明は上述の問題を解決するためになさイまたらの
てあって、調整Ｖ＼容易でか−）正確にレジストレーシ
ョン補正を行うことかてきろ浦Ｊ５装置を１是１１にす
ることを目的とずろらのである。
、メインの（２）白波形にアナログ回路により作成した
多くの補正信号を重畳して、行っていたが、この方ｌ去
では各補正海にボリューム調整か必要であることと、各
Ｎｌｉ正が相互に影響を及ぼし合うことがら復雑なコ１
１整を必要とした。士た補１Ｆ信号がのこぎり波とパラ
ボラ波形に限られているため、細部の補正を十分ｂｉｔ
正するのは円錐てあっ発明の［＋ ｔｖＪ この発明は上述の問題を解決するためになさイまたらの
てあって、調整Ｖ＼容易でか−）正確にレジストレーシ
ョン補正を行うことかてきろ浦Ｊ５装置を１是１１にす
ることを目的とずろらのである。
発明の構成
この発明のレジストレーノヨノＮｌｔ正装置は、ノ二と
えばのこぎり波形および階段波形なとの所定関数の波形
を表わすディジタルデータを記憶している１獄数のメモ
リと、水平周期および垂直１］朋をいくつかに分割して
、各分割期間毎に上記メモリのデータを選択的に読み出
す手段と、６メモリの出力データをアナログ；１１の信
号に変換するＤ／Ａ変換手段と、Ｄ／Ａ変換手段の出力
を水コ１′偏向信号と垂直偏向信号に加勢して、各水平
偏向信号と垂直偏向信号の波形をｈ１１正するＭｉ正正
路路を備えたことを特徴とする。
えばのこぎり波形および階段波形なとの所定関数の波形
を表わすディジタルデータを記憶している１獄数のメモ
リと、水平周期および垂直１］朋をいくつかに分割して
、各分割期間毎に上記メモリのデータを選択的に読み出
す手段と、６メモリの出力データをアナログ；１１の信
号に変換するＤ／Ａ変換手段と、Ｄ／Ａ変換手段の出力
を水コ１′偏向信号と垂直偏向信号に加勢して、各水平
偏向信号と垂直偏向信号の波形をｈ１１正するＭｉ正正
路路を備えたことを特徴とする。
実抱例
以下にこの発明を一実施例について説明する。
第１図において、１は撮像管、２は垂直、水平各個向コ
イル、３は偏向のこぎり波発生回路で、端子３ａには水
平偏向のこぎり波、３ｂには垂直偏向のこぎり波を出力
する。
イル、３は偏向のこぎり波発生回路で、端子３ａには水
平偏向のこぎり波、３ｂには垂直偏向のこぎり波を出力
する。
各偏向のこぎり波は加金イつせ点４．５．６で、それぞ
れ後述のＤ／Ａ変換器から印加さ４−Ｌる？ｌｌｉ正信
号により補正されろ。
れ後述のＤ／Ａ変換器から印加さ４−Ｌる？ｌｌｉ正信
号により補正されろ。
７〜１〜７−６はそれぞれディノタルメモリでうり７−
１と７−５はＩ／４ Ｈ（Ｉ Ｈはｌ水平周Ｍ）期間に
適期傾斜で漸増するのこぎり波形を表わすデータを記憶
しており、また７−２と７−６はｌ／４Ｈ期間に適宜な
振幅の矩形波を表わすデータを記ｉ１さしている、 ７−：Ｈｊｌ／４Ｖ（ＩＶ！：ｔｌｉ７ｉ直周期）期間
ニ、Ｉ５期Ｍ１斜で漸増・）“ろのこごり波形を表イつ
４デ タを記憶しており、また７−４は１／４■期間に
適宜な振幅の矩形波を表わすデータを記憶しているっ８
−１〜８−６はメモリ７−１〜７−６のディノタル信号
をアナログ信号に変換するＤ／、＼変換器、９−１．９
−２．９−３はローパスフィルタ、１０は各メモリのア
ドレス指定回路、１１はＭｌｉ ｉＥ用データの１洗み
出しタイミング発生回路で２うり、たとえばマイクロプ
ロセッサか用いられる。
１と７−５はＩ／４ Ｈ（Ｉ Ｈはｌ水平周Ｍ）期間に
適期傾斜で漸増するのこぎり波形を表わすデータを記憶
しており、また７−２と７−６はｌ／４Ｈ期間に適宜な
振幅の矩形波を表わすデータを記ｉ１さしている、 ７−：Ｈｊｌ／４Ｖ（ＩＶ！：ｔｌｉ７ｉ直周期）期間
ニ、Ｉ５期Ｍ１斜で漸増・）“ろのこごり波形を表イつ
４デ タを記憶しており、また７−４は１／４■期間に
適宜な振幅の矩形波を表わすデータを記憶しているっ８
−１〜８−６はメモリ７−１〜７−６のディノタル信号
をアナログ信号に変換するＤ／、＼変換器、９−１．９
−２．９−３はローパスフィルタ、１０は各メモリのア
ドレス指定回路、１１はＭｌｉ ｉＥ用データの１洗み
出しタイミング発生回路で２うり、たとえばマイクロプ
ロセッサか用いられる。
次に上記構成装置の動作について説明ずろ。
以下、水平及び垂直の補正に関してそのＩ＋ｒｉ理につ
いて述べるか、ここで：まｌ！？ｉ略化のために、画面
を第３図に示すような、縦、横共に４分割した１６ブロ
ツク分割の場合を４″えろものとする。
いて述べるか、ここで：まｌ！？ｉ略化のために、画面
を第３図に示すような、縦、横共に４分割した１６ブロ
ツク分割の場合を４″えろものとする。
水平偏向波形の補正
水平期間に（Ｊメモリ７−１．７−２かアクセスされて
メモリ７−１からは第２図Ｃに示すように１／４ ［−
１１Ｍにゼロに戻る適宜傾斜ののこぎり波を示すデータ
が出力される。またメモリ７−２からは矩形波が出力さ
れる。各メモリからの出力データはＤ／Ａ変換器８−１
．８−２でアナログ信号に変換されて、加算部１２−１
で加算され、第２図のｃ＋ｄ信号に示す波形の信号を出
力する。
メモリ７−１からは第２図Ｃに示すように１／４ ［−
１１Ｍにゼロに戻る適宜傾斜ののこぎり波を示すデータ
が出力される。またメモリ７−２からは矩形波が出力さ
れる。各メモリからの出力データはＤ／Ａ変換器８−１
．８−２でアナログ信号に変換されて、加算部１２−１
で加算され、第２図のｃ＋ｄ信号に示す波形の信号を出
力する。
尚、各１７４Ｈの補正波形は第４図に示す波形のうちの
１つを選択し、メモリの所定の領域に記憶するものとす
る。ここで基準レベルの値は固定とする。さらに７−２
によりｄて示すＭ１正波形２を作成する。ｄの波形にお
いては基準レベル（スタートレベル）は垂直のブロック
毎に設定可能とし、またＸｏのレベルは垂直のブロック
毎に設定可能とし、その池のレベルは、ｌ／４Ｈの波形
の最終レベルを順次加算したレベルに設定するものとす
る。
１つを選択し、メモリの所定の領域に記憶するものとす
る。ここで基準レベルの値は固定とする。さらに７−２
によりｄて示すＭ１正波形２を作成する。ｄの波形にお
いては基準レベル（スタートレベル）は垂直のブロック
毎に設定可能とし、またＸｏのレベルは垂直のブロック
毎に設定可能とし、その池のレベルは、ｌ／４Ｈの波形
の最終レベルを順次加算したレベルに設定するものとす
る。
この補正波形で、ｄを偏向波発生回路３の端子３ａから
の偏向波形ａに重畳し、補正偏向波形ｊを作成し、この
波形をもって水平の偏向を行なう。ここてＣ１ｄのデー
タの読み出しは信号Ｃについては水平周期に同期し、ｎ
Ｔ ＝ １／４Ｍ （ｎ整数）となるクロックＴに同期
して、また信号ｄについてはｌ／４Ｈのクロックに同期
して読み出ずらのとする。ここて１１は水平周期とする
。
の偏向波形ａに重畳し、補正偏向波形ｊを作成し、この
波形をもって水平の偏向を行なう。ここてＣ１ｄのデー
タの読み出しは信号Ｃについては水平周期に同期し、ｎ
Ｔ ＝ １／４Ｍ （ｎ整数）となるクロックＴに同期
して、また信号ｄについてはｌ／４Ｈのクロックに同期
して読み出ずらのとする。ここて１１は水平周期とする
。
Ｊによって水平の偏向を行なった場合、ａて偏向を行な
った場合に対して、その偏向波形の傾ｔか急な区間にお
いては、画面上の走査においては伸びる。また、傾きか
ゆるやかな区間においては縮む現象として表われる。従
って波ｔｃの１／４１（のｈｌｉ正波形を、各々、最適
な波形に設定することにより水平方向のレジストレーシ
ョンのリニアリティ及びサイズの補正が各ブロック単位
で可能となり、また基準レベルＸ°の設定によりセノタ
リノグの１ｉ１ｉ正も可能となる。
った場合に対して、その偏向波形の傾ｔか急な区間にお
いては、画面上の走査においては伸びる。また、傾きか
ゆるやかな区間においては縮む現象として表われる。従
って波ｔｃの１／４１（のｈｌｉ正波形を、各々、最適
な波形に設定することにより水平方向のレジストレーシ
ョンのリニアリティ及びサイズの補正が各ブロック単位
で可能となり、また基準レベルＸ°の設定によりセノタ
リノグの１ｉ１ｉ正も可能となる。
次に歪みに対ずろ補正の動作を示す。第２図でて示した
補正波形は、全体として水平の分割による４ブロツクに
おいて異なるｈｌｉ正波形が設定可能である。従って仮
に第５図（ａ）に示すような水平の歪みが存在した場合
、各ブロックの水平（２）向ｈｌｉ正波形ｔを第５図（
ｉｔ）に示すように設定１゛ろことによりｈ（ｉ正でき
ろことになる。以北の動作で、各ブロックにおけるｌ／
４１−１の波形を最適波形に設定することにより水！ド
のｈｌｉ ｉｌニ：よｉ？ζ〆）れろか、実際にｈｌｉ
正を行なう場合、基本的には第２図のａｌ−ａｌ。
補正波形は、全体として水平の分割による４ブロツクに
おいて異なるｈｌｉ正波形が設定可能である。従って仮
に第５図（ａ）に示すような水平の歪みが存在した場合
、各ブロックの水平（２）向ｈｌｉ正波形ｔを第５図（
ｉｔ）に示すように設定１゛ろことによりｈ（ｉ正でき
ろことになる。以北の動作で、各ブロックにおけるｌ／
４１−１の波形を最適波形に設定することにより水！ド
のｈｌｉ ｉｌニ：よｉ？ζ〆）れろか、実際にｈｌｉ
正を行なう場合、基本的には第２図のａｌ−ａｌ。
の順序て前の補正を加味してｈｌｉ正波形を設定または
選択していくものとする。
選択していくものとする。
垂直偏向波形の補正
まずリニアリティサイズセンタリングの１ｌｌｉ正動作
について示す。メモリ７〜３．７−４’とＤ／Ａ変換器
８−３．８−４より第２図で示した水平補正波形１．２
に相等する垂直の補正波形（ｅ、Ｄを作成し、偏向波発
生回路３の端子３ｂからの垂［ａの偏向のこぎり波に加
合せ点５て重畳する。この波形をもって垂直の偏向を行
なうことにより水平の場合と同様に、その傾きによりブ
ロック毎の垂直の走査を伸縮させることかできる。従っ
てｅにおける１／４Ｖの波形を第６図（ａ）の波形より
適当なものを選んで設定することにより、垂直方向のり
ニアリティとサイズの補正か可能となる。また基準レベ
ルＹ′の設定により垂直のセンタリング補正が可能とな
る。
について示す。メモリ７〜３．７−４’とＤ／Ａ変換器
８−３．８−４より第２図で示した水平補正波形１．２
に相等する垂直の補正波形（ｅ、Ｄを作成し、偏向波発
生回路３の端子３ｂからの垂［ａの偏向のこぎり波に加
合せ点５て重畳する。この波形をもって垂直の偏向を行
なうことにより水平の場合と同様に、その傾きによりブ
ロック毎の垂直の走査を伸縮させることかできる。従っ
てｅにおける１／４Ｖの波形を第６図（ａ）の波形より
適当なものを選んで設定することにより、垂直方向のり
ニアリティとサイズの補正か可能となる。また基準レベ
ルＹ′の設定により垂直のセンタリング補正が可能とな
る。
次に垂直の歪み補正を説明する。まず、メモリ７ ５、
７−（： 、４−り第２図のτ’、 ｄｌ）’Ｚ Ｉｆ
ニｆ１１戊と同し１！；ミ理てｌ／４１１１１ｉ位で構
成されろ正直用の浦［−：波形ｇ、ｈを作成する（第８
図）、この信号ｇ、ｈを第７図によって作成した補正偏
向波形ｋに重畳し、その波形を乙って垂直の偏向を制御
することにより垂直における歪み補正が可能となる。例
えば第９図（ａ）の実線で示す偏向波形による偏向にお
いてスキューが（Ｃ）のようにずれていた場合、ｇ＋ｈ
として（ａ）点線で示すのこぎり波を作成し重畳するこ
とにより（ｃ）図点線のようにｈｌｉ正されろ。また、
画面上で第１０図（ａ）に示すように歪んでいる場合に
は、補正波形として第１Ｏ図（ｂ）の点線のようなｇ＋
ｈの補正波形を設定することにより補正される。
７−（： 、４−り第２図のτ’、 ｄｌ）’Ｚ Ｉｆ
ニｆ１１戊と同し１！；ミ理てｌ／４１１１１ｉ位で構
成されろ正直用の浦［−：波形ｇ、ｈを作成する（第８
図）、この信号ｇ、ｈを第７図によって作成した補正偏
向波形ｋに重畳し、その波形を乙って垂直の偏向を制御
することにより垂直における歪み補正が可能となる。例
えば第９図（ａ）の実線で示す偏向波形による偏向にお
いてスキューが（Ｃ）のようにずれていた場合、ｇ＋ｈ
として（ａ）点線で示すのこぎり波を作成し重畳するこ
とにより（ｃ）図点線のようにｈｌｉ正されろ。また、
画面上で第１０図（ａ）に示すように歪んでいる場合に
は、補正波形として第１Ｏ図（ｂ）の点線のようなｇ＋
ｈの補正波形を設定することにより補正される。
尚第９図（ｂ）、第１０図（Ｃ）はそれぞれ実際の垂直
の走査におきかえて示したものである。以上の動作によ
り、垂直偏向波形の補正は、補正波形ｅ。
の走査におきかえて示したものである。以上の動作によ
り、垂直偏向波形の補正は、補正波形ｅ。
ｇの各ブロックのデータを最適なものに設定することに
より達成されるが、基本的に信号ｇ、１１による補正を
行なった後、ｅＪによる補正を行うものとし、また補正
順序としてはブロックナンバ〜の小さいブロックから大
きなブロックへと補正していくらのとする。今、垂直補
正においては、ｅｊとｇ、ｈによる２系列のｈｌｉ正に
より行なう二七を４えたが、ｆ波形における基準レベル
Ｚ°を各垂直ブσツつてｌｆ意に設定することにより、
ｅ、ｆｌ系統のみてセンタリング、リニアリティ、サイ
ズの補正ら可能となる。なお２系統の場合、Ｚ゛は固定
とする。
より達成されるが、基本的に信号ｇ、１１による補正を
行なった後、ｅＪによる補正を行うものとし、また補正
順序としてはブロックナンバ〜の小さいブロックから大
きなブロックへと補正していくらのとする。今、垂直補
正においては、ｅｊとｇ、ｈによる２系列のｈｌｉ正に
より行なう二七を４えたが、ｆ波形における基準レベル
Ｚ°を各垂直ブσツつてｌｆ意に設定することにより、
ｅ、ｆｌ系統のみてセンタリング、リニアリティ、サイ
ズの補正ら可能となる。なお２系統の場合、Ｚ゛は固定
とする。
以上、画面を１６ブロソクに分割した場合を想定して説
明を行なったか実際にはさらに細かな分割が必要とする
。
明を行なったか実際にはさらに細かな分割が必要とする
。
この方法を用いた場合、補正はすべてメモリ内のデータ
の設定または選択により行なわれるため、従来のボリュ
ーム等による曳雑な補正はすべて不要となる。また、第
１図のＩＯをマイクロプロセッサによる回路て構成する
事により、スイッチのみによる補正さらにはオートＮｌ
ｉ正か実現可能となる。
の設定または選択により行なわれるため、従来のボリュ
ーム等による曳雑な補正はすべて不要となる。また、第
１図のＩＯをマイクロプロセッサによる回路て構成する
事により、スイッチのみによる補正さらにはオートＮｌ
ｉ正か実現可能となる。
発明の効果
以上詳述したように、この発明は撮像管等の偏向波形を
ディノタルメモリから読み出したデータにしたがってレ
ジストレーソヨン浦正するので補正のための可変抵抗は
不要となる。またメモリのデータの書き変えて随意の補
正を容易に、かつ正確に行なうことができる。
ディノタルメモリから読み出したデータにしたがってレ
ジストレーソヨン浦正するので補正のための可変抵抗は
不要となる。またメモリのデータの書き変えて随意の補
正を容易に、かつ正確に行なうことができる。
第１図はこの発明の一実施例を示すブロック図、第２図
ないし第１Ｑ図は第１図の実施例の要部の動作を示す図
である。 ｌ−撮像管、２〜偏向コイル、３〜偏向波発生回路、７
−１〜７−６−・メモリ、８−１〜８−６・・Ｄ／Ａ変
換器。 特許出願人 ノヤープ株式会社 代 理 人 弁理士 青白 葆 外２名塚
瞥 鯛
ないし第１Ｑ図は第１図の実施例の要部の動作を示す図
である。 ｌ−撮像管、２〜偏向コイル、３〜偏向波発生回路、７
−１〜７−６−・メモリ、８−１〜８−６・・Ｄ／Ａ変
換器。 特許出願人 ノヤープ株式会社 代 理 人 弁理士 青白 葆 外２名塚
瞥 鯛
Claims (1)
- （１）所定関数の波形を表わすディジタルデータを記憶
している複数のメモリと、水平周期および垂直周期をい
くつかに分割して、各分割期間毎に上記メモリのデータ
を選択的に読み出す手段と、各メモリの出力データをア
ナログ量の信号に変換するＤ／Ａ変換手段と、Ｄ／Ａ変
換手段の出力を水平偏向信号と垂直偏向信号に加算して
、各水平偏向信号と垂直偏向信号の波形を補正する補正
回路とを備えたことを特徴とするレジストレーション補
正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59187196A JPS6165590A (ja) | 1984-09-05 | 1984-09-05 | レジストレ−シヨン補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59187196A JPS6165590A (ja) | 1984-09-05 | 1984-09-05 | レジストレ−シヨン補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6165590A true JPS6165590A (ja) | 1986-04-04 |
Family
ID=16201778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59187196A Pending JPS6165590A (ja) | 1984-09-05 | 1984-09-05 | レジストレ−シヨン補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6165590A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS645281A (en) * | 1987-06-29 | 1989-01-10 | Sharp Kk | Screen position correcting device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5038452A (ja) * | 1973-08-07 | 1975-04-09 | ||
| JPS5492120A (en) * | 1977-12-29 | 1979-07-21 | Fujitsu Ltd | Correction system of crt beam focusing |
| JPS5710593A (en) * | 1980-06-20 | 1982-01-20 | Mitsubishi Electric Corp | Convergence circuit |
| JPS5711588A (en) * | 1980-06-25 | 1982-01-21 | Hitachi Denshi Ltd | Registration corrector |
| JPS5824069A (ja) * | 1981-08-03 | 1983-02-12 | 国産金属工業株式会社 | ドア錠 |
| JPS5980089A (ja) * | 1982-10-30 | 1984-05-09 | Toshiba Corp | デイジタルコンバ−ジエンス補正装置 |
-
1984
- 1984-09-05 JP JP59187196A patent/JPS6165590A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5038452A (ja) * | 1973-08-07 | 1975-04-09 | ||
| JPS5492120A (en) * | 1977-12-29 | 1979-07-21 | Fujitsu Ltd | Correction system of crt beam focusing |
| JPS5710593A (en) * | 1980-06-20 | 1982-01-20 | Mitsubishi Electric Corp | Convergence circuit |
| JPS5711588A (en) * | 1980-06-25 | 1982-01-21 | Hitachi Denshi Ltd | Registration corrector |
| JPS5824069A (ja) * | 1981-08-03 | 1983-02-12 | 国産金属工業株式会社 | ドア錠 |
| JPS5980089A (ja) * | 1982-10-30 | 1984-05-09 | Toshiba Corp | デイジタルコンバ−ジエンス補正装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS645281A (en) * | 1987-06-29 | 1989-01-10 | Sharp Kk | Screen position correcting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4354243A (en) | Two dimensional interpolation circuit for spatial and shading error corrector systems | |
| US4870329A (en) | Digital convergence circuit storing coefficients of fundamental waves of correction data | |
| JP2655650B2 (ja) | 時間軸補正装置 | |
| JPS6165590A (ja) | レジストレ−シヨン補正装置 | |
| JPS62274873A (ja) | 受像管を備えたテレビジヨン受像機用デジタル回路システム | |
| US4567521A (en) | Processor controlled digital video sync generation | |
| JP3137709B2 (ja) | デジタル回路配置 | |
| JP2880012B2 (ja) | ディジタルコンバーゼンス装置 | |
| JPH03285485A (ja) | ディジタルコンバーゼンス補正装置 | |
| JPS61193574A (ja) | 画像歪補正装置 | |
| JP2501815Y2 (ja) | ビデオ信号発生器 | |
| JP2003091270A5 (ja) | ||
| JP2644592B2 (ja) | コンバーゼンス補正装置 | |
| JP2520414B2 (ja) | デイジタルコンバ−ゼンス回路 | |
| JPS58131864A (ja) | 波形記憶発生回路 | |
| EP0573104A2 (en) | Display device including a correction circuit for correcting pictures to be displayed, and correction circuit for use in a display device | |
| JP2661343B2 (ja) | 画像特殊効果装置及び画像特殊効果装置用アドレス発生回路 | |
| JPS62291283A (ja) | デイジタルコンバ−ゼンス補正回路 | |
| JP2520607B2 (ja) | コンポジットテレビジョン信号処理装置 | |
| JP2940790B2 (ja) | 映像信号処理装置 | |
| KR0132889B1 (ko) | 비데오 칼라바 발생방법과 그 장치 | |
| SU634321A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
| JPS60237791A (ja) | コンバ−ゼンス補正装置 | |
| JPS6359067A (ja) | ピンクツシヨン歪補正回路 | |
| JPS6019384A (ja) | デイジタルコンバ−ゼンス補正装置 |