JPS6165533A - アナログ信号のデジタル処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ■技術分野 本発明はアナログ信号のデジタル処理およびデータ圧縮
に関し、特に、音声アナログ信号などのＰＣＭデータ圧
縮処理に関する。

■従来の技術 たとえば音声のデジタル処理においては、パルス符号変
調（ＰＣＭ）が知られている。最近は音声デジタル処理
が盛んになり、デルタ変調、差分子’ＣＭ　。

適応差分！’ＣＭ　（ＡＤＰＣＭ）等が用いられる。差
分ＰＣＭは。

デジタルデータのビット数を低減するために、隣リ合う
サンプリングデータの差分を摘出する。

ＡＤＰＣ旧よ、差分の大きさに従って量子化幅Δｎを遂
次変化させる。

しかしながら、音声データ処理では、単位時間当りのサ
ンプリング回数が多く、データのビット数が多いので、
長時間の音声をデジタルデータとしてＲＡＭや他の記憶
媒体に保持することが固着である。つまり、所定容量の
記憶手段に短時間の音声しか記憶できない。また、差分
処理およびその他のデータ圧縮でも、アナログ信号の変
化が大きい所では、圧縮データでも桁数が多くなり、所
定少数桁数でカットするとデータエラーが大きく。

再生データが歪む。

■目的 本発明は、アナログ信号のサンプリングおよびデジタル
圧縮変換において、圧縮エラーや再生信号の歪を低減す
ることを目的とする。

■構成 上記目的を達成するために本発明においては、アナログ
信号をサンプリグし、ｍビットのデジタルデータに変換
し、このｍビットのデジタルデータを圧縮処理し、その
結果得るデータが前記複数ｍビットよりも小さいビット
数にで表わされるものであるとこのデータをにビットで
表わしてこれを処理済データとし、ビット数Ｊ＋Ｊ≧ｋ
、で表わされないときには１ｍビットのデジタルデータ
にｔＮｍデータを付してこれらを処理済データとして、
処理済データをＲＡＭなどの記憶手段に記憶する。

■効果 これによれば、アナログ信号の変化の大きい所で、ｍビ
ットのＡ／Ｄ変換データそのものが処理済データとして
ＲＡＭに記録され、データ再生時の誤りが無くなる。の
みならず、圧縮処理では各種の演算や類推処理等で圧縮
データが少しづつ誤りを含むものになったり、ノイズに
より全くの誤りとなることが有り得るが１ｍビットのＡ
／Ｄ変換データそのものを再生したときに、そこで正確
な基準データが現われることになるので、そこでそれま
での誤りがクリアされ、データの再現性が高くなる。

データの圧縮率を高くし、所定メモリ容量への長い音声
データの記録を可能とするために、本発明の好ましい実
施例では、アナログ信号を順次にサンプリングし各サン
プリングレベルを８ビツトでなるデジタルデータに変換
し； サンプリング類で隣り合うデジタルデータの１次差分の
差分を示す２次差分データを得て、２次差分データを前
記８ビツトより少ない４ビツトでなる少数ビットデジタ
ルデータに変換する。

これによれば、たとえばアナログ信号をたとえば１バイ
ト（８ビツト）のデジタルデータに変換する場合で、所
定少数ビット数、たとえば１／２バイト（４ピツＳ）で
２次差分データが得られ、デジタルデータが、たとえば
略１／２に圧縮される。

通常の音声では、２次差分データが原Ａ／Ｄ変換データ
のビット数よりも少ない少数ビット数、たとえば１／２
のビット数で表わされる。しかし、高周波数の音声など
、アナログ信号レベル変化が大きい場合には、時として
２次差分データが所定の少数ビット数（４）を越える場
合（たとえば６ビツト以上）がある。大きく越える場合
には、前述のようにｍ　＝　８ビツトのＡ／Ｄ変換デー
タを処理済データとするが、少しの場合（５ビツトの場
合）には、データ値を所定上限（＋６）又は下限−６）
を示すものに変更する。デジタルデータ（２次差分デー
タ）をこのように所定の少数ビット数（４）で切ると、
大なり小なり再生データが歪む。

このような歪を低減するために；２次差分データが少数
ビット（４）のデジタルデータで表わし得る範囲内の所
定上、下限範１１Ｂ（＋６〜−６）を外れるときは、該
所定上、下限範囲の限界値（＋６、−６）を圧縮データ
として得て、余りを次の２次差分データの基になる１次
差分データに累算し、この累算値を基に次の２次差分デ
ータを演算する。

これによれば、アナログ信号レベルの変動がやや大きい
などで２次差分が所定範囲を外れるときには、外れた分
（余り）そこでは最終データ（２次差分データ）が正確
を欠くことになるが、余りが次に繰り越されるので、信
号レベルが所定範囲内に戻ってからそれまでの余り分が
上載せされて信号波形幅が伸びることになり、この分信
号の再現性が高くなる。

なお、以下に説明する実施例では、ｍ＝８．ｊ＝６．に
＝４である。

〔実施例〕

第１図に本発明の一実施例の構成を示す。この実施例は
、音声をアナログ信号に変換し、該アナログ信号をＡ／
Ｄ変換し、Ａ／Ｄ変換データをマイクロプロセッサ７で
データ圧縮して該プロセッサ内のＲＡＭにメモリし、再
生時には、圧縮データより原Ａ／Ｄ変換データを復号し
てＤ／Ａ変換してアナログ信号を再生し、音声を発声す
るもの・　　とじた、ボイスレコーダである。

音声は、音波／電気変換器１のマイクロホン１ａでアナ
ログ電気信号に変換され、増幅器１ｂで増幅される。

変換器１の出力アナログ信号は、ゲイン調整増幅器２で
設定されたゲインで増幅される。ゲイン調整増幅器２は
演算増幅器２ａ、可変抵抗２ｂ等で構成されている。オ
ペレータの操作で可変抵抗２ｂの設定を変更することが
できる。可変抵抗２ｂの調整で、後述するＡ／Ｄ変換に
適した振幅（振れ幅）にアナログ信号を調整し得る。増
幅器２の出力はオフセット調整器３を通して、またロー
パスフィルタ４を通してサンプルホールド回路５に印加
される。

オフセット調整器３は演算増幅器３ａ、可変抵抗器３ｂ
等で構成されており、アナログ信号のレベル調整（バイ
アス調整）を行なう。可変抵抗３ｂを調整してアナログ
信号の振動範囲を後述するＡ／Ｄ変換のレンジに調整し
得る。

サンプルホールド回路５は、スイッチング回路５ａ、レ
ベルホールド用のコンデンサ５ｂ等で構成されており、
サンプル指示信号（Ｓ／Ｈ）が所定レベルになるとその
ときの入力アナログ信号レベルをコンデンサ５ｂに保持
し、サンプル指示信号が他のレベルに変わってその次に
再度所定レベルになるまで、そのレベルを保持する。

コンデンサ５ｂの保持レベル（電圧）がＡ／Ｄコンバー
タ６に印加される。

Ａ／Ｄコンバータ６は、８ビツトパラレル出力のＡ／Ｄ
変換ＩＣ６ａとＪＫフリップフロップ６ｂで構成されて
いる。マイクロプロセッサ（以下ＣＰＵと称す）７がフ
リップフロップ６ｂのセット、リセットを制御してサン
プルホールド回路５のサンプリングおよびホールドを制
御し、かつコンバータＩＣ６ａにＡ／Ｄ変換を指示する
。

Ａ／Ｄ変換データ（８ビツト）がＣＰＵ　　７に与えら
れると、ＣＰＵ７は、２次差分演算をして圧縮データ（
通常４ビツトの２次差分データ）を作成し、順次にＲＡ
Ｍにメモリする。

ＣＰＵ　　７には、操作ボード１２より、記録（音声記
録）、再生（音声再生）、停止等の動作モード指示信号
が与えられる。記録が指示されているときには、ＣＰＵ
　　７は、略一定の時間間隔でＡ／Ｄコンバータ６にＡ
／Ｄ変換を指示し、Ａ／Ｄ変換データを得てこれを２次
差分処理して通常４ビツトの圧縮データを作成し内部Ｒ
ＡＭに順次にメモリする。

再生が指示されているときには、ＣＰＵ　　７が内部Ｒ
ＡＭにメモリしている音声圧縮データ（２次差分データ
）を先にメモリしたものから順に読み出して複合処理し
て、Ａ／Ｄ変換データに相当するデジタルデータ（８ビ
ツト）゛を再生し、これをＤ／Ａコンバータ８に与える
。

コンバータ８が再生したアナログ信号はバッファアンプ
９を通し更にローパスフィルタ１０を通して電気／音波
変換器１１に与えられ、そこで音波に変換される。

ＣＰＵ　７の内部ＲＯＭには、音声データ圧縮記録処理
、再生処理、およびその他、操作ボード１２よりのモー
ド指示信号に応答する数種のモードを実行するプログラ
ムが格納されている。

第２図に、該プログラムに基づいたＣＰＵ　　７の動作
概要を示す。ＣＰＵ　　７は、それに電源が投入される
と、初期化を実行しくステップ１：以下「ステップ」を
省略して単に数字のみをカツコ内に示す）、これを終了
すると操作ボート１２のキースイッチの状態読取を行な
う（２）。

状態読取（２）で記録が指示されていると。

ＣＰＵ　　７は、記録（４）を実行する。再生が指示さ
れていると再生（６）を実行する。停止が指示されてい
ると、そこでそれまで行なっていたモードの動作を停止
する（８）。

第３図に記録（４）動作の詳細を示す。記録に進むとＣ
ＰＵ　　７は、まず開始フラグ（記録に始めて入ったと
きにはこのフラグはなし：初期データ読込みを終了して
からセットされる）を参照しく９）、それがないと、タ
イマフラグ（サンプリング周期を定めるｄ　ｔ　＝０．
２ｍ５ｅｃのプログラムタイマがセットされていること
を示すフラグ；記録に始めて入ったときにはこのフラグ
はなし２１回タイマをセットしてからこのフラグがセッ
トされる）を参照する（１０）。

タイマフラグが無いと、Ａ／Ｄ変換をコンバータ６に指
示し、コンバータ６より８ビツトＡ／Ｄ変換データを受
ける（１１）。これにより、第１回のＡ　／　Ｄ変換と
そのデータ取込みを行なったことになる。８ビツトＡ／
Ｄ変換データを受けると、（、ＰＵ　　７は、演算用に
一時データを格納するレジスタ（ＲＡＭの一メモリ領域
）のデータをシフトして、最新のデータを格納するＭ　
ｎ　＋３レジスタに８ビツトＡ／Ｄ変換データをメモリ
する（１２）。

次に、ＣＰＵ　　７は、初期データ読込回数を示す値ｉ
　（カウントレジスタの内容）を１インクレメント（１
カウントアツプ）Ｌ（１４）、カラン１〜アツプしたｉ
値を３と比較する（１５）。ｉが３になっていないと（
３回のデータ読込を終えていないと）、ｄｔタイマ（０
，２ｍ５ｅｃプログラムタイマ）をセットしく１６）、
タイマフラグをセットしく１７）、メインルーチン（第
２図）に戻る。

メインルーチンに戻ると、繰作ボード読取（２）を実行
し、同じく記録が指示されていると、第３図の記録サブ
ルーチンに進む。この状態では、まだ開始フラグがセッ
トされていないが、タイマフラグがセットされているの
で、ステップｌＯから１８に進んでｄｔタイマがタイム
オーバしているか参照し、タイムオーバしていないとま
たメインルーチンに戻り、ステップ２−３−４＝第３図
の９−１０−１８−２−・・・と循還している。

ｄｔタイマがタイムオーバすると、Ａ／Ｄ変換をコンバ
ータ６に指示し、コンバータ６より８ビツトＡ／Ｄ変換
データを受ける（１１）。これにより、第２回のＡ／Ｄ
変換とそのデータ取込みを行なったことになる。８ビツ
トＡ／Ｄ変換データを受けると、ＣＰＵ　　７は、演算
用に一時データを格納するレジスタ（ＲＡＭの一メモリ
領域）のデータをシフトして、最新のデータを格納する
Ｍｎ＋３　レジスタに８ビツトＡ／Ｄ変換データをメモ
リする（１２）。次に、ＣＰＵ　７は、初期データ読込
回数を示す値ｌ　（カウントレジスタの内容）を１イン
クレメント（１カウントアツプ）しく１４）、カウント
アツプしたｉ値を３と比較する（１５）。ｉが３になっ
ていないと（３回のデータ読込を終えていないと）、ｄ
ｔタイマをセットしく１６）、タイマフラグをセットし
く１７）メインルーチン（第２図）に戻る。

メインルーチンに戻ると、操作ボード読取（２）を実行
し、同じく記録が指示されていると、第３図の記録のサ
ブルーチンに進む。この状態では、まだ開始フラグがセ
ットされていないが、タイマフラグがセットされている
ので、ステップ１０から１８に進んでａｔタイマがタイ
ムオーバしているか参照し、タイムオーバしていないと
またメインルーチンに戻り、ステップ２−３−４＝第３
図の９−１０−１８−２−・・・と循還している。

ｄｔタイマがタイムオーバすると、Ａ／Ｄ変換をコンバ
ータ６に指示し、コンバータ６より８ビツトＡ／Ｄ変換
データを受ける（１１）。これにより、第３回のＡ／Ｄ
変換とそのデータ取込みを行なったことになる。８ビツ
トＡ／Ｄ変換データを受けると、ＣＰＵ　　７は、演算
用に一時データを格納するレジスタ（ＲＡ　Ｍの一メモ
リ領域）のデータをシフトして、最新のデータを格納す
るＭ　ｎ　＋　ａ　レジスタに８ビツトＡ／Ｄ変換デー
タをメモリする。この状態で、Ｍｎや３〜Ｍｎレジスタ
の内容は次の通りになっている。

Ｍｎレジスタの内容・・・−一一一− Ｍｎ＋１　レジスタの内容・・・第１回Ａ／Ｄ変換デー
タＭ　ｎ　＋２レジスタの内容・・・第２回Ａ／Ｄ変換
データＭ　ｎ　＋　３　レジスタの内容・・・第３回Ａ
ＩＤ変換データ次にＣＰＵ　　７は、初期データ読込回
数を示す値ｉ　（カウントレジスタの内容）を１インク
レメント（１カウントアツプ）Ｌ（１４）、カウントア
ツプしたｉ値を３と比較する（１５）。ｉが３になって
いるので、開始フラグをセントしく１９）、ｄｔタイマ
をセットしく１６）、タイマフラグをセットしく１７）
、メインルーチン（第２図ンに戻る。

メインルーチンに戻ると、操作ボード読取（２）を実行
し、同じく記録が指示されていると、第３図の記録のサ
ブルーチンに進む。この状態では、開始フラグがセット
されているので、今度はステップ９から２０に進み、ｄ
ｔタイマがタイムオーバしているか参照し、タイムオー
バしていないとまたメインルーチンに戻り、ステップ２
−３−４＝第３ｅ１９−２０−２−・・・と循還してい
る。

ｄｔタイマがタイムオーバすると、Ａ／Ｄ変換をコンバ
ータ６に指示し、コンバータ６より８ピツ　　　゛トＡ
／Ｄ変換データを受ける（２１）。これにより、第４回
のＡ／Ｄ変換とそのデータ取込みを行なったことになる
。８ビツトＡ／Ｄ変換データを受けると、ＣＰＵ７は、
演算用に一時データを格納するレジスタ（ＲＡＭの一メ
モリ領域）のデータをシフトして、最新のデータを格納
するＭｎ＋３　レジスタに８ビツトＡ／Ｄ変換データを
メモリする。この状態で、Ｍｎゆ３〜Ｍｎレジスタの内
容は次の通りになっている。

Ｍｎレジスタの内容・・・第１回Ａ／Ｄ変換データＭｎ
、ルジスタの内容・・・第２回Ａ／Ｄ変換データＭｎや
２レジスタの内容・・・第３回Ａ／Ｄ変換データＭ　ｎ
　＋　ａ　レジスタの内容・・・第４回Ａ／Ｄ変換デー
タここでＣＰＵ　　７は、１次差分演算を行なう（２３
）。

なお、以下の説明を簡略にするために、ここで、この実
施例でのデータ圧縮処理の思想を説明する。

８ビツトＡ／Ｄ変換データ（第６ａ図）を４ビツトデー
タ（第６ｂ図）に圧縮処理するのが原則であるが、２次
差分データのビット数が符号を含めて４ビツトに収まら
ないときがあり得る。４ビツトに収まらないときにデー
タを４ビツトでカットしこれを圧縮データすると、そこ
で圧縮データの精度が悪く、再生データは原データより
歪んだものとなる。

そこで、２次差分データの有効ビット数が６以上の時に
は、第６ｃ図に示すデータ構成で原Ａ／Ｄ変換データ８
ビット（正確には平均値Ａｎ＋１）を圧縮データに変え
てＲＡＭにメモリする。５ビツトのときには、繰り越し
処理を行なう。

なお、本実施例で４ビツトで表わすデータ（第６ｂ図）
は次の通りである。

１０進数　４ビツトデータ ＋６　　０１１０ ＋５　　０１０１ ＋４　　０１００ ＋３　　００１１ ＋２　　００１０ ＋１　　　　０００１ ｏ　　　　　ｏｏｏ。

−５ｔｏｌｌ 注：＋７＝０１１１は、原データを示す指標として使用
する（第６ｃ図参照）。

次に、この実施例での１次差分演算と２次差分演算およ
び付加的な演算処理を説明する。

アナログ信号のサンプリングレベル（およびその８ビツ
トＡ／Ｄ変換データ）を第５ａ図に示すように古いもの
から、 Ｍｎ（Ｍｎレジスタの内容がこれを示す）。

Ｍｎ＋１　　（Ｍｎやルジスタの内容がこれを示す）。

Ｍｎ、２　　（Ｍｎ＋２レジスタの内容がこれを示す）
。

Ｍｎや。（Ｍｎヤ３レジスタの内容がこれを示す）とし
、第５ｂ図に示すように、隣り合うものの平均をとると
平均は、 Ａｎ＝　（Ｍｎ＋Ｍｎ＋ｔ　）／２＋ Ａｎ＋　１＝　（Ｍｎ＋１　＋Ｍｎ＋２　）／２ｔＡｎ
＋２　＝　（Ｍｎ＋２　＋Ｍｎ＋ａ　）／２となる。

次に、第５Ｃ図に示すように１次差分（原データの平均
値の１次差分）をとると、１次差分は。

Ｂｎ＝Ａｎ＋Ｉ　　Ａｎ。

＝（Ｍｎ＋２　　Ｍｎ）　／　２ Ｂｎ＋　１＝Ａｎ＋２−Ａｎ＋１ ”　（Ｍｎ＋３　Ｍｎ＋１　）／２ となる。２次差分は。

Ｃｎ＝Ｂｎ＋１−Ｂｎ　　　　−１−（１）である。こ
れを第５ｄ図に示す。この実施例では、この（１）式に
基づいて２次差分を演算する。なお、この２次差分Ｃｎ
は次のような内容であり、原データＭｎ、Ｍｎ＋１　、
Ｍｎ＋２．Ｍｎ＋３より次のように直接に求めることが
できる。

Ｃｎ＝Ｂｎ、１−Ｂｎ ”　Ａｎ　＋　２−２　Ａｎ　＋　１＋　Ａｎ”　　　
（Ｍ　ｎ　　＋　　３　　−　＼４ｎ　　＋　２　　　
　　Ｍｎ　＋　１　　＋　　７ｖ丁ｎ）　　　／　　２
・　・　・（２） 上記（１）式で２次差分Ｃｎを得るまでの演算処理と上
記（２）式で２次差分Ｃｎを得る演算処理とを比較する
と、（２）式で一気に演算する方が簡単で速い。

したがって、上記（２）式で演算してもよいが、本実施
例では、後述する繰り越し処理のために、（１）式で演
算するようにしている。

この実施例では、（１）式で２次差分を演算し、２次差
分デジタルデータの有効桁数が５ビツト以下で、しかも
４ビツトで表わしきれない場合には、余りの繰り越し処
理をし、それにおいて余りを次の演算用の１次差分の値
に累箕する。この繰り越し処理を説明する。

第５ｄ図に示す如きの２次差分（Ｃｎ）が第７図に示す
ように、３ビツト（４ビツトで圧縮データを表わすが、
１ビツトは符号データ用に使用）で表わし得る範囲一６
〜＋６の範囲を外れるとき（第７図の点線部）には、そ
のまま限界値（−６又は＋６）とすると圧縮データが、
第７図に示す−６〜＋６の範囲内外をカントしたデータ
となり、再生データに歪をもたらす。そこでこの実施例
では、−６〜＋６の範囲を外れた分を次の１次差分値に
上乗せして上乗せした値を次の２次差分計算に用いる。

これにより、２次差分値は第７図に示す斜線の外側の実
線で示されるように、−６〜＋６の範囲を外れた分、信
号幅を広げた形となる。

この広がった波形でも正確には再生データに歪をもたら
すはずであるが、単純に−６〜＋６の範囲でカットした
場合よりも再生特性が良い。

第３図に示すステップ２３〜２７．３８〜４゜および４
１〜４３は、このような繰り越し処理を行なうためのス
テップである。

再度第３図を参照する。なお、タイミングは第５ａ〜５
ｄ図を参照。

ステップ２３ａで原データＭｎ＋１とＭｎや。から今回
の１次差分Ｂｎ＋１を演算すると、ＣＰＵ　　７は、令
達の累算値ｂ　（ｂは後述するｂレジスタの内容）を１
次差分Ｂｎヤ１に加算（ｂが負であると結局減算となる
）して、加算した値を１次差分Ｂｎ＋１としく２３ｂ）
、この１次差分Ｂｎ＋１と前回の１次差分Ｂｎより２次
差分Ｃｎを計算し、２次差分Ｃｎの有効桁数を参照（２
９）ｔ、てそれが６ビツト以上であるか否がｋ従がって
、５ビツト以内であると、これを限界値と比較する（２
５゜２６）。

なお、Ｂｎは後述するＢｎレジスタにメモリしている前
回の１次差分演算値である。

さて、２次差分Ｃｎが設定範囲一６〜＋６の範囲内にあ
ると、ｂレジスタの内容をクリアしく２７）、該４ビツ
トをＲＡＭにメモリしく３Ｑ）、ＲＡＭの書込アドレス
を参照して書込領域が終了しているか否かを見る（３１
）。

書込領域が終了していると第２図の停止（８）に進む。

終了していないとｄｔタイマをセットし、メインルーチ
ン（第２図）の操作ボート読取（２）に進み、操作ボー
ドで別の指示がないと第３図の記録に戻る。

ステップ２５で２次差分Ｃｎが上限＋６を基えていると
、Ｃｎ＝＋６とし、Ｃｎより上限値６を誠テした（直を
ｂレジスタにメモリしく３８）。

Ｃｎ：”６＝’Ｂｎ−＋−１−Ｂｎ、Ｂｎ＋　１＝Ｃｎ
−Ｂｎ＝Ｂｎ＋６であるので、Ｂｎ＋ｌ　＝Ｂｎ＋６を
Ｂｎレジスタにメモリする（４０）。

そしてステップ３０に進、み、０ｎ＝６　　（４ビツト
）をＲＡＭに書込む。

ステップ２６で２次差分Ｃｎが下限−６を越えていると
、Ｃｎ＝−６とし、Ｃｎより下限値−６を減算した値を
ｂレジスタにメモリしく４１）、Ｃｎ：＝−６＝＝Ｂｎ
＋１−Ｂｎ、Ｂｎ−＋−ｔ　＝Ｃｎ−Ｂｎ＝Ｂｎ−６で
あるので、Ｂｎ４４＝Ｂｎ　　６をＢｎレジスタにメモ
リする（４３）。

そしてステップ３０に進み、Ｃｎ＝−６（４ビツト）を
ＲＡＭに書込む。

ステップ２９で、２次差分データＣｎが６桁以上であっ
たときには、ステップ２９から３４ａに進み、正確な２
次差分Ｂ　ｎ　＋　１を演算し、Ｂｎレジスタに演算値
を更新メモリし、ｂレジスタをクリアする（３４ａ）。

そして平均値Ａｎを演算しく３４ｂ）、この平均値Ａｎ
（１バイト）の先頭に、生データそのものであることを
示す・１ビツト（７を示す０１１１）を付してＲＡ　Ｍ
にメモリする（３５）。前述のように、ステップ３４ａ
で余りｂ補正を加えないで１次差分Ｂｎ＋１を演算し、
ｂレジスタ　（余りレジスタ）をクリアするのは、この
ように生データＡｎを記憶データとするので、繰り越し
処理の補正分をクリアするためである。

その後は、操作ボード読取２でストップが指示されるか
、あるいはＲＡＭの書込アドレスが最終のものになるま
で、ステップ９−２０−２−３−９、および、ステップ
９−２０−２　ｌ−２２−２３ａ−２３ｂ−２４〜３２
−２−３−９を循還する。

以上に説明した記録制御により、サンプリングデータＭ
ｎ、Ｍｎ−＋−ｔ　ｌ　Ｍｎ＋２＊　Ｍｎ−＋−ａの平
均値Ａｎ、Ａｎ＋　１＋　Ａｎ＋２に基づいた１次差分
Ｂｎ−１ｐ　Ｂｎ、Ｂｎ＋１が演算され、更に２次差分
Ｃｎが演算され、て、２次差分Ｃｎが所定範囲を大きく
外れるとき（有効桁が６桁以上）には、指標（０１１１
）を付して生データ　（Ａｎａｌバイト）がＲＡＭにメ
モリされる。２次差分Ｃｎの有効桁数が４ビツト以下で
あると、４ビツトが圧縮デーダとしてＲＡＭにメモリさ
れる。２次差分Ｃｎの有効桁数が５ビツトのときには、
Ｃｎは上、下限値（＋６．−６）に定められ、繰り越し
処理をした上で、ＲＡＭにメモリされる。

以上のように、処理結果を示すデータは概略で、生デー
タ（１バイト）の半分の４ビツトとなり、圧縮率が高い
。その分、メモリに記録し得る音声データ量が増大する
。２次差分Ｃｎが所定ビット　９より大きく外れるとき
（有効桁が６ビツト以上）には生データ（１バイト＋指
標）を記録データとするので、大きな歪が回避され、し
かも、そこで再生データの凸型が正確に定まるので、ノ
イズ耐性が高い。２次差分Ｃｎが所定ビットより少し外
れるとき（有効桁が５ビット）には繰り越し処理をする
ので、再生の歪が低減される。

次に第４図を参照して再生処理を説明する。操作ボード
１２より再生が指示されると、ＣＰＵ７は、まず開始フ
ラグ（再生に始めて入った仁きにはこのフラグはなし：
初期データ読込みを終了してからセットされる）を参照
しく４４）、それがないと、タイマフラグ（サンプリン
グ周期を定めるｄ　ｔ　＝０．２ｍ５ｅｃのプログラム
タイマがセラ１〜されていることを示すフラグ：再生に
始めて入ったときにはこのフラグはなし２１回タイマを
セットしてからこのフラグがセットされる）を参照する
（４５）。

タイマフラグが無いと、内部ＲＡＭより最初の１バイト
を読み出す（４６）。これにより、第１回のＡ／Ｄ変換
データの読み出しを行なったこと・になる。１バイト（
８ビツト）のＡ／Ｄ変換データを読み出すと、ＣＰＵ７
は、演算用に一時データを格納するレジスタ（ＲＡＭの
一メモリ領域）のデータをシフトして、最新のデータを
格納するＭｎや、レジスタに１バイトＡ／Ｄ変換データ
（読み出しデータ）をメモリする（ｌ１７）。

次に、ＣＰＵ　　７は、初期データ読込回数を示す値ｉ
　（カラン１−レジスタの内容）を１インクレメン１−
（１カウントアツプ）Ｌ　（４８）　、カラン１〜アツ
プしたｉ値を３と比較する（４９）。ｉが３になってい
ないと（３回のデータ読込を終えていないと）、ｄｔタ
イマ（０，２ｍ５ｅｃプログラムタイマ）をセットしく
５０）、タイマフラグをセントしく５１）、メインルー
チン（第２図）に戻る。

メインルーチンに戻ると、操作ボード読取（２）を実行
し、同じく再生が指示されていると、第４図の再生サブ
ルーチンに進む。この状態では、まだ開始フラグがセッ
トされていないが、タイマフラグがセラ１−されている
ので、ステップ４５から５２に進んでｄｔタイマがタイ
ムオーバしているか参照し、タイムオーバしていないと
またメインルーチンに戻り、ステップ２−３−５−６＝
巳第図の４４−４５　５２−２−・・・と循還している
。

ｄｔタイマがタイムオーバすると、ＲＡＭより次の１バ
イトを読み出す（４６）。これにより、第２回のＡ／Ｄ
変換データの読み出しを行なったことになる。１バイト
Ａ／Ｄ変換データ読み出すと。

Ｃｒ−’Ｕ７は５演算用に一時データを格納するレジス
タ（ＲＡＭの一メモリ領域）のデータをシフトして、最
新のデータを格納するＭｎ＋ａ　レジスタに１バイトＡ
／Ｄ変換データをメモリする（４７）。次に、ＣＰＵ　
　７は、初期データ読込回数を示す値ｌ　（カウントレ
ジスタの内容）を１インクレメンｈ（１カウントアツプ
）Ｌ（４８）、カラン１−アップしたｉ値を３と比較す
る（４９）。

ｉが３になっていないと（３回のテ゛−タ読込を終えて
いないと）、ｄｔタイマをセットしく５０）、タイマフ
ラグをセットしく５１）、メインルーチン（第２図）に
戻る。

メインルーチンに戻ると、操作ボード読取（２）を実行
し、同じく再生が指示されていると、第４図の再生のサ
ブルーチンに進む。この状態では、まだ開始フラグがセ
ットされていないが、タイマフラグがセットされている
ので、ステップ４５から５２に進んでｄｔタイマがタイ
１１オーバしているか参照し、タイムオーバしていない
とまたメインルーチンに戻り、ステップ２−３−５−６
＝巳第図の４４−４５−５２−２−・・・と循還してい
る。ｄｔタイマがタイムオーバすると、次の１バイトを
ＲＡＭより読出す（４６）。これにより、第３回のＡ／
Ｄ変換データをＲＡＭより読み出したことになる。１バ
イトＡ／Ｄ変換データを読み出すと、ＣＰＵ　　７は、
演算用に一時データを格納するレジスタ（ＲＡＭの一メ
モリ領域）のデータをシフトして、最新のデータを格納
するＭｎ、３レジスタに１バイトＡ／Ｄ変換データをメ
モリする。この状態で、Ｍｎ＋３〜Ｍｎレジスタの内容
は次の通りになっている。

Ｍｎレジスタの内容・・・−一一一− Ｍｎ＋ルジスタの内容・・・第１回Ａ／Ｄ変換データＭ
ｎヤ２レジスタの内容・・・第２回Ａ／Ｄ変換データＭ
ｎ＋３　レジスタの内容・・・第３回Ａ／Ｄ変換データ
次にＣＰＵ　　７は、初期データ読込回数を示す値ｉ　
（カラン（−レジスタの内容）を１インクレメント（１
カウントアツプ）Ｌ　（４８）、カウントアツプしたｉ
値を３と比較する（４９）。ｉが３になっているので、
開始フラグをセットしく５３）、ｄｔタイマをセットし
く５０）、タイマフラグをセントしく５１）、メインル
ーチン（第２図）に戻る。

メインルーチンに戻ると、操作ボード読取（２）を実行
し、同じく再生が指示されていると、第４図の再生のサ
ブルーチンに進む。この状態では、開始フラグがセラ１
−されているので、今度はステップ４４から５４に進み
、ｄｔタイマがタイムオーバしているか参照し、タイム
オーバしていないとまたメインルーチンに戻り、ステッ
プ２−３−５−６子弟４図の４４−５４−２−・・・と
循還している。ｄｔタイマがタイムオーバすると、次に
は、４ビツトをＲＡＭより読み出しく５５）、これが７
（実データを示す指標）であるか否かを見る（５６）。

該４ピントが７で示すものでないと、これは圧縮データ
であるのでこれをＣｎと置いて、Ｍｎ＋３　＝２Ｃｎ＋
Ｍｎ＋２　＋Ｍｎ＋　１＋Ｍｎ。

Ｍｎ、２　：　Ｍｎ＋ａ　レジスタの内容。

Ｍｎ＋１　二Ｍｎ＋２レジスタの内容。

Ｍｎ：Ｍｎ、、ルジスタの内容 を？寅算しく、、５７）、７を示すものであったときに
は、次の１バイトをＲＡＭより読み出してこれをＭ　ｎ
　＋　３としくｓ８）、ＣＰＵ　　７は、演算用に一時
データを格納するレジスタ（ＲＡ　Ｍの一メモリ領域）
のデータをシフ１−シて、最新のデータを格納するＭ　
ｎ　＋３　レジスタにＭ　ｎ　＋　３　をメモリする（
５９）。

次にＣＰＵ　　７は、Ｍｎレジスタのデータ（１バイト
）をＤ／Ａコンバータ８に出力セットしく６０）、ｄｔ
タイマをセットしく６’ｌ）、メインルーチン（第２図
）の操作ボード読取（２）に戻り、同じく再生が指示さ
れた状態にあると、また第４図の再生サブルーチンに戻
り、ステップ４４−５４と進み、ｄｔタイマのタイムオ
ーバを待つ。タイムオーバすると、前述と同様に、ＲＡ
Ｍより４ビツトの読出しをして、その内容（７か否か）
に従って前述のデータ再生を行なう。

なお、前述の再生フロー（第４図）では、初期データ３
バイトを読み出しをｄｔ間隔で行なうようにしているが
、−気に初期データ３バイトと次の４ビツトデータを読
み出して、データ再生演算をして再生データをＤ／Ａコ
ンバータ８に出力セットした後に、ｄｔ毎に次の４ビツ
トを読み出すようにしてもよい。

第８図に本発明のもう１つの実施例を示す。この実施例
では、ノ５−ソナルコンピュータ１００を演算処理手段
および記憶手段として用いて、音声データをまず記憶容
量が大きいＲＡＭ１０４にメモリし、必要に応じてそれ
をフロッピーディスク装置１２０のフロッピディスク、
および又は、ハードディスク装置１１已にメモリするよ
うにしたものである。パーソナルコンピュータｌＯＯに
は。

拡張インターフェイス１４およびパラレルインターフェ
イス１３を介してＡ／Ｄコンバータ６およびＤ／Ａコン
バータ８が接続されている。音波／電気変換器１からＡ
／Ｄコンバータ６までの接続および構成、なうびに、Ｄ
／Ａコンバータ８から電気／音波変換器１１までの接続
および構成は、前述の、第１図に示す実施例と同じであ
る。

この実施例では、パーソナルコンピュータ１００のＣＰ
Ｕ　１０２に前述の記録制御、再生制御を行なわせるプ
ログラムは、ＣＰＵの内部ＲＡ　Ｍに圧縮データを書込
み、それよりデータを読み出す部分を、外部ＲＡＭ　１
０４の増設部に圧縮データを書込み、またそれよりデー
タを読み出す形に改変されてフロッピーディスクに記録
されている。音声データ記録、再生にさきだって、パー
ソナルコンピュータ１００のフロッピーディスク装置１
２０に該フロッピーディスクがセットされ、そのプログ
ラムがＲＡＭ　１０４の標準部に書。

込まれる。その後に、キーボード１０１よりの指示に応
じて、該プログラムに従って音声データ記録又は再生が
実行される。ＲＡＭ　Ｌ　Ｏ４の増設部に音声データを
記憶した後は、再生指示に応じて音声を再生するのは勿
論１通常のパーソナルコンピュータの動作と同じく、Ｒ
ＡＭ　Ｉ　Ｏ４の増設部の音声データをフロッピーディ
スクに記録し得る。

また、音声データを記録したフロッピーディスクをパー
ソナルコンピュータｌＯＯにセットしてデータの読込み
をして該データをＲＡＭ　１０４．に移し、それから音
声データを再生（発声）し得る。

このように本発明のデータ処理装置は、パーソナルコン
ピュータを用いて実現できる。

上記第１の実施例（第１図）および第２の実施例（第８
図）のいずれにおいても、１回に記録し得る音声のデー
タ数（時間）は、それぞれＣＰＵ７の内部ＲＡＭのメモ
リ容量および増幅ＲＡＭ１０４のメモリ容量で定まる。

しかしベアバッファメモリを用いて、一方にデータを書
込んでいる中に、他方より読み出してフロッピーディス
クなどの第２の記録媒体に得込み、“該一方の書込みが
終ると、他方を書込にして該一方よりデータを読み出し
て第２の記録媒体に書込むことにより、ＣＰＵ１の内部
ＲＡ　Ｍや増設ＲＡＭ１０４では記録し得ない、比較的
に長時間の音声データを記録することができる。

第９図に示す実施例はこのようにするものである。この
実施例では、パラレルインターフェイス１３に２グルー
プのＲＡＭとそれらの読み書きを制御する制御素子を組
込んだバッファメモリペアユニット１２２が接続されて
いる。この実施例では、ユニット１２２がＲＡＭの読み
書きアドレスを指定し、パーソナルコンピュータ１００
が、音声データをユニット１２２に与える。一方の書込
が終了するとユニット１２２が自動的に書込ＲＡＭを他
方に切換えると共に、パーソナルコンピュータ１００に
フロッピー書込を指示し、該一方のＲＡＭのデータを転
送する。他方のＲＡＭの書込が終了すると、一方のＲＡ
Ｍを書込として他方のＲＡＭのデータをフロッピーディ
スクに記録する。このように２組のＲＡＭを交互に書込
とし。

かつ読み出しとする。このようにして、この実施例では
、フロッピーディスクの記録容量分の音声データ記録が
可能である。

【図面の簡単な説明】

第１図は、本発明の一実施例の構成を示す電気回路図、
第２図は第１図に示すマイクロプロセッサ７の制御動作
概要を示すフローチャート、第３図は音声データ記録制
御動作を示すフローチャート、第・１図は音声データ再
生制御動作を示すフローチャートである。 第５ａ図、第５ｂ図、第５Ｃ図および第５ｄ図は、第１
図に示す実施例の、それぞれ音声アナログ信号のサンプ
リングタイミング、平均値演算タイミング、１次差分演
算タイミングおよび２次差分演算タイミングを示すタイ
ムチャートであり、これらの図面で時間軸は同一として
いる。 第６ａ図は第１図に示す実施例の、Ａ／Ｄ変換データの
ビット構成を示す平面図、第６ｂ図は圧縮データのビッ
ト構成を示す平面図、第６Ｃ図は生データ記録のときの
データ構成を示す平面図である。 第７図は、第１図に示す実施例の、繰り越し処理に関す
る説明図であり、正確な２次差分データ（点線）と記録
するデータ（斜線の上側実線）との相関を示すグラフで
ある。 第８図は本発明の他の１つの実施例の構成を示すブロッ
ク図、第９図は本発明のもう１つの実施例の構成を示す
ブロック図である。 １０２：マイクロプロセッサ １０３　：リードオンリメモリ １０４：ランダムアクセスメモリ １１６　：　ＣＲＴコントローラ １１７：ハードディスクコントローラ １１８ニハードデイスク装置 １１９：フロッピーディスクコントローラ１２０：フロ
ッピーディスク装置 児５ａｆｆｌ η６ｂ面 も６０図 男７コ 双〜ｒ、ｔｔでれろ。

Claims (3)

【特許請求の範囲】
1. （１）アナログ信号を順次にサンプリングし各サンプリ
   ングレベルを複数ｍビットでなるデジタルデータに変換
   するアナログ−デジタル変換手段；前記デジタルデータ
   を圧縮処理し、その結果得るデータが前記複数ｍビット
   よりも少ないビット数ｋで表わされるものであるとこの
   データをｋビットで表わしてこれを処理済データとし、
   ｊ≧ｋとするときビット数ｊで表わされないときには、
   ｍビットのデジタルデータに指標データを付してこれら
   を処理済データとする演算処理手段；および 前記処理済データを記憶する記憶手段； を備える、アナログ信号のデジタル処理装置。
2. （２）圧縮処理は、サンプリング順で隣り合うデジタル
   データの１次差分の差分を２次差分データを得る２次差
   分処理である、前記特許請求の範囲第（１）項記載の、
   アナログ信号のデジタル処理装置。
3. （３）演算処理手段は、２次差分データがｋビットデジ
   タルデータで表わし得る範囲内の所定上、下限範囲を外
   れるときは、該所定上、下限範囲の限界値を２次差分デ
   ータとし、余りを次の２次差分データの基となる１次差
   分データに累算し、累算値を基に次の２次差分データを
   得る、前記特許請求の範囲第（２）項記載の、アナログ
   信号のデジタル処理装置。