JP7111913B1 - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP7111913B1
JP7111913B1 JP2021565802A JP2021565802A JP7111913B1 JP 7111913 B1 JP7111913 B1 JP 7111913B1 JP 2021565802 A JP2021565802 A JP 2021565802A JP 2021565802 A JP2021565802 A JP 2021565802A JP 7111913 B1 JP7111913 B1 JP 7111913B1
Authority
JP
Japan
Prior art keywords
gain
voltage
output signal
analog output
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021565802A
Other languages
English (en)
Other versions
JPWO2023007752A1 (ja
Inventor
嵩大 藤井
精吾 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Application granted granted Critical
Publication of JP7111913B1 publication Critical patent/JP7111913B1/ja
Publication of JPWO2023007752A1 publication Critical patent/JPWO2023007752A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/18Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/124Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295Clamping, i.e. adjusting the DC level of the input signal to a predetermined value

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Vehicle Body Suspensions (AREA)
  • Seal Device For Vehicle (AREA)

Abstract

A/D変換を高速かつ高い分解能で実現することができる回路装置を提供する。回路装置は、センサから出力されたアナログ出力信号のゲインを調整するゲイン調整回路と、前記アナログ出力信号のオフセット電圧を調整するオフセット調整回路と、前記アナログ出力信号をデジタル信号に変換するA/Dコンバータと、前記A/Dコンバータによって直前に変換されたデジタル信号の電圧値に基づいて、前記アナログ出力信号のゲイン及びオフセット電圧を設定する制御部と、を備える。

Description

本発明は、回路装置に関する。
アナログ-デジタル変換(以下、A/D変換)を行う回路装置は、広い測定範囲かつ高精度な測定のために、高い分解能を有するA/Dコンバータを必要とする(例えば、特許文献1参照)。特許文献1に記載の集積回路装置は、増幅回路と、増幅回路の出力信号についてのA/D変換を行うA/D変換器とを含み、増幅回路は、増幅回路が有する演算増幅器のオフセット電圧をキャンセルするスイッチドキャパシター回路により構成される。
特開2012-44347号公報
しかし、高い分解能を有するA/Dコンバータは、A/D変換に掛かる時間が長いため、所望の時間内にアナログ信号をデジタル信号に変換できない場合があった。そのため、A/D変換を高速かつ高い分解能で実現することができる回路装置が求められている。
本開示の一態様に係る回路装置は、センサから出力されたアナログ出力信号のゲインを調整するゲイン調整回路と、前記アナログ出力信号のオフセット電圧を調整するオフセット調整回路と、前記アナログ出力信号をデジタル信号に変換するA/Dコンバータと、前記A/Dコンバータによって直前に変換されたデジタル信号の電圧値に基づいて、前記アナログ出力信号のゲイン及びオフセット電圧を設定する制御部と、を備える。
本発明によれば、A/D変換を高速かつ高い分解能で実現することができる。
本実施形態に係る回路装置の構成を示すブロック図である。 第1実施形態に係る回路装置の処理を示すフローチャートである。 第1実施形態に係るアナログ出力信号をデジタル信号に変換する処理を示す図である。 第1実施形態に係るゲインの定義を示す図である。 第2実施形態に係る回路装置の処理を示すフローチャートである。 第2実施形態に係る、測定値の計算並びにゲイン及びオフセットの指令値の設定処理を示すフローチャートである。 第2実施形態に係る、デジタル信号の電圧値の変化量とゲイン及びオフセット電圧の設定との関係を示す図である。
以下、本発明の実施形態の一例について説明する。
図1は、本実施形態に係る回路装置1の構成を示すブロック図である。図1に示すように、回路装置1は、センサ11と、ゲイン調整回路12と、増幅回路13と、A/Dコンバータ14と、オフセット調整回路15と、マイクロコンピュータ16と、を備える。
センサ11は、温度センサ、圧力センサ、流量センサ等で構成され、任意の物理量を検出し、検出結果としてアナログ出力信号を出力する。
ゲイン調整回路12は、センサ11、抵抗R2、増幅回路13及びマイクロコンピュータ16と電気的に接続される。ゲイン調整回路12は、例えば、デジタルポテンショメータを含む。ゲイン調整回路12は、マイクロコンピュータ16からのゲイン調整指令に基づいて、デジタルポテンショメータにより可変抵抗R1の抵抗値を変更することによって、センサ11から出力されたアナログ出力信号のゲイン(増幅率)を調整する。なお、本実施形態において、抵抗値は、ゲインに対して一意に定まっているとする。
増幅回路13は、ゲイン調整回路12、抵抗R2、A/Dコンバータ14及びオフセット調整回路15と電気的に接続される。増幅回路13は、オフセット調整回路15によって調整されたオフセット電圧を、ゲイン調整回路12によって調整されたアナログ出力信号に加える。そして、増幅回路13は、オフセット電圧を加えたアナログ出力信号を増幅する。増幅回路13は、増幅されたアナログ出力信号をA/Dコンバータ14へ出力する。このように可変抵抗R1、抵抗R2及び増幅回路13は、反転増幅回路を構成し、可変抵抗R1及び抵抗R2の抵抗値からゲインを決定することができる。
A/Dコンバータ14は、増幅回路13及びマイクロコンピュータ16と電気的に接続される。A/Dコンバータ14は、増幅回路13によって増幅されたアナログ出力信号をデジタル信号に変換(A/D変換)する。A/Dコンバータ14は、A/D変換されたデジタル信号をマイクロコンピュータ16へ出力する。
オフセット調整回路15は、増幅回路13及びマイクロコンピュータ16と電気的に接続される。オフセット調整回路15は、例えば、D/Aコンバータ、デジタルポテンショメータ等を備える。オフセット調整回路15は、D/Aコンバータ、デジタルポテンショメータ等により分圧を調整することによって、マイクロコンピュータ16からのオフセット調整指令に基づいてアナログ出力信号のオフセット電圧を調整する。
マイクロコンピュータ16は、ゲイン調整回路12、A/Dコンバータ14及びオフセット調整回路15と電気的に接続され、各種の制御機能を実行する。また、マイクロコンピュータ16は、ゲイン調整回路12、A/Dコンバータ14及びオフセット調整回路15を制御する制御部161を備える。
制御部161は、A/Dコンバータ14によって直前に変換されたデジタル信号の電圧値に基づいて、ゲイン調整回路12におけるアナログ出力信号のゲイン及びオフセット調整回路15におけるオフセット電圧を設定する。このように本実施形態に係る回路装置1は、アナログ出力信号のゲイン及びオフセット電圧を動的に変更し、変更したアナログ出力信号をA/D変換することによって、ゲイン固定時よりも高速かつ高い分解能でA/D変換を実現することができる。
以下、第1実施形態及び第2実施形態に係る回路装置1の具体的な処理について説明する。
[第1実施形態]
図2は、第1実施形態に係る回路装置1の処理を示すフローチャートである。
ステップS1において、回路装置1は、1回目のゲイン及びオフセット電圧の調整を行う。具体的には、制御部161は、アナログ出力信号の第1ゲインGをG=1に設定するように、ゲイン調整回路12へゲイン調整指令を出力する。
更に、制御部161は、アナログ出力信号の第1オフセット電圧Voff1をVoff1=Voff_initに設定するように、オフセット調整回路15へオフセット調整指令を出力する。
ここで、ゲインGが1のとき、A/D変換における分解能は、最小となり、A/D変換における測定範囲は、最大となる。また、Voff_initは、例えば、工場出荷時に設定された値である。
そして、センサ11は、アナログ出力信号Vを出力し、ゲイン調整回路12は、ゲイン調整指令に基づいてアナログ出力信号Vの第1ゲインGを調整する。オフセット調整回路15は、オフセット調整指令に基づいて、第1オフセット電圧Voff1を調整する。
ステップS2において、回路装置1は、1回目のA/D変換を行う。
具体的には、増幅回路13は、オフセット調整回路15によって調整された第1オフセット電圧Voff1を、ゲイン調整回路12によってゲインを調整されたアナログ出力信号に加える。そして、増幅回路13は、第1オフセット電圧Voff1を加えたアナログ出力信号を増幅する。増幅回路13は、増幅されたアナログ出力信号をA/Dコンバータ14へ出力する。
A/Dコンバータ14は、増幅回路13によって増幅されたアナログ出力信号をデジタル信号に変換する。A/Dコンバータ14は、A/D変換された第1デジタル信号Vb1をマイクロコンピュータ16へ出力する。また、A/Dコンバータ14は、A/D変換においてオーバーフロー及び/又はアンダーフローの発生に関する情報をマイクロコンピュータ16へ出力してもよい。
ステップS3において、回路装置1は、1回目の計測情報を取得する。
具体的には、制御部161は、A/Dコンバータ14から出力された第1デジタル信号Vb1に基づいて、1回目の測定における第1センサ電圧Vd1を計算する。第1センサ電圧Vd1は、下記の式(1)を用いることによって計算される。
Figure 0007111913000001
ここで、Vupper_lim_max及びVlower_lim_minは、それぞれ、ゲインが最小の場合(ゲイン及びオフセット電圧が初期値の場合)の測定範囲の上限値及び下限値であり、これらの値は、事前に知ることができる値である。Vb1は、A/Dコンバータ14から得られる電圧であり、Vb1は、2進数の値である。NはVb1のビット数である。なお、式(1)の(Vb110は、Vb1の10進数の値を示す。
図3は、第1実施形態に係るアナログ出力信号をデジタル信号に変換する処理を示す図である。図3に示すように、アナログ出力信号Vは、A/Dコンバータ14によって、A/D変換され、第1センサ電圧Vd1は、A/Dコンバータ14から出力された第1デジタル信号Vb1に基づいて計算される。
図2に戻り、ステップS4において、回路装置1は、A/D変換の第2ゲインG及び第2オフセット電圧Voff2を設定する。
具体的には、制御部161は、第1センサ電圧Vd1、式(2)及び式(3)に基づいて、2回目の測定における第2ゲインG及び第2オフセットVoff2の設定値を計算する。
=2 (2)
off2=Vd1 (3)
ここで、式(2)は、1回目のA/D変換における分解能よりもKbit分解能を高くする場合のゲインの設定である。Kは事前に決定される値である。式(3)は、第2オフセット電圧Voff2を第1センサ電圧Vd1に設定する。2回目の測定では、分解能を高くした代わりに、測定範囲が狭くなる。そのため、1回目の測定で得られた第1センサ電圧Vd1付近の電圧のみが測定される。これにより、A/Dコンバータ14の本来の分解能をNbitとすると、得られる測定値の分解能は、N+Kbitとなる。
図4は、第1実施形態に係るゲインの定義を示す図である。
図4に示すように、ゲインGは、
G・(Vupper_lim-Vlower_lim)=ΔVma(=一定)
となるように、定義される。
また、図4に示すように、1回目のA/D変換において、ゲインは、G1=1に設定され、測定範囲は、A/Dコンバータ14の最大測定可能範囲(フルレンジ)となる。そして、2回目のA/D変換において、ゲインは、式(2)においてK=1の場合、G2=2に設定され、分解能は、1回目のA/D変換における分解能よりも高くなり、測定範囲は、1回目のA/D変換における測定範囲の1/2となる。
図2に戻り、ステップS5において、回路装置1は、2回目の第2ゲインG及び第2オフセット電圧Voff2の調整を行う。
具体的には、制御部161は、ゲイン調整回路12へゲイン調整指令を出力し、ゲイン調整回路12は、ゲイン調整指令に基づいて、アナログ出力信号の第2ゲインGをG=2に調整する。更に、制御部161は、オフセット調整回路15へオフセット調整指令を出力し、オフセット調整回路15は、オフセット調整指令に基づいて、アナログ出力信号の第2オフセット電圧Voff2をVoff2=Vd1に調整する。
ステップS6において、回路装置1は、2回目のA/D変換を行う。
具体的には、増幅回路13は、オフセット調整回路15によって調整された第2オフセット電圧Voff2を、ゲイン調整回路12によって第2ゲインGに調整されたアナログ出力信号に加える。そして、増幅回路13は、第2オフセット電圧Voff2を加えたアナログ出力信号を増幅する。増幅回路13は、増幅されたアナログ出力信号をA/Dコンバータ14へ出力する。
A/Dコンバータ14は、増幅回路13によって増幅されたアナログ出力信号を第2デジタル信号Vb2に変換する。A/Dコンバータ14は、A/D変換された第2デジタル信号Vb2をマイクロコンピュータ16へ出力する。また、A/Dコンバータ14は、A/D変換においてオーバーフロー及び/又はアンダーフローの発生に関する情報をマイクロコンピュータ16へ出力する。
ステップS7において、回路装置1は、2回目の計測情報を取得する。
具体的には、制御部161は、ステップS6において、A/Dコンバータ14から出力された第2デジタル信号Vb2に基づいて、2回目の測定における第2センサ電圧Vd2を計算する。第2センサ電圧Vd2は、下記の式(4)から式(6)を用いることによって計算される。なお、式(4)の(Vb210は、Vb1の10進数の値を示す。
Figure 0007111913000002
ここで、Vupper_lim及びVlower_limは、それぞれ、2回目のA/D変換における測定範囲の最大値及び最小値である。Vupper_limは式(5)を用いて計算され、Vlower_limは式(6)を用いて計算される。上記のようにVupper_lim及びVlower_limは、2回目の測定におけるゲインG及びオフセットVoff2に基づいて計算される。
ステップS8において、制御部161は、ステップS7において計算された第2センサ電圧Vd2、A/D変換時に設定されていたゲイン及びオフセット電圧、並びにA/D変換においてオーバーフロー及び/又はアンダーフローの発生に関する情報を上位システムへ送信する。
このように第1実施形態によれば、制御部161は、A/Dコンバータ14の測定範囲をアナログ出力信号の電圧範囲と一致させるように、アナログ出力信号の第1ゲインG及び第1オフセット電圧Voff1を設定し、A/Dコンバータ14は、第1ゲインG及び第1オフセット電圧Voff1によって調整されたアナログ出力信号をデジタル信号に変換する。
そして、制御部161は、A/Dコンバータによって変換された第1デジタル信号Vb1に基づいて第1センサ電圧Vd1を算出し、第1センサ電圧Vd1に基づいてオフセット調整回路15におけるアナログ出力信号の第2オフセット電圧Voff2を設定し、ゲイン調整回路12におけるアナログ出力信号の第2ゲインGを第1ゲインGよりも大きい値に設定する。A/Dコンバータ14は、第2ゲインG及び第2オフセット電圧Voff2によって調整されたアナログ出力信号をデジタル信号に変換する。
これにより、第1実施形態に係る回路装置1は、第1ゲインG及び第1オフセット電圧Voff1を設定することによって、1回目のA/D変換において、A/Dコンバータ14の最大測定範囲においてアナログ出力信号をデジタル信号に変換する。そして、回路装置1は、第2ゲインG及び第2オフセット電圧Voff2を設定することによって、2回目のA/D変換において、A/Dコンバータ14の測定範囲を狭め、かつ高い分解能でアナログ出力信号をデジタル信号に変換する。
したがって、回路装置1は、2回目のA/D変換において、A/Dコンバータ14の分解能を高くし、かつ測定範囲を狭くすることができるため、例えば、回路装置1は、低分解能で高速なA/Dコンバータ14を用いることによって、広範囲かつ高分解能なA/D変換を高速に行うことができる。
制御部161は、更に、A/Dコンバータ14によって変換された第2デジタル信号Vb2、A/Dコンバータ14における測定範囲の上限値Vupper_lim及び下限値Vlower_limに基づいて、第2センサ電圧Vd2を計算し、計算された第2センサ電圧Vd2を上位装置に送信する。これにより、回路装置1は、広範囲かつ高分解能なA/D変換によって得られた第2デジタル信号Vb2から第2センサ電圧Vd2を計算し、第2センサ電圧Vd2を上位装置に送信することができる。よって、回路装置1は、高い精度で測定された第2センサ電圧Vd2を上位装置に送信することができる。
[第2実施形態]
図5は、第2実施形態に係る回路装置1の処理を示すフローチャートである。
第2実施形態に係る回路装置1は、図1に示す回路装置と同様の構成を有するが、第1実施形態に係る回路装置1とは処理内容が異なる。具体的には、第2実施形態に係る回路装置1は、A/Dコンバータ14から出力されたセンサ電圧の変化量が大きい場合、A/D変換における測定範囲を広く設定し、A/Dコンバータ14から出力されたセンサ電圧の変化量が小さい場合、A/D変換における測定範囲を狭く設定する。
ステップS11において、回路装置1は、ゲイン及びオフセット電圧の調整を行う。
具体的には、制御部161は、ゲイン調整回路12へゲイン調整指令を出力し、ゲイン調整回路12は、ゲイン調整指令に基づいて、アナログ出力信号のゲインGを調整する。
更に、制御部161は、オフセット調整回路15へオフセット調整指令を出力し、オフセット調整回路15は、オフセット調整指令に基づいて、アナログ出力信号のオフセット電圧Voff1を調整する。ここで、ゲインG及びオフセット電圧Voffは、前回の測定(例えば、図2のステップS4の処理に相当する処理)において用いられたゲイン及びオフセット電圧に調整される。
ステップS12において、回路装置1は、A/D変換を行う。
具体的には、センサ11は、アナログ出力信号Vを出力し、ゲイン調整回路12は、ゲイン調整指令に基づいて、アナログ出力信号Vのゲインを調整する。増幅回路13は、オフセット調整回路15によって調整されたオフセット電圧を、ゲイン調整回路12によって調整されたアナログ出力信号に加える。そして、増幅回路13は、オフセット電圧を加えたアナログ出力信号を増幅する。増幅回路13は、増幅されたアナログ出力信号をA/Dコンバータ14へ出力する。
A/Dコンバータ14は、増幅回路13によって増幅されたアナログ出力信号をデジタル信号に変換する。A/Dコンバータ14は、A/D変換されたデジタル信号Vb2をマイクロコンピュータ16へ出力する。また、A/Dコンバータ14は、A/D変換においてオーバーフロー及び/又はアンダーフローの発生に関する情報を、デジタル信号Vb2と共にマイクロコンピュータ16へ出力する。
ステップS13において、回路装置1は、測定値の計算並びにゲイン及びオフセットの指令値を設定する。
具体的には、制御部161は、A/Dコンバータ14から出力されたデジタル信号V(2進数)に基づいて、センサ電圧V、次回のA/D変換時のゲインGnext及びオフセット電圧Voff_nextを計算する。
ステップS13の処理は、図6を用いて詳細に説明される。
図6は、第2実施形態に係る、測定値の計算並びにゲイン及びオフセットの指令値の設定処理を示すフローチャートである。
ステップS131において、制御部161は、A/D変換においてオーバーフローが発生したか否かを判定する。オーバーフローが発生した場合(YES)、処理は、ステップS132へ移る。一方、オーバーフローが発生しなかった場合(NO)、処理は、ステップS133へ移る。
ステップS132において、制御部161は、下記の式(11)に示すように、測定範囲の上限電圧Vupper_limをセンサ電圧Vとして設定する。
=Vupper_lim (11)
ステップS133において、制御部161は、A/D変換においてアンダーフローが発生したか否かを判定する。アンダーフローが発生した場合(YES)、処理は、ステップS134へ移る。一方、アンダーフローが発生しなかった場合(NO)、処理は、ステップS136へ移る。
ステップS134において、制御部161は、下記の式(12)に示すように、測定範囲の下限電圧Vlower_limをセンサ電圧Vとして設定する。
=Vlower_lim (12)
ステップS135において、制御部161は、次回のA/D変換におけるゲイン及びオフセット電圧の設定値を計算する。今回のA/D変換においてオーバーフロー又はアンダーフローが発生した場合、制御部161は、下記の式(13)及び(14)に示すように、次回のA/D変換のためにゲインGnext及びオフセット電圧Voff_nextを初期値に設定する。
next=1 (13)
off_next=Voff_init (14)
ステップS136において、制御部161は、A/Dコンバータ14から出力されたデジタル信号V(2進数)、下記の式(15)、(16)及び(17)に基づいて、センサ電圧Vを計算する。なお、式(15)の(V10は、Vの10進数の値を示す。
Figure 0007111913000003
ステップS137において、制御部161は、次回のA/D変換におけるゲイン及びオフセット電圧の設定値を計算する。制御部161は、下記の式(18)を用いてゲインGnextを計算する。
Figure 0007111913000004
すなわち、制御部161は、前回のA/D変換におけるセンサ電圧Vd-1と今回のA/D変換におけるセンサ電圧Vとを比較する。そして、制御部161は、センサ電圧Vd-1とセンサ電圧Vとの変化量が閾値α未満である場合、分解能を高くするために、ゲインGnextを前回のゲインよりも大きい値に設定する。
一方、制御部161は、センサ電圧Vd-1とセンサ電圧Vとの変化量が閾値βを超える場合、測定範囲を広げるために、ゲインGnextを前回のゲインよりも小さい値に設定する。また、制御部161は、変化量が閾値α以上又は閾値β以下である場合、ゲインGnextの値を前回の値に維持する、すなわち、ゲインGnextの値を変化させない。なお、式(18)において、ゲインに乗算されている係数(2及び1/2)は、任意の値であり、上記の値に限定されない。
更に、制御部161は、下記の式(19)を用いてオフセット電圧Voff_nextを計算する。
off_next=V+(V-Vd-1) 式(19)
すなわち、オフセット電圧Voff_nextは、前回のセンサ電圧Vd-1と今回のセンサ電圧Vとの差を、今回のセンサ電圧Vに加えた値である。
これにより、センサ電圧の変化量が一定の場合に、センサ電圧は、測定範囲の中心となるように設定される。
ステップS138において、制御部161は、ステップS137において計算されたゲインGnextが、所定の範囲内であるか否かを判定する。そして、ゲインGnextが、所定の範囲内にない場合、制御部161は、下記の式(20)を用いて、ゲインGnextをゲインの上限値(Gnext=Gmax)又は下限値(Gnext=1)に設定する。
Figure 0007111913000005
図5へ戻り、ステップS14において、制御部161は、ステップS132、ステップS134又はステップS136において計算されたセンサ電圧V、A/D変換時に設定されていたゲイン及びオフセット電圧、並びにA/D変換においてオーバーフロー及び/又はアンダーフローの発生に関する情報を上位システムへ送信する。
また、制御部161は、センサ電圧V、A/D変換時に設定されていたゲイン及びオフセット電圧を、次回以降の測定に使用するために、マイクロコンピュータ16の記憶領域に記憶する。
図7は、第2実施形態に係る、デジタル信号の電圧値の変化量とゲイン及びオフセット電圧の設定との関係を示す図である。
図7に示すように、変化量が閾値α未満である場合、制御部161は、ゲインGnextを前回のゲインよりも大きい値に設定する。変化量が閾値βを超える場合、制御部161は、測定範囲を広げるために、ゲインGnextを前回のゲインよりも小さい値に設定する。
変化量が閾値α以上又は閾値β以下である場合、制御部161は、ゲインGnextの値を前回の値に維持する、すなわち、ゲインGnextの値を変化させない。
また、オフセット電圧Voff_nextは、前回のセンサ電圧Vd-1と今回のセンサ電圧Vとの差を、今回のセンサ電圧Vに加えた値である。
このように第2実施形態によれば、制御部161は、前回のA/D変換によって得られたデジタル信号に基づくセンサ電圧Vd-1と、今回のA/D変換によって得られたデジタル信号に基づくセンサ電圧Vとを比較し、センサ電圧Vd-1からセンサ電圧Vへの変化量が閾値α未満である場合、前記アナログ出力信号のゲインGnextを前回のゲインよりも大きい値に設定し、変化量が閾値βを超える場合、アナログ出力信号のゲインGnextを前回のゲインよりも小さい値に設定する。
これにより、第2実施形態に係る回路装置1は、センサ電圧の変化量が閾値α未満である場合、ゲインを前回のゲインよりも大きい値に設定することによって、分解能を広くすることができる。一方、回路装置1は、センサ電圧の変化量が閾値βを超える場合、ゲインを前回のゲインよりも小さい値に設定することによって、分解能を狭くすることができる。したがって、回路装置1は、センサ電圧の変化量に応じて、分解能を設定し、広範囲かつ高分解能なA/D変換を高速に行うことができる。
また、制御部161は、前回のA/D変換によって得られたデジタル信号に基づくセンサ電圧Vd-1、及び今回のA/D変換によって得られたデジタル信号に基づくセンサ電圧Vに基づいて、アナログ出力信号のオフセット電圧Voff_nextを設定する。これにより、回路装置1は、センサ電圧の変化量が一定の場合、センサ電圧が、測定範囲の中心となるように設定することができる。
また、A/Dコンバータ14は、デジタル信号と共に、A/D変換においてオーバーフロー及び/又はアンダーフローの発生に関する情報を制御部161へ出力する。制御部161は、A/D変換においてオーバーフローが発生した場合、センサ電圧VをA/Dコンバータ14の測定範囲の上限値として算出し、A/D変換においてアンダーフローが発生した場合、センサ電圧VをA/Dコンバータ14の測定範囲の下限値として算出し、A/D変換においてオーバーフロー又はアンダーフローが発生した場合、次回のA/D変換におけるゲイン及びオフセット電圧を初期値に設定する。これにより、回路装置1は、オーバーフロー及び/アンダーフローが発生した場合であっても、センサ電圧、ゲイン及びオフセット電圧を適切な値に設定することができる。
また、上述した各実施形態は、本発明の好適な実施形態ではあるが、上記各実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。
1 回路装置
11 センサ
12 ゲイン調整回路
13 増幅回路
14 A/Dコンバータ
15 オフセット調整回路
16 マイクロコンピュータ
161 制御部

Claims (6)

  1. センサから出力されたアナログ出力信号のゲインを調整するゲイン調整回路と、
    前記アナログ出力信号のオフセット電圧を調整するオフセット調整回路と、
    前記アナログ出力信号をデジタル信号に変換するA/Dコンバータと、
    前記A/Dコンバータによって直前に変換されたデジタル信号の電圧値に基づいて、前記アナログ出力信号のゲイン及びオフセット電圧を設定する制御部と、
    を備える回路装置。
  2. 前記制御部は、
    前記A/Dコンバータの測定範囲を前記アナログ出力信号の電圧範囲と一致させるように、前記アナログ出力信号の第1ゲイン及び第1オフセット電圧を設定し、
    前記制御部は、前記A/Dコンバータによって変換された第1デジタル信号に基づいて第1センサ電圧を算出し、前記第1センサ電圧に基づいて前記オフセット調整回路における前記アナログ出力信号の第2オフセット電圧を設定し、前記ゲイン調整回路における前記アナログ出力信号の第2ゲインを前記第1ゲインよりも大きい値に設定する、
    請求項1に記載の回路装置。
  3. 前記制御部は、更に、
    前記A/Dコンバータによって変換された第2デジタル信号、前記A/Dコンバータにおける前記測定範囲の上限値及び下限値に基づいて、第2センサ電圧を計算し、
    計算された前記第2センサ電圧を上位装置に送信する、
    請求項2に記載の回路装置。
  4. 前記制御部は、
    前回のA/D変換によって得られた前記デジタル信号に基づく第3センサ電圧と、今回のA/D変換によって得られた前記デジタル信号に基づく第4センサ電圧とを比較し、前記第3センサ電圧から前記第4センサ電圧への変化量が第1閾値未満である場合、前記アナログ出力信号の第3ゲインを前回のゲインよりも大きい値に設定し、
    前記変化量が第2閾値を超える場合、前記アナログ出力信号の前記第3ゲインを前回のゲインよりも小さい値に設定する、
    請求項1に記載の回路装置。
  5. 前記制御部は、前回のA/D変換によって得られた前記デジタル信号に基づく前記第3センサ電圧、及び今回のA/D変換によって得られた前記デジタル信号に基づく前記第4センサ電圧に基づいて、前記アナログ出力信号の第3オフセット電圧を設定する、請求項4に記載の回路装置。
  6. 前記A/Dコンバータは、前記デジタル信号と共に、A/D変換においてオーバーフロー又はアンダーフローの発生に関する情報を前記制御部へ出力し、
    前記制御部は、
    A/D変換においてオーバーフローが発生した場合、前記第4センサ電圧を前記A/Dコンバータの測定範囲の上限値として算出し、
    A/D変換においてアンダーフローが発生した場合、前記第4センサ電圧を前記A/Dコンバータの測定範囲の下限値として算出し、
    A/D変換においてオーバーフロー又はアンダーフローが発生した場合、次回のA/D変換におけるゲイン及びオフセット電圧を初期値に設定する、
    請求項4又は5に記載の回路装置。
JP2021565802A 2021-07-30 2021-07-30 回路装置 Active JP7111913B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/028514 WO2023007752A1 (ja) 2021-07-30 2021-07-30 回路装置

Publications (2)

Publication Number Publication Date
JP7111913B1 true JP7111913B1 (ja) 2022-08-02
JPWO2023007752A1 JPWO2023007752A1 (ja) 2023-02-02

Family

ID=82693728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021565802A Active JP7111913B1 (ja) 2021-07-30 2021-07-30 回路装置

Country Status (5)

Country Link
JP (1) JP7111913B1 (ja)
CN (1) CN117652102A (ja)
DE (1) DE112021007305T5 (ja)
TW (1) TWI813369B (ja)
WO (1) WO2023007752A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6165533A (ja) * 1984-09-06 1986-04-04 Ricoh Co Ltd アナログ信号のデジタル処理装置
JP2000009792A (ja) * 1998-06-23 2000-01-14 Ando Electric Co Ltd テストバーンインシステム、及びテストバーンインシステム校正方法
JP2002135118A (ja) * 2000-10-19 2002-05-10 Yaskawa Electric Corp アナログ/デジタル信号変換方法および信号変換装置
JP2003098002A (ja) * 2001-09-27 2003-04-03 Aichi Corp 荷重検出装置
WO2013168284A1 (ja) * 2012-05-11 2013-11-14 三菱電機株式会社 アナログ変換装置およびプログラマブルコントローラシステム
JP2014199181A (ja) * 2013-03-29 2014-10-23 カヤバ工業株式会社 信号処理装置及び信号処理方法
JP6165533B2 (ja) 2013-07-18 2017-07-19 トヨタ紡織株式会社 乗物用シート
JP2019186626A (ja) * 2018-04-03 2019-10-24 アズビル株式会社 増幅器及び当該増幅器のオフセット調整方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215266B2 (en) * 2004-05-21 2007-05-08 Wionics Research Hybrid DC offset cancellation scheme for wireless receiver
JP4492713B2 (ja) * 2008-02-21 2010-06-30 セイコーエプソン株式会社 集積回路装置及び電子機器
JP2012044347A (ja) 2010-08-17 2012-03-01 Seiko Epson Corp 集積回路装置及び電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6165533A (ja) * 1984-09-06 1986-04-04 Ricoh Co Ltd アナログ信号のデジタル処理装置
JP2000009792A (ja) * 1998-06-23 2000-01-14 Ando Electric Co Ltd テストバーンインシステム、及びテストバーンインシステム校正方法
JP2002135118A (ja) * 2000-10-19 2002-05-10 Yaskawa Electric Corp アナログ/デジタル信号変換方法および信号変換装置
JP2003098002A (ja) * 2001-09-27 2003-04-03 Aichi Corp 荷重検出装置
WO2013168284A1 (ja) * 2012-05-11 2013-11-14 三菱電機株式会社 アナログ変換装置およびプログラマブルコントローラシステム
JP2014199181A (ja) * 2013-03-29 2014-10-23 カヤバ工業株式会社 信号処理装置及び信号処理方法
JP6165533B2 (ja) 2013-07-18 2017-07-19 トヨタ紡織株式会社 乗物用シート
JP2019186626A (ja) * 2018-04-03 2019-10-24 アズビル株式会社 増幅器及び当該増幅器のオフセット調整方法

Also Published As

Publication number Publication date
DE112021007305T5 (de) 2024-01-25
WO2023007752A1 (ja) 2023-02-02
TWI813369B (zh) 2023-08-21
TW202306326A (zh) 2023-02-01
JPWO2023007752A1 (ja) 2023-02-02
CN117652102A (zh) 2024-03-05

Similar Documents

Publication Publication Date Title
US10634570B2 (en) Systems and methods for switched multi-transducer pressure sensors and compensation thereof
JP4993311B2 (ja) 空気流量測定装置、空気流量補正方法、および、プログラム
US10374267B2 (en) Battery status detection method and network device using the same
US7924202B2 (en) Integrated circuit device and electronic instrument
JP7111913B1 (ja) 回路装置
CN101753139B (zh) 根据数字式数据值产生输出电压的电路单元和校准电路单元的方法
KR20080034687A (ko) 램프 발생기 및 그것의 램프신호 발생 방법
JP5128910B2 (ja) 温度補正装置及び温度補正方法
JPH08122166A (ja) 温度測定方法および装置
JP2004294110A (ja) オフセット電圧補正装置
WO2021205942A1 (ja) 信号処理回路および荷重検出装置
KR101612739B1 (ko) 가변 해상도를 갖는 시간-디지털 변환기를 이용한 거리 측정 장치 및 방법
KR20070105195A (ko) 온도 센서
JPH11118617A (ja) 温度調節器
KR101806893B1 (ko) 피드백 제어를 이용하는 변형률 측정 장치
WO2023157548A1 (ja) 電圧測定装置、及び電圧測定方法
KR20190047556A (ko) 센서 측정 장치의 자율 캘리브레이션 방법
JPH104328A (ja) 出力レベル制御回路
JP7491768B2 (ja) ガスセンサ
Jacobsen The building blocks of a smart sensor for distributed control networks
US20110234434A1 (en) Two-wire transmitter
JP6439865B2 (ja) センサ信号変換器及びセンサ信号変換方法
JP2014212421A (ja) Ad変換装置
JPS61234121A (ja) 感圧式タツチパネル用センサ増幅回路
KR100867215B1 (ko) 전원 출력전압 오차에 따른 센서 출력전압의 오차의 보정방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211104

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20211104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220721

R150 Certificate of patent or registration of utility model

Ref document number: 7111913

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150