JP7111913B1

JP7111913B1 - 回路装置

Info

Publication number: JP7111913B1
Application number: JP2021565802A
Authority: JP
Inventors: 嵩大藤井; 精吾高橋
Original assignee: Fanuc Corp
Current assignee: Fanuc Corp
Priority date: 2021-07-30
Filing date: 2021-07-30
Publication date: 2022-08-02
Anticipated expiration: 2041-07-30
Also published as: DE112021007305T5; WO2023007752A1; TWI813369B; TW202306326A; JPWO2023007752A1; CN117652102A

Abstract

Ａ／Ｄ変換を高速かつ高い分解能で実現することができる回路装置を提供する。回路装置は、センサから出力されたアナログ出力信号のゲインを調整するゲイン調整回路と、前記アナログ出力信号のオフセット電圧を調整するオフセット調整回路と、前記アナログ出力信号をデジタル信号に変換するＡ／Ｄコンバータと、前記Ａ／Ｄコンバータによって直前に変換されたデジタル信号の電圧値に基づいて、前記アナログ出力信号のゲイン及びオフセット電圧を設定する制御部と、を備える。

Description

本発明は、回路装置に関する。

アナログ－デジタル変換（以下、Ａ／Ｄ変換）を行う回路装置は、広い測定範囲かつ高精度な測定のために、高い分解能を有するＡ／Ｄコンバータを必要とする（例えば、特許文献１参照）。特許文献１に記載の集積回路装置は、増幅回路と、増幅回路の出力信号についてのＡ／Ｄ変換を行うＡ／Ｄ変換器とを含み、増幅回路は、増幅回路が有する演算増幅器のオフセット電圧をキャンセルするスイッチドキャパシター回路により構成される。

特開２０１２－４４３４７号公報

しかし、高い分解能を有するＡ／Ｄコンバータは、Ａ／Ｄ変換に掛かる時間が長いため、所望の時間内にアナログ信号をデジタル信号に変換できない場合があった。そのため、Ａ／Ｄ変換を高速かつ高い分解能で実現することができる回路装置が求められている。

本開示の一態様に係る回路装置は、センサから出力されたアナログ出力信号のゲインを調整するゲイン調整回路と、前記アナログ出力信号のオフセット電圧を調整するオフセット調整回路と、前記アナログ出力信号をデジタル信号に変換するＡ／Ｄコンバータと、前記Ａ／Ｄコンバータによって直前に変換されたデジタル信号の電圧値に基づいて、前記アナログ出力信号のゲイン及びオフセット電圧を設定する制御部と、を備える。

本発明によれば、Ａ／Ｄ変換を高速かつ高い分解能で実現することができる。

本実施形態に係る回路装置の構成を示すブロック図である。第１実施形態に係る回路装置の処理を示すフローチャートである。第１実施形態に係るアナログ出力信号をデジタル信号に変換する処理を示す図である。第１実施形態に係るゲインの定義を示す図である。第２実施形態に係る回路装置の処理を示すフローチャートである。第２実施形態に係る、測定値の計算並びにゲイン及びオフセットの指令値の設定処理を示すフローチャートである。第２実施形態に係る、デジタル信号の電圧値の変化量とゲイン及びオフセット電圧の設定との関係を示す図である。

以下、本発明の実施形態の一例について説明する。
図１は、本実施形態に係る回路装置１の構成を示すブロック図である。図１に示すように、回路装置１は、センサ１１と、ゲイン調整回路１２と、増幅回路１３と、Ａ／Ｄコンバータ１４と、オフセット調整回路１５と、マイクロコンピュータ１６と、を備える。

センサ１１は、温度センサ、圧力センサ、流量センサ等で構成され、任意の物理量を検出し、検出結果としてアナログ出力信号を出力する。

ゲイン調整回路１２は、センサ１１、抵抗Ｒ２、増幅回路１３及びマイクロコンピュータ１６と電気的に接続される。ゲイン調整回路１２は、例えば、デジタルポテンショメータを含む。ゲイン調整回路１２は、マイクロコンピュータ１６からのゲイン調整指令に基づいて、デジタルポテンショメータにより可変抵抗Ｒ１の抵抗値を変更することによって、センサ１１から出力されたアナログ出力信号のゲイン（増幅率）を調整する。なお、本実施形態において、抵抗値は、ゲインに対して一意に定まっているとする。

増幅回路１３は、ゲイン調整回路１２、抵抗Ｒ２、Ａ／Ｄコンバータ１４及びオフセット調整回路１５と電気的に接続される。増幅回路１３は、オフセット調整回路１５によって調整されたオフセット電圧を、ゲイン調整回路１２によって調整されたアナログ出力信号に加える。そして、増幅回路１３は、オフセット電圧を加えたアナログ出力信号を増幅する。増幅回路１３は、増幅されたアナログ出力信号をＡ／Ｄコンバータ１４へ出力する。このように可変抵抗Ｒ１、抵抗Ｒ２及び増幅回路１３は、反転増幅回路を構成し、可変抵抗Ｒ１及び抵抗Ｒ２の抵抗値からゲインを決定することができる。

Ａ／Ｄコンバータ１４は、増幅回路１３及びマイクロコンピュータ１６と電気的に接続される。Ａ／Ｄコンバータ１４は、増幅回路１３によって増幅されたアナログ出力信号をデジタル信号に変換（Ａ／Ｄ変換）する。Ａ／Ｄコンバータ１４は、Ａ／Ｄ変換されたデジタル信号をマイクロコンピュータ１６へ出力する。

オフセット調整回路１５は、増幅回路１３及びマイクロコンピュータ１６と電気的に接続される。オフセット調整回路１５は、例えば、Ｄ／Ａコンバータ、デジタルポテンショメータ等を備える。オフセット調整回路１５は、Ｄ／Ａコンバータ、デジタルポテンショメータ等により分圧を調整することによって、マイクロコンピュータ１６からのオフセット調整指令に基づいてアナログ出力信号のオフセット電圧を調整する。

マイクロコンピュータ１６は、ゲイン調整回路１２、Ａ／Ｄコンバータ１４及びオフセット調整回路１５と電気的に接続され、各種の制御機能を実行する。また、マイクロコンピュータ１６は、ゲイン調整回路１２、Ａ／Ｄコンバータ１４及びオフセット調整回路１５を制御する制御部１６１を備える。

制御部１６１は、Ａ／Ｄコンバータ１４によって直前に変換されたデジタル信号の電圧値に基づいて、ゲイン調整回路１２におけるアナログ出力信号のゲイン及びオフセット調整回路１５におけるオフセット電圧を設定する。このように本実施形態に係る回路装置１は、アナログ出力信号のゲイン及びオフセット電圧を動的に変更し、変更したアナログ出力信号をＡ／Ｄ変換することによって、ゲイン固定時よりも高速かつ高い分解能でＡ／Ｄ変換を実現することができる。
以下、第１実施形態及び第２実施形態に係る回路装置１の具体的な処理について説明する。

［第１実施形態］
図２は、第１実施形態に係る回路装置１の処理を示すフローチャートである。
ステップＳ１において、回路装置１は、１回目のゲイン及びオフセット電圧の調整を行う。具体的には、制御部１６１は、アナログ出力信号の第１ゲインＧ_１をＧ_１＝１に設定するように、ゲイン調整回路１２へゲイン調整指令を出力する。

更に、制御部１６１は、アナログ出力信号の第１オフセット電圧Ｖ_ｏｆｆ１をＶ_ｏｆｆ１＝Ｖ_{ｏｆｆ＿ｉｎｉｔ}に設定するように、オフセット調整回路１５へオフセット調整指令を出力する。

ここで、ゲインＧ_１が１のとき、Ａ／Ｄ変換における分解能は、最小となり、Ａ／Ｄ変換における測定範囲は、最大となる。また、Ｖ_{ｏｆｆ＿ｉｎｉｔ}は、例えば、工場出荷時に設定された値である。

そして、センサ１１は、アナログ出力信号Ｖ_ａを出力し、ゲイン調整回路１２は、ゲイン調整指令に基づいてアナログ出力信号Ｖ_ａの第１ゲインＧ_１を調整する。オフセット調整回路１５は、オフセット調整指令に基づいて、第１オフセット電圧Ｖ_ｏｆｆ１を調整する。

ステップＳ２において、回路装置１は、１回目のＡ／Ｄ変換を行う。
具体的には、増幅回路１３は、オフセット調整回路１５によって調整された第１オフセット電圧Ｖ_ｏｆｆ１を、ゲイン調整回路１２によってゲインを調整されたアナログ出力信号に加える。そして、増幅回路１３は、第１オフセット電圧Ｖ_ｏｆｆ１を加えたアナログ出力信号を増幅する。増幅回路１３は、増幅されたアナログ出力信号をＡ／Ｄコンバータ１４へ出力する。

Ａ／Ｄコンバータ１４は、増幅回路１３によって増幅されたアナログ出力信号をデジタル信号に変換する。Ａ／Ｄコンバータ１４は、Ａ／Ｄ変換された第１デジタル信号Ｖ_ｂ１をマイクロコンピュータ１６へ出力する。また、Ａ／Ｄコンバータ１４は、Ａ／Ｄ変換においてオーバーフロー及び／又はアンダーフローの発生に関する情報をマイクロコンピュータ１６へ出力してもよい。

ステップＳ３において、回路装置１は、１回目の計測情報を取得する。
具体的には、制御部１６１は、Ａ／Ｄコンバータ１４から出力された第１デジタル信号Ｖ_ｂ１に基づいて、１回目の測定における第１センサ電圧Ｖ_ｄ１を計算する。第１センサ電圧Ｖ_ｄ１は、下記の式（１）を用いることによって計算される。

ここで、Ｖ_{ｕｐｐｅｒ＿ｌｉｍ＿ｍａｘ}及びＶ_{ｌｏｗｅｒ＿ｌｉｍ＿ｍｉｎ}は、それぞれ、ゲインが最小の場合（ゲイン及びオフセット電圧が初期値の場合）の測定範囲の上限値及び下限値であり、これらの値は、事前に知ることができる値である。Ｖ_ｂ１は、Ａ／Ｄコンバータ１４から得られる電圧であり、Ｖ_ｂ１は、２進数の値である。ＮはＶ_ｂ１のビット数である。なお、式（１）の（Ｖ_ｂ１）_１０は、Ｖ_ｂ１の１０進数の値を示す。

図３は、第１実施形態に係るアナログ出力信号をデジタル信号に変換する処理を示す図である。図３に示すように、アナログ出力信号Ｖ_ａは、Ａ／Ｄコンバータ１４によって、Ａ／Ｄ変換され、第１センサ電圧Ｖ_ｄ１は、Ａ／Ｄコンバータ１４から出力された第１デジタル信号Ｖ_ｂ１に基づいて計算される。

図２に戻り、ステップＳ４において、回路装置１は、Ａ／Ｄ変換の第２ゲインＧ_２及び第２オフセット電圧Ｖ_ｏｆｆ２を設定する。
具体的には、制御部１６１は、第１センサ電圧Ｖ_ｄ１、式（２）及び式（３）に基づいて、２回目の測定における第２ゲインＧ_２及び第２オフセットＶ_ｏｆｆ２の設定値を計算する。
Ｇ_２＝２^Ｋ（２）
Ｖ_ｏｆｆ２＝Ｖ_ｄ１（３）

ここで、式（２）は、１回目のＡ／Ｄ変換における分解能よりもＫｂｉｔ分解能を高くする場合のゲインの設定である。Ｋは事前に決定される値である。式（３）は、第２オフセット電圧Ｖ_ｏｆｆ２を第１センサ電圧Ｖ_ｄ１に設定する。２回目の測定では、分解能を高くした代わりに、測定範囲が狭くなる。そのため、１回目の測定で得られた第１センサ電圧Ｖ_ｄ１付近の電圧のみが測定される。これにより、Ａ／Ｄコンバータ１４の本来の分解能をＮｂｉｔとすると、得られる測定値の分解能は、Ｎ＋Ｋｂｉｔとなる。

図４は、第１実施形態に係るゲインの定義を示す図である。
図４に示すように、ゲインＧは、
Ｇ・（Ｖ_{ｕｐｐｅｒ＿ｌｉｍ}－Ｖ_{ｌｏｗｅｒ＿ｌｉｍ}）＝ΔＶ_ｍａ（＝一定）
となるように、定義される。

また、図４に示すように、１回目のＡ／Ｄ変換において、ゲインは、Ｇ１＝１に設定され、測定範囲は、Ａ／Ｄコンバータ１４の最大測定可能範囲（フルレンジ）となる。そして、２回目のＡ／Ｄ変換において、ゲインは、式（２）においてＫ＝１の場合、Ｇ２＝２に設定され、分解能は、１回目のＡ／Ｄ変換における分解能よりも高くなり、測定範囲は、１回目のＡ／Ｄ変換における測定範囲の１／２となる。

図２に戻り、ステップＳ５において、回路装置１は、２回目の第２ゲインＧ_２及び第２オフセット電圧Ｖ_ｏｆｆ２の調整を行う。
具体的には、制御部１６１は、ゲイン調整回路１２へゲイン調整指令を出力し、ゲイン調整回路１２は、ゲイン調整指令に基づいて、アナログ出力信号の第２ゲインＧ_２をＧ_２＝２^Ｋに調整する。更に、制御部１６１は、オフセット調整回路１５へオフセット調整指令を出力し、オフセット調整回路１５は、オフセット調整指令に基づいて、アナログ出力信号の第２オフセット電圧Ｖ_ｏｆｆ２をＶ_ｏｆｆ２＝Ｖ_ｄ１に調整する。

ステップＳ６において、回路装置１は、２回目のＡ／Ｄ変換を行う。
具体的には、増幅回路１３は、オフセット調整回路１５によって調整された第２オフセット電圧Ｖ_ｏｆｆ２を、ゲイン調整回路１２によって第２ゲインＧ_２に調整されたアナログ出力信号に加える。そして、増幅回路１３は、第２オフセット電圧Ｖ_ｏｆｆ２を加えたアナログ出力信号を増幅する。増幅回路１３は、増幅されたアナログ出力信号をＡ／Ｄコンバータ１４へ出力する。

Ａ／Ｄコンバータ１４は、増幅回路１３によって増幅されたアナログ出力信号を第２デジタル信号Ｖ_ｂ２に変換する。Ａ／Ｄコンバータ１４は、Ａ／Ｄ変換された第２デジタル信号Ｖ_ｂ２をマイクロコンピュータ１６へ出力する。また、Ａ／Ｄコンバータ１４は、Ａ／Ｄ変換においてオーバーフロー及び／又はアンダーフローの発生に関する情報をマイクロコンピュータ１６へ出力する。

ステップＳ７において、回路装置１は、２回目の計測情報を取得する。
具体的には、制御部１６１は、ステップＳ６において、Ａ／Ｄコンバータ１４から出力された第２デジタル信号Ｖ_ｂ２に基づいて、２回目の測定における第２センサ電圧Ｖ_ｄ２を計算する。第２センサ電圧Ｖ_ｄ２は、下記の式（４）から式（６）を用いることによって計算される。なお、式（４）の（Ｖ_ｂ２）_１０は、Ｖ_ｂ１の１０進数の値を示す。

ここで、Ｖ_{ｕｐｐｅｒ＿ｌｉｍ}及びＶ_{ｌｏｗｅｒ＿ｌｉｍ}は、それぞれ、２回目のＡ／Ｄ変換における測定範囲の最大値及び最小値である。Ｖ_{ｕｐｐｅｒ＿ｌｉｍ}は式（５）を用いて計算され、Ｖ_{ｌｏｗｅｒ＿ｌｉｍ}は式（６）を用いて計算される。上記のようにＶ_{ｕｐｐｅｒ＿ｌｉｍ}及びＶ_{ｌｏｗｅｒ＿ｌｉｍ}は、２回目の測定におけるゲインＧ_２及びオフセットＶ_ｏｆｆ２に基づいて計算される。

ステップＳ８において、制御部１６１は、ステップＳ７において計算された第２センサ電圧Ｖ_ｄ２、Ａ／Ｄ変換時に設定されていたゲイン及びオフセット電圧、並びにＡ／Ｄ変換においてオーバーフロー及び／又はアンダーフローの発生に関する情報を上位システムへ送信する。

このように第１実施形態によれば、制御部１６１は、Ａ／Ｄコンバータ１４の測定範囲をアナログ出力信号の電圧範囲と一致させるように、アナログ出力信号の第１ゲインＧ_１及び第１オフセット電圧Ｖ_ｏｆｆ１を設定し、Ａ／Ｄコンバータ１４は、第１ゲインＧ_１及び第１オフセット電圧Ｖ_ｏｆｆ１によって調整されたアナログ出力信号をデジタル信号に変換する。

そして、制御部１６１は、Ａ／Ｄコンバータによって変換された第１デジタル信号Ｖ_ｂ１に基づいて第１センサ電圧Ｖ_ｄ１を算出し、第１センサ電圧Ｖ_ｄ１に基づいてオフセット調整回路１５におけるアナログ出力信号の第２オフセット電圧Ｖ_ｏｆｆ２を設定し、ゲイン調整回路１２におけるアナログ出力信号の第２ゲインＧ_２を第１ゲインＧ_１よりも大きい値に設定する。Ａ／Ｄコンバータ１４は、第２ゲインＧ_２及び第２オフセット電圧Ｖ_ｏｆｆ２によって調整されたアナログ出力信号をデジタル信号に変換する。

これにより、第１実施形態に係る回路装置１は、第１ゲインＧ_１及び第１オフセット電圧Ｖ_ｏｆｆ１を設定することによって、１回目のＡ／Ｄ変換において、Ａ／Ｄコンバータ１４の最大測定範囲においてアナログ出力信号をデジタル信号に変換する。そして、回路装置１は、第２ゲインＧ_２及び第２オフセット電圧Ｖ_ｏｆｆ２を設定することによって、２回目のＡ／Ｄ変換において、Ａ／Ｄコンバータ１４の測定範囲を狭め、かつ高い分解能でアナログ出力信号をデジタル信号に変換する。

したがって、回路装置１は、２回目のＡ／Ｄ変換において、Ａ／Ｄコンバータ１４の分解能を高くし、かつ測定範囲を狭くすることができるため、例えば、回路装置１は、低分解能で高速なＡ／Ｄコンバータ１４を用いることによって、広範囲かつ高分解能なＡ／Ｄ変換を高速に行うことができる。

制御部１６１は、更に、Ａ／Ｄコンバータ１４によって変換された第２デジタル信号Ｖ_ｂ２、Ａ／Ｄコンバータ１４における測定範囲の上限値Ｖ_{ｕｐｐｅｒ＿ｌｉｍ}及び下限値Ｖ_{ｌｏｗｅｒ＿ｌｉｍ}に基づいて、第２センサ電圧Ｖ_ｄ２を計算し、計算された第２センサ電圧Ｖ_ｄ２を上位装置に送信する。これにより、回路装置１は、広範囲かつ高分解能なＡ／Ｄ変換によって得られた第２デジタル信号Ｖ_ｂ２から第２センサ電圧Ｖ_ｄ２を計算し、第２センサ電圧Ｖ_ｄ２を上位装置に送信することができる。よって、回路装置１は、高い精度で測定された第２センサ電圧Ｖ_ｄ２を上位装置に送信することができる。

［第２実施形態］
図５は、第２実施形態に係る回路装置１の処理を示すフローチャートである。
第２実施形態に係る回路装置１は、図１に示す回路装置と同様の構成を有するが、第１実施形態に係る回路装置１とは処理内容が異なる。具体的には、第２実施形態に係る回路装置１は、Ａ／Ｄコンバータ１４から出力されたセンサ電圧の変化量が大きい場合、Ａ／Ｄ変換における測定範囲を広く設定し、Ａ／Ｄコンバータ１４から出力されたセンサ電圧の変化量が小さい場合、Ａ／Ｄ変換における測定範囲を狭く設定する。

ステップＳ１１において、回路装置１は、ゲイン及びオフセット電圧の調整を行う。
具体的には、制御部１６１は、ゲイン調整回路１２へゲイン調整指令を出力し、ゲイン調整回路１２は、ゲイン調整指令に基づいて、アナログ出力信号のゲインＧ_１を調整する。

更に、制御部１６１は、オフセット調整回路１５へオフセット調整指令を出力し、オフセット調整回路１５は、オフセット調整指令に基づいて、アナログ出力信号のオフセット電圧Ｖ_ｏｆｆ１を調整する。ここで、ゲインＧ及びオフセット電圧Ｖ_ｏｆｆは、前回の測定（例えば、図２のステップＳ４の処理に相当する処理）において用いられたゲイン及びオフセット電圧に調整される。

ステップＳ１２において、回路装置１は、Ａ／Ｄ変換を行う。
具体的には、センサ１１は、アナログ出力信号Ｖ_ａを出力し、ゲイン調整回路１２は、ゲイン調整指令に基づいて、アナログ出力信号Ｖ_ａのゲインを調整する。増幅回路１３は、オフセット調整回路１５によって調整されたオフセット電圧を、ゲイン調整回路１２によって調整されたアナログ出力信号に加える。そして、増幅回路１３は、オフセット電圧を加えたアナログ出力信号を増幅する。増幅回路１３は、増幅されたアナログ出力信号をＡ／Ｄコンバータ１４へ出力する。

Ａ／Ｄコンバータ１４は、増幅回路１３によって増幅されたアナログ出力信号をデジタル信号に変換する。Ａ／Ｄコンバータ１４は、Ａ／Ｄ変換されたデジタル信号Ｖ_ｂ２をマイクロコンピュータ１６へ出力する。また、Ａ／Ｄコンバータ１４は、Ａ／Ｄ変換においてオーバーフロー及び／又はアンダーフローの発生に関する情報を、デジタル信号Ｖ_ｂ２と共にマイクロコンピュータ１６へ出力する。

ステップＳ１３において、回路装置１は、測定値の計算並びにゲイン及びオフセットの指令値を設定する。
具体的には、制御部１６１は、Ａ／Ｄコンバータ１４から出力されたデジタル信号Ｖ_ｂ（２進数）に基づいて、センサ電圧Ｖ_ｄ、次回のＡ／Ｄ変換時のゲインＧ_ｎｅｘｔ及びオフセット電圧Ｖ_{ｏｆｆ＿ｎｅｘｔ}を計算する。

ステップＳ１３の処理は、図６を用いて詳細に説明される。
図６は、第２実施形態に係る、測定値の計算並びにゲイン及びオフセットの指令値の設定処理を示すフローチャートである。

ステップＳ１３１において、制御部１６１は、Ａ／Ｄ変換においてオーバーフローが発生したか否かを判定する。オーバーフローが発生した場合（ＹＥＳ）、処理は、ステップＳ１３２へ移る。一方、オーバーフローが発生しなかった場合（ＮＯ）、処理は、ステップＳ１３３へ移る。

ステップＳ１３２において、制御部１６１は、下記の式（１１）に示すように、測定範囲の上限電圧Ｖ_{ｕｐｐｅｒ＿ｌｉｍ}をセンサ電圧Ｖ_ｄとして設定する。
Ｖ_ｄ＝Ｖ_{ｕｐｐｅｒ＿ｌｉｍ} （１１）

ステップＳ１３３において、制御部１６１は、Ａ／Ｄ変換においてアンダーフローが発生したか否かを判定する。アンダーフローが発生した場合（ＹＥＳ）、処理は、ステップＳ１３４へ移る。一方、アンダーフローが発生しなかった場合（ＮＯ）、処理は、ステップＳ１３６へ移る。

ステップＳ１３４において、制御部１６１は、下記の式（１２）に示すように、測定範囲の下限電圧Ｖ_{ｌｏｗｅｒ＿ｌｉｍ}をセンサ電圧Ｖ_ｄとして設定する。
Ｖ_ｄ＝Ｖ_{ｌｏｗｅｒ＿ｌｉｍ} （１２）

ステップＳ１３５において、制御部１６１は、次回のＡ／Ｄ変換におけるゲイン及びオフセット電圧の設定値を計算する。今回のＡ／Ｄ変換においてオーバーフロー又はアンダーフローが発生した場合、制御部１６１は、下記の式（１３）及び（１４）に示すように、次回のＡ／Ｄ変換のためにゲインＧ_ｎｅｘｔ及びオフセット電圧Ｖ_{ｏｆｆ＿ｎｅｘｔ}を初期値に設定する。
Ｇ_ｎｅｘｔ＝１（１３）
Ｖ_{ｏｆｆ＿ｎｅｘｔ}＝Ｖ_{ｏｆｆ＿ｉｎｉｔ} （１４）

ステップＳ１３６において、制御部１６１は、Ａ／Ｄコンバータ１４から出力されたデジタル信号Ｖ_ｂ（２進数）、下記の式（１５）、（１６）及び（１７）に基づいて、センサ電圧Ｖ_ｄを計算する。なお、式（１５）の（Ｖ_ｂ）_１０は、Ｖ_ｂの１０進数の値を示す。

ステップＳ１３７において、制御部１６１は、次回のＡ／Ｄ変換におけるゲイン及びオフセット電圧の設定値を計算する。制御部１６１は、下記の式（１８）を用いてゲインＧ_ｎｅｘｔを計算する。

すなわち、制御部１６１は、前回のＡ／Ｄ変換におけるセンサ電圧Ｖ_ｄ－１と今回のＡ／Ｄ変換におけるセンサ電圧Ｖ_ｄとを比較する。そして、制御部１６１は、センサ電圧Ｖ_ｄ－１とセンサ電圧Ｖ_ｄとの変化量が閾値α未満である場合、分解能を高くするために、ゲインＧ_ｎｅｘｔを前回のゲインよりも大きい値に設定する。

一方、制御部１６１は、センサ電圧Ｖ_ｄ－１とセンサ電圧Ｖ_ｄとの変化量が閾値βを超える場合、測定範囲を広げるために、ゲインＧ_ｎｅｘｔを前回のゲインよりも小さい値に設定する。また、制御部１６１は、変化量が閾値α以上又は閾値β以下である場合、ゲインＧ_ｎｅｘｔの値を前回の値に維持する、すなわち、ゲインＧ_ｎｅｘｔの値を変化させない。なお、式（１８）において、ゲインに乗算されている係数（２及び１／２）は、任意の値であり、上記の値に限定されない。

更に、制御部１６１は、下記の式（１９）を用いてオフセット電圧Ｖ_{ｏｆｆ＿ｎｅｘｔ}を計算する。
Ｖ_{ｏｆｆ＿ｎｅｘｔ}＝Ｖ_ｄ＋（Ｖ_ｄ－Ｖ_ｄ－１）式（１９）
すなわち、オフセット電圧Ｖ_{ｏｆｆ＿ｎｅｘｔ}は、前回のセンサ電圧Ｖ_ｄ－１と今回のセンサ電圧Ｖ_ｄとの差を、今回のセンサ電圧Ｖ_ｄに加えた値である。
これにより、センサ電圧の変化量が一定の場合に、センサ電圧は、測定範囲の中心となるように設定される。

ステップＳ１３８において、制御部１６１は、ステップＳ１３７において計算されたゲインＧ_ｎｅｘｔが、所定の範囲内であるか否かを判定する。そして、ゲインＧ_ｎｅｘｔが、所定の範囲内にない場合、制御部１６１は、下記の式（２０）を用いて、ゲインＧ_ｎｅｘｔをゲインの上限値（Ｇ_ｎｅｘｔ＝Ｇ_ｍａｘ）又は下限値（Ｇ_ｎｅｘｔ＝１）に設定する。

図５へ戻り、ステップＳ１４において、制御部１６１は、ステップＳ１３２、ステップＳ１３４又はステップＳ１３６において計算されたセンサ電圧Ｖ_ｄ、Ａ／Ｄ変換時に設定されていたゲイン及びオフセット電圧、並びにＡ／Ｄ変換においてオーバーフロー及び／又はアンダーフローの発生に関する情報を上位システムへ送信する。

また、制御部１６１は、センサ電圧Ｖ_ｄ、Ａ／Ｄ変換時に設定されていたゲイン及びオフセット電圧を、次回以降の測定に使用するために、マイクロコンピュータ１６の記憶領域に記憶する。

図７は、第２実施形態に係る、デジタル信号の電圧値の変化量とゲイン及びオフセット電圧の設定との関係を示す図である。

図７に示すように、変化量が閾値α未満である場合、制御部１６１は、ゲインＧ_ｎｅｘｔを前回のゲインよりも大きい値に設定する。変化量が閾値βを超える場合、制御部１６１は、測定範囲を広げるために、ゲインＧ_ｎｅｘｔを前回のゲインよりも小さい値に設定する。

変化量が閾値α以上又は閾値β以下である場合、制御部１６１は、ゲインＧ_ｎｅｘｔの値を前回の値に維持する、すなわち、ゲインＧ_ｎｅｘｔの値を変化させない。
また、オフセット電圧Ｖ_{ｏｆｆ＿ｎｅｘｔ}は、前回のセンサ電圧Ｖ_ｄ－１と今回のセンサ電圧Ｖ_ｄとの差を、今回のセンサ電圧Ｖ_ｄに加えた値である。

このように第２実施形態によれば、制御部１６１は、前回のＡ／Ｄ変換によって得られたデジタル信号に基づくセンサ電圧Ｖ_ｄ－１と、今回のＡ／Ｄ変換によって得られたデジタル信号に基づくセンサ電圧Ｖ_ｄとを比較し、センサ電圧Ｖ_ｄ－１からセンサ電圧Ｖ_ｄへの変化量が閾値α未満である場合、前記アナログ出力信号のゲインＧ_ｎｅｘｔを前回のゲインよりも大きい値に設定し、変化量が閾値βを超える場合、アナログ出力信号のゲインＧ_ｎｅｘｔを前回のゲインよりも小さい値に設定する。

これにより、第２実施形態に係る回路装置１は、センサ電圧の変化量が閾値α未満である場合、ゲインを前回のゲインよりも大きい値に設定することによって、分解能を広くすることができる。一方、回路装置１は、センサ電圧の変化量が閾値βを超える場合、ゲインを前回のゲインよりも小さい値に設定することによって、分解能を狭くすることができる。したがって、回路装置１は、センサ電圧の変化量に応じて、分解能を設定し、広範囲かつ高分解能なＡ／Ｄ変換を高速に行うことができる。

また、制御部１６１は、前回のＡ／Ｄ変換によって得られたデジタル信号に基づくセンサ電圧Ｖ_ｄ－１、及び今回のＡ／Ｄ変換によって得られたデジタル信号に基づくセンサ電圧Ｖ_ｄに基づいて、アナログ出力信号のオフセット電圧Ｖ_{ｏｆｆ＿ｎｅｘｔ}を設定する。これにより、回路装置１は、センサ電圧の変化量が一定の場合、センサ電圧が、測定範囲の中心となるように設定することができる。

また、Ａ／Ｄコンバータ１４は、デジタル信号と共に、Ａ／Ｄ変換においてオーバーフロー及び／又はアンダーフローの発生に関する情報を制御部１６１へ出力する。制御部１６１は、Ａ／Ｄ変換においてオーバーフローが発生した場合、センサ電圧Ｖ_ｄをＡ／Ｄコンバータ１４の測定範囲の上限値として算出し、Ａ／Ｄ変換においてアンダーフローが発生した場合、センサ電圧Ｖ_ｄをＡ／Ｄコンバータ１４の測定範囲の下限値として算出し、Ａ／Ｄ変換においてオーバーフロー又はアンダーフローが発生した場合、次回のＡ／Ｄ変換におけるゲイン及びオフセット電圧を初期値に設定する。これにより、回路装置１は、オーバーフロー及び／アンダーフローが発生した場合であっても、センサ電圧、ゲイン及びオフセット電圧を適切な値に設定することができる。

また、上述した各実施形態は、本発明の好適な実施形態ではあるが、上記各実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。

１回路装置
１１センサ
１２ゲイン調整回路
１３増幅回路
１４Ａ／Ｄコンバータ
１５オフセット調整回路
１６マイクロコンピュータ
１６１制御部

Claims

センサから出力されたアナログ出力信号のゲインを調整するゲイン調整回路と、
前記アナログ出力信号のオフセット電圧を調整するオフセット調整回路と、
前記アナログ出力信号をデジタル信号に変換するＡ／Ｄコンバータと、
前記Ａ／Ｄコンバータによって直前に変換されたデジタル信号の電圧値に基づいて、前記アナログ出力信号のゲイン及びオフセット電圧を設定する制御部と、
を備える回路装置。
前記制御部は、
前記Ａ／Ｄコンバータの測定範囲を前記アナログ出力信号の電圧範囲と一致させるように、前記アナログ出力信号の第１ゲイン及び第１オフセット電圧を設定し、
前記制御部は、前記Ａ／Ｄコンバータによって変換された第１デジタル信号に基づいて第１センサ電圧を算出し、前記第１センサ電圧に基づいて前記オフセット調整回路における前記アナログ出力信号の第２オフセット電圧を設定し、前記ゲイン調整回路における前記アナログ出力信号の第２ゲインを前記第１ゲインよりも大きい値に設定する、
請求項１に記載の回路装置。
前記制御部は、更に、
前記Ａ／Ｄコンバータによって変換された第２デジタル信号、前記Ａ／Ｄコンバータにおける前記測定範囲の上限値及び下限値に基づいて、第２センサ電圧を計算し、
計算された前記第２センサ電圧を上位装置に送信する、
請求項２に記載の回路装置。
前記制御部は、
前回のＡ／Ｄ変換によって得られた前記デジタル信号に基づく第３センサ電圧と、今回のＡ／Ｄ変換によって得られた前記デジタル信号に基づく第４センサ電圧とを比較し、前記第３センサ電圧から前記第４センサ電圧への変化量が第１閾値未満である場合、前記アナログ出力信号の第３ゲインを前回のゲインよりも大きい値に設定し、
前記変化量が第２閾値を超える場合、前記アナログ出力信号の前記第３ゲインを前回のゲインよりも小さい値に設定する、
請求項１に記載の回路装置。
前記制御部は、前回のＡ／Ｄ変換によって得られた前記デジタル信号に基づく前記第３センサ電圧、及び今回のＡ／Ｄ変換によって得られた前記デジタル信号に基づく前記第４センサ電圧に基づいて、前記アナログ出力信号の第３オフセット電圧を設定する、請求項４に記載の回路装置。
前記Ａ／Ｄコンバータは、前記デジタル信号と共に、Ａ／Ｄ変換においてオーバーフロー又はアンダーフローの発生に関する情報を前記制御部へ出力し、
前記制御部は、
Ａ／Ｄ変換においてオーバーフローが発生した場合、前記第４センサ電圧を前記Ａ／Ｄコンバータの測定範囲の上限値として算出し、
Ａ／Ｄ変換においてアンダーフローが発生した場合、前記第４センサ電圧を前記Ａ／Ｄコンバータの測定範囲の下限値として算出し、
Ａ／Ｄ変換においてオーバーフロー又はアンダーフローが発生した場合、次回のＡ／Ｄ変換におけるゲイン及びオフセット電圧を初期値に設定する、
請求項４又は５に記載の回路装置。