JPS6165532A - アナログ信号のデジタル処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ■技術分野 本発明はアナログ信号のデジタル処理およびデータ圧縮
に関し、特に、音声アナログ信号などのＰＣＭデータ圧
縮処理に関する。

■従来の技術 たとえば音声のデジタル処理においては、パルス符号変
調（ＰＣＭ）が知られている。最近は音声デジタル処理
が盛んになり、デルタ変調、差分ＰＣＭ　。

適応差分子’ｃＭ　（ＡＤＰＣＭ）等が用いられる。差
分ＰＣＭは。

デジタルデータのビット数を低減するために、隣り合う
°サンプリングデータの差分を摘出する。

Ａ　Ｄ　［’　ＣＭは、差分の大きさに従って量子化幅
Δｎを遂次変化させる。

しかしながら、音声データ処理では、単位時間当りのサ
ンプリング回数が多く、データのビット数が多いので、
長時間の音声をデジタルデータとしてＲＡ　Ｌｉや他の
記憶媒体に保持することが困難である。つまり、所定容
量の記憶手段に短時間の音声しか記憶できない。

■目的 本発明は、アナログ信号のサンプリングおよびデジタル
変換において、デジタルデータの所要ビット数を低減す
ることを目的とする。

■構成 上記目的を達成するために本発明においては、アナログ
信号を順次にサンプリングし各サンプリングレベルを複
数ビットでなるデジタルデータに変換し； サンプリング順で隣り合うデジタルデータの１次差分の
差分を示す２次差分データを得て、２次差分データを前
記複数ビットより少ない複数ビットでなる少数ビットデ
ジタルデータに変換し；このようにして得た少数ビット
デジタルデータをＲＡＭなどの記憶手段に記憶する。

■効果 これによれば、たとえばアナログ信号をたとえば１バイ
ト（８ビツト）のデジタルデータに変換する場合で、所
定少数ピント数、たとえば１／２バイト（４ビツト）で
２次差分データが得られ。

デジタルデータが、たとえば略１／２に圧縮される。

通常の音声では、２次差分データが原Ａ／Ｄ変換データ
のビット数よりも少ない少数ビット数、たとえば１／２
のビット数で表わされる。しかし、高周波数の音声など
、アナログ信号レベル変化が大きい場合には、時として
２次差分データが所定の少数ビット数を越える場合があ
る。越える場合には、デジタルデータ（２次差分データ
）が所定の少数ビット数で切られるため、再生データが
歪む。

このような歪を低減するために本発明の好ましい実施例
では、２次差分データが少数デジタルデータで表わし得
る範囲内の所定上、下限範囲を外れるときは、該所定上
、下限範囲の限界値を圧縮データとして得て、余りを次
の２次差分データの基になる１次差分データに累算し、
この累算値を基に次の２次差分データを演算する。

これによれば、アナログ信号レベルの変動が大きいなど
で２次差分が所定範囲を外れるときには、外れた分（余
り）そこでは最終データ（２次差分データ）が正確を欠
くことになるが、余りが次に繰り越されるので、信号レ
ベルが所定範囲内に戻ってからそれまでの余り分が上載
せされて信号波形幅が伸びることになり、この分信号の
再現性が高くなる。

〔実施例〕

第１図に本発明の一実施例の構成を示す。この実施例は
、音声をアナログ信号に変換し、該アナログ信号をＡ／
Ｄ変換し、Ａ／Ｄ変換データをマイクロプロセッサ７で
データ圧縮して該プロセッサ内のＲＡＭにメモリし、再
生時には、圧縮データより原Ａ／Ｄ変換データを復号し
てＤ／Ａ変換してアナログ信号を再生し、音声を発声す
るものとした、ボイスレコーダである。

音声は、音波／電気変換器１のマイクロホン１ａでアナ
ログ電気信号に変換され、増幅器１ｂで増幅される。

変換器１の出力アナログ信号は、ゲイン調整増幅器２で
設定されたゲインで増幅される。ゲイン調整増幅器２は
演算増幅器２ａ、可変抵抗２ｂ等で構成されている。オ
ペレータの操作で可変抵抗２ｂの設定を変更することが
できる。可変抵抗２ｂの調整で、後述するＡ／Ｄ変換に
適した振幅（振れ幅）にアナログ信号を調整し得る。増
幅器２の出力はオフセット調整器３を通して、またロー
パスフィルタ４を通してサンプルホールド回路５に印加
される。

オフセット調整器３は演算増幅器３ａ、可変抵抗器３ｂ
等で構成されており、アナログ信号のレベル調１１（バ
イアス調整）を行なう。可変抵抗３ｂを調整してアナロ
グ信号の振動範囲を後述するＡ／Ｄ変換のレンジに調整
し得る。

サンプルホールド回路５は、スイッチング回路５ａ、レ
ベルホールド用のコンデンサ５ｂ等で構成されており、
サンプル指示信号（Ｓ／Ｈ）が所定レベルになるとその
ときの入力アナログ信号レベルをコンデンサ５ｂに保持
し、サンプル指示信号が他のレベルに変わってその次に
再度所定レベルになるまで、そのレベルを保持する。

コンデンサ５ｂの保持レベル（電圧）がＡ／Ｄコンバー
タ６に印加される。

Ａ／Ｄコンバータ６は、８ビツトパラレル出力のＡ／Ｄ
変換ＩＣ６ａとＪＫフリップフロップ６ｂで構成されて
いる。マイクロプロセッサ（以下ＣＰＵと称す）７がフ
リップフロップ６ｂのセット、リセットを制御してサン
プルホールド回路５のサンプリングおよびホールドを制
御し、かつコンバータｒｃ　　６ａにＡ／Ｄ変換を指示
する。

Ａ／Ｄ変換データ（８ビツト）がＣＰＵ　　７に与えら
れると、ＣＰＵ　　７は、２次差分演算をして圧縮デー
タ（通常４ビツトの２次差分データ）を作成し、順次に
ＲＡＭにメモリする。

ＣＰＵ　　７には、操作ボード１２より、記録（音声記
録）、再生（音声再生）、停止等の動作モード指示信号
が与えられる。記録が指示されているときには、ＣＰＵ
　７は、略一定の時間間隔でＡ／Ｄコンバータ６にＡ／
Ｄ変換を指示し、Ａ／Ｄ変換データを得てこれを２次差
分処理して通常４ビツトの圧縮データを作成し内部ＲＡ
Ｍに順次にメモリする。

再生が指示されているときには、ＣＰＵ　７が内部ＲＡ
Ｍにメモリしている音声圧縮データ（２次差分データ）
を先にメモリしたものから順に読み出して複合処理して
、Ａ／Ｄ変換データに相当するデジタルデータ（８ビツ
ト）を再生し、これをＤ／Ａコンバータ８に与える。

コンバータ８が再生したアナログ信号はバッファアンプ
９を通し更にローパスフィルタ１０を通して電気／音波
変換器１１に与えられ、そこで音波に変換される。

ＣＰＵ　　７の内部ＲＯＭには、音声データ圧縮記録処
理、再生処理、およびその他、操作ボード１２よりのモ
ード指示信号に応答する数種のモードを実行するプログ
ラムが格納されている。

第２図に、該プログラムに基づいたＣＰＵ　　７の動作
概要を示す。ＣＰＵ　７は、それに電源が投入されると
、初期化を実行しくステップｌ：以下「ステップ」を省
略して単に数字のみをカッコ内に示す）、これを終了す
ると操作ボード１２のキースイッチの状態読取を行なう
（２）。

状態読取（２）で記録が指示されていると、ＣＰＵ　　
７は、記録（４）を実行する。再生が指示されていると
再生（６）を実行する。停止が指示されていると、そこ
でそれまで行なっていたモードの動作を停止する（８）
。

第３図に記録（４）動作の詳細を示す。記録に進むとＣ
ＰＵ　　７は、まず開始フラグ（記録に始めて入ったと
きにはこのフラグはなし：初期データ読込みを終了して
からセットされる）を参照しく９）、それがないと、タ
イマフラグ（サンプリング周期を定めるｄ　ｔ　＝０．
２ｍ５ｅｃのプログラムタイマがセットされていること
を示すフラグ：記録に始めて入ったときにはこのフラグ
はなし２１回タイマをセットしてからこのフラグがセッ
トされる）を参照する（１０）。

タイマフラグが無いと、Ａ／Ｄ変換をコンバータ６に指
示し、コンバータ６より８ビツトＡ／Ｄ変換データを受
ける（１１）　、これにより、第１回のＡ／Ｄ変換とそ
のデータ取込みを行なったことになる。８ビツトＡ／Ｄ
変換データを受けると、ＣＰＵ　　７は、演算用に一時
データを格納するレジスタ（ＲＡＭの一メモリ領域）の
データをシフトして、最新のデータを格納するＭｎ、３
　レジスタに８ビツトＡ／Ｄ変換データをメモリする（
１２）。

次に、ＣＰＵ７は、初期データ読込回数を示す値ｉ　（
カウントレジスタの内容）を１インクレメント（１カウ
ン１−アンプ）Ｌ（１４）、カウントアツプしたｉ値を
３と比較する（１５）。ｉが３になっていないと（３回
のデータ読込を終えていないと）、ｄｔタイマ（０，２
ｍ５ｅｃプログラムタイマ）をセットしく１６）、タイ
マフラグをセットしく１７）、メインルーチン（第２図
）に戻る。

メインルーチンに戻ると、操作ボード読取（２）を実行
し、同じく記録が指示されていると、第３図の記録サブ
ルーチンに進む。この状態では、まだ開始フラグがセッ
トされていないが、タイマフラグがセントされているの
で、ステップ１０から１８に進んでｄｔタイマがタイム
オーバしているか参照し、タイムオーバしていないとま
たメインルーチンに戻り、ステップ２−３−４＝第３図
の９−１ｏ−１８−２−・・・と循還している。

ｄｔタイマがタイムオーバすると、Ａ／Ｄ変換をコンバ
ータ６に指示し、コンバータ６より８ビツトＡ／Ｄ変換
データを受ける（１１）　、これにより、第２回のＡ／
Ｄ変換とそのデータ取込みを行なったことになる。８ビ
ツトＡ／Ｄ変換データを受けると、ＣＰＵ７は、演算用
に一時データを格納するレジスタ（ＲＡＭの一メモリ領
域）のデータをシフトして、最新のデータを格納するＭ
ｎ＋３レジスタに８ビツトＡ／Ｄ変換データをメモリす
る（１２）、次に、ＣＰＵ　　７は、初期データ読込回
数を示す値ｌ　（カウントレジスタの内容）を１インク
レメント（１カウントアツプ）しく１４）、カウントア
ツプしたｉ値を３と比較する（１５）。ｉが３になって
いないと（３回のデータ読込を終えていないと）、ｄｔ
タイマをセットしく１６）、タイマフラグをセットしく
１７）、メインルーチン（第２図）に戻る。

メインルーチンに戻ると、操作ボード読取（２）を実行
し、同じく記録が指示されていると、第３図の記録のサ
ブルーチンに進む。この状態では、まだ開始フラグがセ
ットされていないが、タイマフラグがセットされている
ので、ステップ１０から１８に進んでｄｔタイマがタイ
ムオーバしているか参照し、タイムオーバしていないと
またメインルーチンに戻り、ステップ２−３−４＝第３
図の９−１０−１８−２−・・・と循還している。

ｄｔタイマがタイムオーバすると、Ａ／Ｄ変換をコンバ
ータ６に指示し、コンバータ６より８ピッｔ−Ａ／Ｄ変
換データを受ける（１１）。これにより、第３回のＡ／
Ｄ変換とそのデータ取込みを行なったことになる。８ビ
ツトＡ／Ｄ変換データを受けると、ＣＰＵ　　７は、演
算用に一時データを格納するレジスタ（ＲＡＭの一メモ
リ領域）のデータをシフトして、最新のデータを格納す
るＭｎ＋３　レジスタに８ビツトＡ／Ｄ変換データをメ
モリする。この状態で、Ｍ　ｎ　＋　ａ〜Ｍｎレジスタ
の内容は次の通りになっている。

Ｍｎレジスタの内容・・・−一一一− Ｍｎ＋ルジスタの内容・・・第１回Ａ／Ｄ変換データＭ
　ｎ　＋　２レジスタの内容・・・第２回Ａ／Ｄ変換デ
ータＭｎや３レジスタの内容・・・第３回Ａ／Ｄ変換デ
ータ次にＣＰＵ　　７は、初期データ読込回数を示す値
ｉ　（カウントレジスタの内容）を１インクレメント（
１カウントアツプ）Ｌ（１４）、カウントアツプしたｉ
値を３と比較する（１５）、ｉが３になっているので、
開始フラグをセットしく１９）、ｄｔタイマをセットし
く１６）、タイマフラグをセットしく１７）、メインル
ーチン（第２図）に戻る・ メインルーチンに戻ると、操作ボード読取（２）を実行
し、同じ＜ｉａａが指示されていると、第３図の記録の
サブルーチンに進む。この状態では、開始フラグがセッ
トされているので、今度はステップ９から２０に進み、
ｄｔタイマがタイムオーバしているか参照し、タイムオ
ーバしていないとまたメインルーチンに戻り、ステップ
２−３−４＝第３図の９−２０−２−・・・と循還して
いる。

ｄｔタイマがタイムオーバすると、Ａ／Ｄ変換をコンバ
ータ６に指示し、コンバータ６より８ビツトＡ／Ｄ変換
データを受ける（２１）。これにより、第４回のＡ／Ｄ
変換とそのデータ取込みを行なったことになる。８ビツ
トＡ／Ｄ変換データを受けると、ＣＰＵ　　７は、演算
用に一時データを格納するレジスタ（ＲＡＭの一メモリ
領域）のデータをシフトして、最新のデータを格納する
Ｍ　ｎ　＋　ａレジスタに８ビツトＡ／Ｄ変換データを
メモリする。この状態で、Ｍｎ＋３〜Ｍｎレジスタの内
容は次の通りになっている。

Ｍｎレジスタの内容・・・第１回Ａ／Ｄ変換データＭｎ
＋＋レジスタの内容・・・第２回Ａ／Ｄ変換データＭ’
ｎや２レジスタの内容・・・第３回Ａ／Ｄ変換データＭ
　ｎ　＋　３　レジスタの内容・・・第４回Ａ／Ｄ変換
データここでＣＰＵ　　７は、１次差分演算を行なう（
２３）。

なお、以下の説明を簡略にするために、ここで、この実
施例でのデータ圧縮処理の思想を説明する。

８ビツトＡ／Ｄ変換データ（第６ａ図）を１１ビツトデ
ータ（第６ｂ図）に圧縮処理するのが原則であるが、２
次差分データのビット数が符号を含めて４ビツトに収ま
らないときがあり得る。４ビツトに収まらないときにデ
ータを４ビツトでカットしこれを圧縮データすると、そ
こで圧縮データの精度が悪く、再生データは原データよ
り歪んだものとなる。

そこで、２次差分データの有効ビット数が６以上の時に
は、第６ｃ図に示すデータ構成で原Ａ／Ｄ変換データ８
ビット（正確には平均値Ａｎ　＋１　）を圧縮データに
変えてＲＡＭにメモリする。５ビツトのときには、繰り
越し処理を行なう。

なお１本実施例で４ビツトで表わすデータ（第６ｂ図）
は次の通りである。

１０進数　４ビツトデータ ＋６　　０１１０ ＋５　　０１０１ ＋４　　０１００ ＋３　　００１１ ＋２　　　　００１０ ＋１　　　　０００１ ｏ　　　　　ｏｏｏ。

−・３　　　　１１０１ 注：＋７＝０１１１は、原データを示す指標として使用
する（第６ｃ図参照）。

次に、この実施例での１次差分演算と２次差分演算およ
び付加的な演算処理を説明する。

アナログ信号のサンプリングレベル（およびその８ビツ
トＡ／Ｄ変換データ）を第５ａ図に示すように古いもの
から、 Ｍｎ（Ｍｎレジスタの内容がこれを示す）。

Ｍｎヤ１　（Ｍｎ＋ｉレジスタの内容がこれを示す）。

Ｍｎ＋２　　（Ｍｎ＋２レジスタの内容がこれを示す）
。

Ｍｎ＋３　　（Ｍｎ＋３　レジスタの内容がこれを示す
）とし、第５ｂ図に示すように、隣り合うものの平均を
とると平均は、 Ａｎ＝（Ｍｎ＋Ｍｎ＋　１）／２ｒ Ａｎ＋１　”　（Ｍｎ＋ｔ　＋Ｍｎ＋２　）／２゜Ａｎ
＋２　＝　（Ｍｎ＋２　＋Ｍｎ＋３　）／２となる。

次に、第５Ｃ図に示すように１次差分（原データの平均
値の１次差分）°をとると、１次差分は、Ｂｎ＝Ａｎ＋
　１　−Ａｎ。

＝（Ｍ　ｎ　＋　２−　Ｍ　ｎ）　／　２Ｂｎ４１　　
＝Ａｎ＋２　−Ａｎ＋１ ＝（Ｍｎ＋ａ　　Ｍｎ＋　１）／２ となる。２次差分は、 Ｃｎ＝Ｂｎ＋１−Ｂｎ　　　　書Ｔ・（１）である。こ
れを第５ｄ図に示す。この実施例では、この（１）式に
基づいて２次差分を演算する。なお、この２次差分Ｃｎ
は次のような内容であり、原データＭ　ｎ　、　Ｍ　ｎ
　＋１　＋　Ｍ　ｎ　＋　２１　Ｍ　ｎ　＋　３より次
のように直接に求めることができる。

Ｃｎ＝Ｂｎ＋１−Ｂｎ −Ａｎ　＋２　　２　Ａｎ　＋　１　　＋　Ａｎ＝　　
（Ｍｎ、３　−Ｍｎ４２　−Ｍｎ＋　１　　＋Ｍｎ）／
　２・　・　・（２） 上記（１）式で２次差分Ｃｎを得るまでの演算処理と上
記（２）式で２次差分Ｃｎを得る演算処理とを比較する
と、（２）式で一気に演算する方が簡単で速い。

したがって、上記（２）式で演算してもよいが、本実施
例では、後述する繰り越し処理のために、（１）式で演
算するようにしている。

この実施例では、（１）式で２次差分を演算し、２次差
分デジタルデータの有効桁数が５ビツト以下で、しかも
４ビツトで表わしきれない場合には。

余りの繰り越し処理をし、それにおいて余りを次の演算
用の１次差分の値に累算する。この繰り越し処理を説明
する。

第５ｄ図に示す如きの２次差分（Ｃｎ）が第７図に示す
ように、３ビツト（４ビツトで圧縮データを表わすが、
１ビツトは符号データ用に使用）で表わし得る範囲一６
〜＋６の範囲を外れるとき（第７図の点線部）には、そ
のまま限界値（−６又は＋６）とすると圧７縮データが
、第７図に示す−６〜＋６の範囲内外をカットしたデー
タとなり、再生データに歪をもたらす。そこでこの実施
例では、−６〜＋６の範囲を外れた分を次の１次差分値
に上乗せして上乗せした値を次の２次差分計算に用いる
。これにより、２次差分値は第７図に示す斜線の外側の
実線で示されるように、−６〜＋６の範囲を外れた分、
信号幅を広げた形となる。

この広がった波形でも正確には再生データに歪をもたら
すはずであるが、単純に−６〜＋６の範囲でカットした
場合よりも再生特性が良い。

第３図に示すステップ２３〜２７．３８〜４０および４
１〜４３は、このような繰り越し処理を行なうためのス
テップである。

再度第３図を参照する。なお、タイミングは第５ａ〜５
ｄ図を参照。

ステップ２３ａで原データＭｎ＋１とＭ　ｎ　、　３か
ら今回の１次差分Ｂｎ＋１を演算すると、ＣＰＵ　　７
は、令達の累算値ｂ　（ｂは後述するｂレジスタの内容
）を１次差分Ｂｎ＋１に加算（ｂが負であると結局減算
となる）して、加算した値を１次差分Ｂｎ＋＋としく２
３ｂ）、この１次差分Ｂｎ＋１と前回の１次差分Ｂｎよ
り２次差分Ｃｎを計算し、２次差分Ｃｎの有効桁数を参
照（２９）してそれが６ビツト以上であるか否かに従が
って、５ビツト以内であると、これを限界値と比較する
（２５゜２６）。

なお、Ｂｎは後述するＢｎレジスタにメモリしている前
回の１次差分演算値である。

さて、２次差分Ｃｎが設定範囲一６〜＋６の範囲内にあ
ると、ｂレジスタの内容をクリアしく２７）、該４ビツ
トをＲＡＭにメモリしく３０）、ＲＡＭの書込アドレス
を参照して書込領域が終了しているか否かを見る（３１
）。

書込領域が終了していると第２図の停止（８）に進む。

終了していないとｄｔタイマをセットし、メインルーチ
ン（第２図）の操作ボード読取（２）に進み、操作ボー
ドで別の指示がないと第３図の記録に戻る。

ステップ２５で２次差分Ｃｎが上限＋６を越えていると
、Ｃｒ＋−＋６とし、Ｃｎより上限値６を減算した値を
ｂレジスタにメモリしく３８）、Ｃｎ＝６＝Ｂｎ＋１−
Ｂｎ、Ｂｎ＋１　＝Ｃｎ−Ｂｎ＝Ｂｎ＋６であるので、
Ｂｎ＋１　＝Ｂｎ＋６をＢｎレジスタにメモリする（４
０）。

そしてステップ３０に進み、Ｃｎ＝６　（４ビツト）を
ＲＡＭに書込む。

ステップ２６で２次差分Ｃｎが下限−６を越えていると
、Ｃｎ＝−６とし、Ｃｎより下限値−６を減算した値を
ｂレジスタにメモリしく４１）、Ｃｎ＝−６＝Ｂｎ、１
−Ｂｎ、Ｂｎ＋１　＝Ｃｎ−Ｂｎ＝Ｂｎ−６であるので
、Ｂｎ＋１＝Ｂｎ−６をＢｎレジスタにメモリする（４
３）。

そしてステップ３０に進み、Ｃｎ＝−６（４ビツト）を
ＲＡＭに書込む。

ステップ２９で、２次差分データＣｎが６桁以上であっ
たときには、ステップ２９から３４ａに進み、正確な２
次差分Ｂｎ＋１を演算し、Ｂｎレジスタに演算値を更新
メモリし、ｂレジスタをクリアする（３４ａ）。そして
平均値Ａｎを’ｔＤｔ算しく３４ｂ）、この平均値Ａｎ
（１バイト）の先頭に、生データそのものであることを
示す４ビツト（７を示す０１１１）　を付してＲＡＭに
メモリする（３５）。前述のように、ステップ３４ａで
余りｂ補正を加えないで１次差分Ｂｎ＋１を演算し、ｂ
レジスタ　（余りレジスタ）をクリアするのは、このよ
うに生データＡｎを記憶データとするので、繰り越し処
理の補正分をクリアするためである。

その後は、操作ボード読取２でストップが指示されるか
、あるいはＲＡＭの書込アドレスが最終のものになるま
で、ステップ９−２０−２−３−９、および、ステップ
９−２Ｏ−２１−２２−２３ａ−２３ｂ−２４〜３２−
２−３−９を循還する。

以上に説明した記録制御により、サンプリングデータＭ
ｎ、Ｍｎ＋１　、Ｍｎ、２　、Ｍｎ＋３の平均値Ａｎ＋
　Ａｎ＋　ｌｒ　Ａｎ＋２に基づいた１次差分Ｂｎ−１
＋　Ｂｎ、Ｂｎ＋　１が演算され、更に２次差分Ｃｎが
演算されて、２次差分Ｃｎが所定範囲を大きく外れると
き（有効桁が６桁以上）には、指標（０１１１）　　を
付して生データ　（Ａｎｎ二戸ハイドがＲＡＭにメモリ
される。２次差分Ｃｎの有効桁数が４ピツ１〜以下であ
ると、４ビツトが圧縮データとしてＲＡ　Ｍにメモリさ
れる。２次差分Ｃｎの。

有効桁数が５ビツトのときには、Ｃｎは上、下限値（＋
６．−６）に定められ、繰り越し処理をした上で、ＲＡ
Ｍにメモリされる。

以上のように、処理結果を示すデータは概略で、生デー
タ（１バイト）の半分の４ビツトとなり、圧縮率が高い
。その分、メモリに記録し得る音声データ量が増大する
。２次差分Ｃｎが所定ピッ１〜より大きく外れるとき（
有効桁が６ビツト以上）には生データ（１バイト十指標
）を記録データとするので、大きな歪が回避され、しか
も、そこで再生データの基準が正確に定まるので、ノイ
ズ耐性が高い。２次差分Ｃｎが所定ビットより少し外れ
るとき（有効桁が５ビツト）には繰り越し処理をするの
で、再生の歪が低減される。

次に第４図を参照して再生処理を説明する。操作ボード
１２より再生が指示されると、ＣＰＵ７は、まず開始フ
ラグ（再生に始めて入ったときにはこのフラグはなし：
初期データ読込みを終了してからセットされる）を参照
しく４４）、それがないと、タイマフラグ（サンプリン
グ周期を定めるｄ　ｔ　＋０．２ｍ５ｅｃのプログラム
タイマがセットされていることを示すフラグ：再生に始
めて入ったときにはこのフラグはなし８１回タイマをセ
ットしてからこのフラグがセットされる）を参照する（
４５）。

タイマフラグが無いと、内部ＲＡＭより最初の１バイト
を読み出す（４６）。これにより、第１回のＡ／Ｄ変換
データの読み出しを行なったことになるａ　１バイト（
８ビツト）のＡ／Ｄ変換データを読み出すと、ＣＰＵ　
　７は、演算用に一時データを格納するレジスタ（ＲＡ
Ｍの一メモリ領域）のデータをシフトして、最新のデー
タを格納するＭ　ｎ　＋３　レジスタに１バイトＡ／Ｄ
変換データ（読み出しデータ）をメモリする（４７）。

次に、ＣＰＵ７は、初期データ読込回数を示す値ｉ　（
カウントレジスタの内容）を１インクレメント（１カウ
ントアツプ）Ｌ、（４８）、カウントアツプしたｉ値を
３と比較する（４９）。ｉが３になっていないと（３回
めデータ読込を終えていないと）、ｄｔタイマ（０、２
ｍ５ｅｃプログラムタイマ）をセットしく５０）、タイ
マフラグをセットしく５１）、メインルーチン（第２図
）に戻る。

メインルーチンに戻ると、操作ボード読取（２）を実行
し、同じく再生が指示されていると、第４図の再生サブ
ルーチンに進む。この状態では、まだ開始フラグがセッ
トされていないが、タイマフラグがセットされているの
で、ステップ４５から５２に進んでｄｔタイマがタイム
オーバしているか参照し、タイムオーバしていないとま
たメインルーチンに戻り、ステップ２−３−５−６＝第
４図の４４−４５−５２−２−・・・と循還している。

ｄｔタイマがタイムオーバすると、ＲＡＭより次の１バ
イトを読み出す（４６）。これにより、第２回のＡ／Ｄ
変換データの読み出しを行なったことになる。１バイト
Ａ／Ｄ変換データ読み出すと。

ＣＰＵ　　７は、演算用に一時データを格納するレジス
タ（ＲＡＭの一メモリ領域）のデータをシフトして、最
新のデータを格納するＭｎ＋３　レジスタに１バイトＡ
／Ｄ変換データをメモリする（４７）。次に、ＣＰＵ　
　７は、初期データ読込回数を示す値ｉ　（カウントレ
ジスタの内容）を１インクレメント（１カウントアツプ
）Ｌ　（４８）。

カウントアツプしＬｔ値を３と比較する（４９）。

ｉが３になっていないと（３回のデータ読込を終えてい
ないと）、ｄｔタイマをセットしく５０）、タイマフラ
グをセットしく５１）、メインルーチン（第２図）に戻
る。

メインルーチンに戻ると、操作ボード読取（２）を実行
し、同じく再生が指示されていると、第４図の再生のサ
ブルーチンに進む。この状態では、まだ開始フラグがセ
ットされていないが、タイマフラグがセットされている
ので、ステップ４５から５２に進んでｄｔタイマがタイ
ムオーバしているか参照し、タイムオーバしていないと
またメインルーチンに戻り、ステップ２−３−５−６＝
第４図の４４−４５−５２−２−・・・と循還している
。ｄｔタイマがタイムオーバすると、次の１バイトをＲ
ＡＭより読出す（４６）。これにより、第３回のＡ／Ｄ
変換データをＲＡＭより読み出したことになる。１バイ
トＡ／Ｄ変換データを読み出すと、Ｃ，ＰＵ　　７は、
演算用に一時データを格納するレジスタ（ＲＡＭの一メ
モリ領域）のデータをシフトして、最新のデータを格納
するＭｎ＋ａレジスタに１バイトＡ／Ｄ変換データをメ
モリする。この状態で、Ｍｎ　＋３　”Ｍｎレジスタの
内容は次の通りになっている。

Ｍｎレジスタの内容・・・−一一一− Ｍｎ、ルジスタの内容・・・第１回Ａ／Ｄ変換データＭ
ｎ＋２レジスタの内容・・・第２回Ａ／Ｄ変換データＭ
　ｎ　＋　３レジスタの内容・・・第３回Ａ／Ｄ変換デ
ータ次にＣＰＵ　　７は、初期データ読込回数を示す値
ｉ　（カウントレジスタの内容）を１インクレメント（
１カウントアツプ）Ｌ、（４８）、カウントアツプした
ｉ値を３と比較する（４９）。ｉが３になっているので
、開始フラグをセットしく５３）、ｄｔタイマをセント
しく５０）、タイマフラグをセットしく５１）、メイン
ルーチン（第２図）に戻る。

メインルーチンに戻ると、操作ボード読取（２）を実行
し、同じく再生が指示されていると、第４図の再生のサ
ブルーチンに進む。この状態では、開始フラグがセラ１
〜されているので、今度はステップ４４から５４に進み
、ｄｔタイマがタイムオーバしているか参照し、タイム
オーバしていないとまたメインルーチンに戻り、ステッ
プ２−３−５−６＝第４図の４４−５４−２−・・・と
循還している。ｄｔタイマがタイムオーバすると、次に
は、４ビツトをＲＡＭより読み出しく５５）、これが７
（実データを示す指ｍ）であるか否かを見る（５６）。

該４ビツトが７で示すものでないと、これは圧縮データ
であるのでこれをＣｎと置いて、Ｍｎ＋３　＝２Ｃｎ＋
Ｍｎ＋２　＋Ｍｎ＋　１＋Ｍｎ。

Ｍｎ、２　：　Ｍｎ＋ａ　レジスタの内容。

Ｍｎ４１　：　Ｍｎ＋２レジスタの内容。

Ｍｎ：　Ｍｎ＋ルジスタの内容 を演算しく５７）、７を示すものであったときには、次
の１バイトをＲＡＭより読み出してこれをＭｎ、３とし
く５８）、ＣＰＵ　　７は、演算用に一時データを格納
するレジスタ（ＲＡＭの一メモリ領域）のデータをシフ
トして、最新のデータを格納するＭｎ＋３　レジスタに
Ｍ　ｎ　＋３をメモリする（５９）。

次にＣＰＵ　　７は、Ｍｎレジスタのデータ（１バイト
）をＤ／Ａコンバータ８に出力セットしく６０）、ｄｔ
タイマをセットしく６１）、メインルーチン（第２図）
の操作ボード読取（２）に戻り、同じく再生が指示され
た状態にあると、また第４図の再生サブルーチンに戻り
、ステップ４４−５４と進み、ｄｔタイマのタイムオー
バを待つ。タイムオーバすると、前述と同様に、ＲＡＭ
より４ビツトの読出しをして、その内容（７か否か）に
従って前述のデータ再生を行なう。

なお、前述の再生フロー（第４図）では、初期データ３
バイトを読み出しをｄｔ間隔で行なうようにしているが
、−気に初期データ３バイトと次の４ビツトデータを読
み出して、データ再生演算をして再生データをＤ／Ａコ
ンバータ８に出力セットした後に、ｄｔ毎に次の４ビツ
トを読み出すようにしてもよい。

第８図に本発明のもう１つの実施例を示す。この実施例
では、パーソナルコンピュータ１００を演算処理手段お
よび記憶手段として用いて、音声データをまず記憶容量
が大きいＲＡＭ　１０４にメモリし、必要に応じてそれ
を７０ツピーデイスク装置１２０のフロッピディスク、
および又は、ハードディスク装置１１８にメモリするよ
うにしたものである。パーソナルコンピュータ１００に
は、拡張インターフェイス１４およびパラレルインター
フェイス１３を介してＡ／Ｄコンバータ６およびＤ／Ａ
コンバータ８が接続されている。音波／電気変換器１か
らＡ／Ｄコンバータ６までの接続および構成、ならびに
、Ｄ／Ａコンバータ８から電気／音波変換器１１までの
接続および構成は、前述の、第１図に示す実施例と同じ
である。

この実施例では、パーソナルコンピュータ１００のＣＰ
Ｕ１０２に前述の記録制御、再生制御を行なわせるプロ
グラムは、ＣＰＵの内部ＲＡＭに圧縮データを書込み、
それよりデータを読み出す部分を、外部ＲＡＭ　１０４
の増設部に圧縮データを書込み、またそれよりデータを
読み出す形に改変されてフロッピーディスクに記録され
ている。音声データ記録、再生にさきだって、パーソナ
ルコンピュータ１００のフロッピーディスク装置１２０
に該フロッピーディスクがセットされ、そのプログラム
がＲＡＭ１０４の標準部に書込まれる。その後に、キー
ボード１０１よりの指示に応じて、該プログラムに従っ
て音声データ記録又は再生が実行される。ＲＡＭ　Ｉ　
Ｏ４の増設部に音声データを記憶した後は、再生指示に
応じて音声を再生するのは勿論、通常のパーソナルコン
ピュータの動作と同じく、ＲＡＭ　１０４の増設部の音
声データをフロッピーディスクに記録し得る。

また、音声データを記録したフロッピーディスクをパー
ソナルコンピュータ１００にセフ１−シてデータの読込
みをして該データをＲＡＭ　１０４に移し、それから音
声データを再生（発声）し得る。

このように本発明のデータ処理装置は、パーソナルコン
ピュータを用いて実現できる。

上記第１の実施例（第１図）および第２の実施例（第８
図）のいずれにおいても、１回に記録し得る音声のデー
タ数（時間）は、それぞれＣＰＵ７の内部ＲＡＭのメモ
リ容量および増幅ＲＡ　Ｍ２Ｏ３のメモリ容量で定まる
。

しかしベアバッファメモリを用いて、一方にデータを書
込んでいる中に、他方より読み出してフロッピーディス
クなどの第２の記録媒体に書込み、該一方の書込みが終
ると、他方を書込にして該一方よりデータを読み出して
第２の記録媒体に書込むことにより、ＣＰＵ７の内部Ｒ
ＡＭや増設ＲＡ　Ｍ２Ｏ３では記録し得ない、比較的に
長時間の音声データを記録することができる。

第９図に示す実施例はこのようにするものである。この
実施例では、パラレルインターフェイス１３に２グルー
プのＲＡＭとそれらの読み書きを制御する制御素子を組
込んだバッファメモリベアユニット１２２が接続されて
いる。、この実施例では、ユニット１２２がＲＡＭの読
み書きアドレスを指定し、パーソナルコンピュータｌｏ
ｏが、音声データをユニット１２２に与える。一方の書
込が終了するとユニット１２２が自動的に書込ＲＡＭを
他方に切換えると共に、パーソナルコンピュータ１００
にフロッピー書込を指示し、該一方のＲＡＭのデータを
転送する。他方のＲＡＭの書込が終了すると、一方のＲ
ＡＭを書込として他方のＲＡＭのデータをフロッピーデ
ィスクに記録する。このように２組のＲＡＭを交互に書
込とし、かつ読み出しとする。このようにしてイこの実
施例では、フロッピーディスクの記録容量分の音声デー
タ記録が可能である。

【図面の簡単な説明】 第１図は、本発明の一実施例の構成を示、す電気回路図
、第２図は第１図に示すマイクロプロセッサ７の制御動
作概要を示すフローチャート、第３図は音声データ記録
制御動作を示すフローチャート、第４図は音声データ再
生制御動作を示すフローチャートである。 第５ａ図、第５ｂ図、第５ｃ図および第５ｄ図は、第、
１図に示す実施例の、それぞれ音声アナログ信号のサン
プリングタイミング、平均値演算タイミング、１次差分
演算タイミングおよび２次差分演算タイミングを示すタ
イムチャー１〜であり、これらの図面で時間軸は同一と
している。 第６ａ図は第１図に示す実施例の、Ａ／Ｄ変換データの
ビット構成を示す平面図、第６ｂ図は圧縮データのビッ
ト構成を示す平面図、第６ｃ図は生データ記録のときの
データ構成を示す平面図である。 第７図は、第１図に示す実施例の、繰り越し処理に関す
る説明図であり、正確な２次差分データ（点線）と記録
するデータ（斜線の上側実線）との相関を示すグラフで
ある。 第８図は本発明の他の１つの実施例の構成を示すブロッ
ク図、第９図は本発明のもう１つの実施例の構成を示す
ブロック図である。 １０２：マイクロプロセッサ １０３：リードオンリメモリ １０４：ランダムアクセスメモリ １１６　：　ＣＲＴコントローラ １１７：ハードディスクコントローラ １１８ニハードデイスク装置 １１９：フロッピーディスクコントローラ１２０：フロ
ッピーディスク装置 第６８阿 η６ｂ面 第６ｃ羽 児７Ｔ ＋６ε超ｉＴ；茗５分力でｔ乃られ。 双〜二、１１！でれろ。

Claims (2)

【特許請求の範囲】
1. （１）アナログ信号を順次にサンプリングし各サンプリ
   ングレベルを複数ビットでなるデジタルデータに変換す
   るアナログ−デジタル変換手段；サンプリング順で隣り
   合うデジタルデータの１次差分の差分を示す２次差分デ
   ータを得て、２次差分データを前記複数ビットより少な
   い複数ビットでなる少数ビットデジタルデータに変換す
   る演算処理手段；および、 少数ビットデータを記憶する記憶手段； を備える、アナログ信号のデジタル処理装置。
2. （２）演算処理手段は、２次差分データが少数ビットデ
   ジタルデータで表わし得る範囲内の所定上、下限範囲を
   外れるときは、該所定上、下限範囲の限界値を２次差分
   データとし、余りを次の２次差分データの基となる１次
   差分データに累算し、累算値を基に次の２次差分データ
   を得る、前記特許請求の範囲第（１）項記載の、アナロ
   グ信号のデジタル処理装置。