JPS6165460A - 半導体モ−ルド方法 - Google Patents

半導体モ−ルド方法

Info

Publication number
JPS6165460A
JPS6165460A JP18757284A JP18757284A JPS6165460A JP S6165460 A JPS6165460 A JP S6165460A JP 18757284 A JP18757284 A JP 18757284A JP 18757284 A JP18757284 A JP 18757284A JP S6165460 A JPS6165460 A JP S6165460A
Authority
JP
Japan
Prior art keywords
leads
lead
mold
lead frame
molding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18757284A
Other languages
English (en)
Other versions
JPH0638435B2 (ja
Inventor
Toshikatsu Tsunehiro
経広 敏克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59187572A priority Critical patent/JPH0638435B2/ja
Publication of JPS6165460A publication Critical patent/JPS6165460A/ja
Publication of JPH0638435B2 publication Critical patent/JPH0638435B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は半導体素子の樹脂封止を行なう半導体モールド
方法に係り、特にモールド外形寸法が小さく、リード幅
が狭く、リード厚さが薄く、さらに実装時のリード長さ
が短い小型の半導体装置のモールド方法に関する。
〔発明の技術的背頭] 従来、樹脂封止型の半導体装置は、モールド後は例えば
第6図に示すような状態となっている。
すなわち、多数個の半導体素子載置部分を有するリード
フレーム11に半導体素子を固定し、ワイヤボンディン
グで配線を行なった後、金型によりモールド樹脂12で
封止をしたものである。ここで、13、14.15はそ
れぞれ外部に取り出されたリードを示す。
第7図及び第8図はそれぞれモールド金型にリードフレ
ーム11を挿入し、リード13〜15を上金型21、下
金型22で挟持した時の断面を示すものである。下金型
22には、挟持の際、リード変形を起こさないようにリ
ード13〜15が入るための凹部23が形成されている
。この凹部23の幅は第7図に示すようにリード幅より
も寸法tだけ広くなっており、リード13〜15が入り
やすくなっている。また、第8図に於いても凹部24が
形成されている。この凹部24の入口はリード幅よりも
寸法tだけ広いが、内部になるにつれて狭く、底部では
リード幅と略同寸法となっている。を寸法は、リードフ
レーム11の長さや板厚によって擾々異なるが、例えば
リードフレーム11の長さ16ON、板厚0.125 
mのとき、0.05〜0.10fiとしている。
[背景技術の問題点] 上記のように従来のモールド金型に於いては、下金型2
2の凹部23.24はリード13〜15が入り易いよう
にリード幅より2しだけ広くしている。このため、第9
図に平面図で、第10図に断面図で示すように、凹部2
4とリード13〜15との隙間部分に樹脂が流れ、その
結果樹脂ばり25となってリード13〜15の側面部に
固着してしまう。リード13〜15に樹脂ばり25が固
着すると、リード13〜15への半田付けが全周に渡っ
て十分に行なえないことになる。
すなわち、半導体装置の実装時に於いて、半田付けが十
分に行えない欠点があった。
このように、従来は、リードの上下面の樹脂ばりの発生
は上金型21、下金型22で強くリード部を挟持するこ
とにより防止することができたが、リード側面の樹脂ぼ
り25の発生は防止することができなかった。
また、樹脂ばり25を除去しようとしても、この樹脂ば
り25がリード13〜15の側面に固着しているため、
非常に取れにくく、根本まで完全に除去することができ
なかった。
特に、小蟹の半導体装置の場合、リードの長さが非常に
短く、リードの根本まで半田付けする必要があるが、法
1脂ばり除去が不十分であるため、リード13〜15へ
の半田付けが不完全となり不良品となることがあった。
[発明の目的] 本発明は上記実情に鑑みてなされたもので、その目的は
、リードの側面部への樹脂ばりの発生を防止し、半導体
装置の実装時に於いて半田付けを良好に行なうことがで
き、不良品の発生を防止することのできる半導体モール
ド方法を提供することにある。
[発明の概要] 本発明に係る半導体モールド方法は、モールド金型の上
下金型に形成されるリード挟持部分の断面形状を例えば
台形とし、これと同形状で同寸法にリードフレームのリ
ード部分を成形することにより、モールド時の金型とリ
ードとの隙間を無くして、リードの側面に於ける樹脂ば
りの発生を防止するものである。
[発明の実施例] 以下、図面を参照して本発明の一実施例を説明する。第
1図はリードフレーム31に於けるリード32、33部
の断面形状を示すもので、このリード32゜33部はそ
れぞれ逆台形状をしている。
第2図はモールド金型のリード挟持部の断面図を示すも
ので、34は上金型、35は下金型である。
下金型35にはリード32.33を入れるためのリード
32、33と同形状で、同寸法の凹部36が形成されて
いる。
すなわち、本発明に於いては、先ず、第1図に示したよ
うに、リードフレーム31のリード32.33部を下金
型35の四部36の断面と同形状に成形する。
次に、リードフレーム31に半導体素子を固定し、ワイ
ヤボンディングで配線を行なう。しかる後、モールド金
型にリードフレーム31を挿入し、第2図に示したよう
に凹部36でリード32.33部を挟持した状態でモー
ルドを行なうものである。
上記方法によれば、 (1)  リード32.33を凹部36.36で隙間無
く挟持することができるため、リード32.33部に樹
脂ばりが発生することがなく、このため第3図乃至第5
図に示すようにリード部分全体に渡って半田37付けを
良好に行なうことができる。特に、これは小型p半導体
装置に有効である。
(2また、リード32.33の断面形状が台形であるの
で、モールド金型で挟持するときに、リード32、33
を容易に挿入することができる。従って、リード32.
33をモールド金型で潰したり、変形させたりすること
がない。
(3)  従来困難であったリード32.33の側面の
樹脂ぼり取りに要する費用が不要となった。
上記リードフレーム31のリード32.33部を第1図
に示した形状に成形する工程は、従来のリードフレーム
順送り金型に、リード成形工程を一部追加することによ
り実現できるので、特別な工程は必要としない。
第8図に示したモールド金型の場合は、凹部24が逆台
形状であるので−F記リードフレーム31の成形のみで
本発明のモールド方法となるが、第7図に示したモール
ド金型の場合は、凹部23が方形状であるので第8図と
同形状に変更する必要がある。
尚、上記実1f94に於いては、リード32.33の断
面形状を台形としたが、これに限定するも、のではなく
、例えば半月形状、三角形状とし、これに合わせてモー
ルド金型の形状を変更すれば同様の効果が得られるもの
である。
[発明の効果コ 以上のように本発明ににれば、リードの側面部への樹脂
ばりの発生を防止できるので、半導体装置の実装時に於
いて半田付けを良好に行なうことができ、不良品の発生
を防止することができる。
【図面の簡単な説明】
第1図は本発明の一実施例に係るリードフレームのリー
ド部の断面図、第2図は同じくモールド金型のリード挟
持部の断面図、第3図は本発明の方法により19られた
半導体装置の半田付は状態を示す断面図、第4図は同じ
く正面図、第5図は同じく側面図、第6図は従来の半導
体装置のモールド後の状態を示す斜視図、第7図及び第
8図はそれぞれ従来のモールド金型のリード挟持部の断
面図、第9図は第8図のモールド金型でモールドしたと
きの平面図、第10図は第9図のB−8−矢視断面図で
ある。 31・・・リードフレーム、32.33・・・リード、
34・・・上金型、35・・・下金型、3G・・・凹部
、37・・・半田。

Claims (1)

    【特許請求の範囲】
  1.  リードフレーム上に固定された半導体素子をモールド
    金型により樹脂封止する半導体モールド方法に於いて、
    前記リードフレームのリード部を前記モールド金型のリ
    ード挟持部の断面形状と同一の形状かつ同一の大きさに
    成形する工程と、前記リードフレームのリード部を前記
    モールド金型のリード挟持部に挿入して樹脂封止を行な
    う工程とを具備したことを特徴とする半導体モールド方
    法。
JP59187572A 1984-09-07 1984-09-07 半導体モ−ルド方法 Expired - Lifetime JPH0638435B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59187572A JPH0638435B2 (ja) 1984-09-07 1984-09-07 半導体モ−ルド方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59187572A JPH0638435B2 (ja) 1984-09-07 1984-09-07 半導体モ−ルド方法

Publications (2)

Publication Number Publication Date
JPS6165460A true JPS6165460A (ja) 1986-04-04
JPH0638435B2 JPH0638435B2 (ja) 1994-05-18

Family

ID=16208442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59187572A Expired - Lifetime JPH0638435B2 (ja) 1984-09-07 1984-09-07 半導体モ−ルド方法

Country Status (1)

Country Link
JP (1) JPH0638435B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5664446A (en) * 1979-10-29 1981-06-01 Peshitsuku:Kk Method of molding synthetic resin insert for metal terminal, metal terminal and mold

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5664446A (en) * 1979-10-29 1981-06-01 Peshitsuku:Kk Method of molding synthetic resin insert for metal terminal, metal terminal and mold

Also Published As

Publication number Publication date
JPH0638435B2 (ja) 1994-05-18

Similar Documents

Publication Publication Date Title
JP2995119B2 (ja) パワートランジスタ用リードフレームの製造方法
JPS6165460A (ja) 半導体モ−ルド方法
JPH06104364A (ja) リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型
JPH02105448A (ja) リードフレーム
JP2535358B2 (ja) 電子部品におけるモ―ルド部の製造方法
JPS5921050A (ja) 半導体装置の製造方法
JP2532490B2 (ja) 樹脂封止形半導体装置の製造方法
JPS63169750A (ja) 集積回路装置の製造方法
JP2589184B2 (ja) 半導体装置の製造方法
JP3123976B2 (ja) 半導体装置の樹脂封止金型
JP2616685B2 (ja) 樹脂封止型半導体装置の製造方法
JPH01296651A (ja) 半導体装置用リードフレーム
JPH10263717A (ja) 半導体装置用リードフレーム
JPH03152964A (ja) 樹脂封止型半導体装置用リードフレーム
JP2979724B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH05206347A (ja) 半導体装置及びその製造方法及び半導体装置用リードフレーム
JPH0722561A (ja) 半導体装置用リードフレーム及びこれを用いた半導体装置の製造方法
JPH07297339A (ja) 半導体装置及びその製造方法
JPH0714965A (ja) 半導体装置用リードフレーム
JPH07153892A (ja) リードフレーム
JPH06232304A (ja) フルモールドパッケージ用リードフレーム
JPH02205061A (ja) リードフレーム
JPH08227961A (ja) 半導体装置用リードフレームおよびその製造方法
JPH04324970A (ja) 半導体装置のリードフレームの製造方法
JP2560194B2 (ja) パッケージ型半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term