JPS6165334A - Specification system for start address - Google Patents

Specification system for start address

Info

Publication number
JPS6165334A
JPS6165334A JP18767284A JP18767284A JPS6165334A JP S6165334 A JPS6165334 A JP S6165334A JP 18767284 A JP18767284 A JP 18767284A JP 18767284 A JP18767284 A JP 18767284A JP S6165334 A JPS6165334 A JP S6165334A
Authority
JP
Japan
Prior art keywords
address
start address
register
cause
interruption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18767284A
Other languages
Japanese (ja)
Inventor
Yasuhiro Kuroda
康弘 黒田
Tetsuya Hagiwara
哲也 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18767284A priority Critical patent/JPS6165334A/en
Publication of JPS6165334A publication Critical patent/JPS6165334A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/26Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262Arrangements for next microinstruction selection
    • G06F9/268Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

PURPOSE:To improve the degree of freedom of programming by providing a control part with a start address table capable of address rewriting, and specifying a fixed address and an address of the table according to the cause of interruption and specifying a start address. CONSTITUTION:Interruption causes #1 and #2 are inputted to an interruption cause register 10 and also inputted to an OR circuit 11 to obtain select signals of selectors 13 and 14 through an interruption register 12. Flag signals of respective cause-classified bits of the interruption cause register 10, on the other hand, are all stored in the high-order digit bits of a start address register 15. The start address table 16 is retrieved according to addresses indicated by the interruption register 10 and respective fixed addresses. Gate circuits 17-1, 17-2, and 17-4 select the respective fixed addresses and an address of the start address table 16 with bit signals showing whether the start address table is used or not.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプログラム制御で作動するデータ処
理装置の割込みにより指定されるスタートアドレスの指
定方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for specifying a start address specified by an interrupt in a data processing device operating under microprogram control.

マイクロプログラム制御で作動するデータ処理装置f 
ハ、マイクロプログラムをコントロール・ストレージに
格納している。
Data processing device f that operates under microprogram control
C. The microprogram is stored in control storage.

このデータ処理装置は、マイクロプログラムに基づく割
込み原因が発生すると、適音使用しているコン1−ロー
ル・ストレージの制御情報アドレスから、割込み原因に
よるスタードア1゛レスに変換を行い、処理を行ってい
る。一般に、このスター1〜アドレスは、同量アドレス
を使用している。この固定アドレスを可変アドレスにし
たいと云う要望があった。
When an interrupt cause based on a microprogram occurs, this data processing device converts the control information address of the controller storage that is being used appropriately to the start door address due to the interrupt cause, and performs processing. ing. Generally, the same amount of addresses are used for the star 1 to addresses. There was a desire to change this fixed address to a variable address.

〔従来の技術〕[Conventional technology]

上記したスタートアドレスの指定方法は、第2図に示す
ように行われている。即ち、割込み原因別に割込み状感
は、割込み原因レジスタ1に保持され、割込み原因レジ
スタ1の各ビットは、オワ回路2にて割込み発生が検出
されて、この検出信号によって、セレクタ3を作動させ
る。
The method of specifying the start address described above is performed as shown in FIG. That is, the interrupt status for each interrupt cause is held in the interrupt cause register 1, and each bit of the interrupt cause register 1 detects the occurrence of an interrupt in the interrupt cause circuit 2, and operates the selector 3 in response to this detection signal.

通常の割込みが発生しないときは、コントロール・スト
レージ6のアドレスを示すレジスタ4がカウンタ5によ
って順次コントロール・ストレージ6の制御情報に基づ
いて処理を行っている。
When a normal interrupt does not occur, the counter 5 sequentially processes the register 4 indicating the address of the control storage 6 based on the control information of the control storage 6.

若し、割込みが発生すると上記したように、セレクタ3
が作動して割込みアドレスレジスタ7に切替えを行い、
アドレスレジスタ7のアドレスを割込みスタートアドレ
スとして、コントロール・ストレージ6からプログラム
を取出して処理を行う。
If an interrupt occurs, as described above, selector 3
operates and switches to interrupt address register 7,
The program is taken out from the control storage 6 and processed using the address in the address register 7 as the interrupt start address.

従来、此の割込みアドレスレジスタ7に格納されるアド
レスは、固定アドレスである。
Conventionally, the address stored in this interrupt address register 7 is a fixed address.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記の構成のものにあっては、スタートアドレスが固定
されており、プログラムを作成する際に、割込み処理に
対してコントロール・ストレージに充分なアドレス範囲
を準備すればよいが、これも無駄となる問題がある。
In the above configuration, the start address is fixed, and when creating a program, you only need to prepare a sufficient address range in the control storage for interrupt processing, but this is also wasteful. There's a problem.

一方、作成時点にてアドレス範囲を損失なくすると、割
込み処理に変更を生した場合には、このプログラムは、
連続したアドレスを与えることが不可能となる。従って
、プログラミングにも、又装置運用、保守面にても面倒
となり不都合を生ずる。
On the other hand, if the address range is lossless at the time of creation, and if there is a change in interrupt handling, this program will
It becomes impossible to give consecutive addresses. Therefore, it becomes troublesome and inconvenient in terms of programming, device operation, and maintenance.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、上記問題点を解消したプログラミングに自由
度の高いスタートアドレス指定方式を提供するものであ
る。その手段は、コントロル・ストレージと制御部を具
備し、割込み原因発生に依って前記コントロール・スト
レージの固定アドレスを指定するデータ処理装置におい
て、前記制御部にアドレスの書替えの行えるスタートア
ドレス・テーブルを設けて、前記割込み原因によって前
記固定アドレスと前記テーブルのアドレスを選択するス
ター1−アドレス指定方式によってなされる。
The present invention provides a start address designation method that eliminates the above-mentioned problems and provides a high degree of freedom in programming. This means is provided in a data processing device that is equipped with a control storage and a control unit and that specifies a fixed address of the control storage depending on the occurrence of an interrupt cause, in which the control unit is provided with a start address table that allows address rewriting. The fixed address and the table address are selected according to the cause of the interrupt using a star 1 addressing method.

〔作用〕[Effect]

制御部にスタートアドレス・テーブルを設けて、このテ
ーブルのアドレスを書替え可能に構成すると共に、割込
み原因によって固定アドレスとデープルのアドレスを選
択して、スタートアドレスを指定するのである。
A start address table is provided in the control section, and the addresses in this table are configured to be rewritable, and the start address is specified by selecting a fixed address or a double address depending on the cause of the interrupt.

〔実施例〕〔Example〕

以下、図面を参照して本発明の実施例を詳細に説明する
Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図は本発明によるスタートアドレス指定方式の一実
施例の模式図である。全図を通じて同一個所は同符号を
用いると共に、その説明も省略する。
FIG. 1 is a schematic diagram of an embodiment of a start addressing system according to the present invention. The same parts are denoted by the same reference numerals throughout the figures, and their explanations are also omitted.

割込み原因#1.#2は、それぞれ割込み原因レジスタ
1O−LIO−2に入力されると共に、オワ回路11−
1.11−2に入力され、割込みレジスタ12−1.1
2−2を介してセレクタ13.14の選択信号となる。
Interrupt cause #1. #2 is input to the interrupt cause registers 1O-LIO-2, respectively, and is also input to the interrupt cause register 11-LIO-2.
1.11-2, interrupt register 12-1.1
2-2, it becomes a selection signal for selectors 13 and 14.

一方、割込み原因レジスタ10−1.10−2に格納さ
れた割込み原因別の各ビットのフラグ信号は共に、それ
ぞれスタートアドレス・レジスタ15−1.15−2の
上位ビット(例の場合は4ビツト)に格納される。なお
、スタートアドレス・レジスタ15−L 15−2の下
位ビットには従来の固定アドレスが格納されていり、最
上位ビットに示すrDJはスタートアドレス・テーブル
使用の有無を示すビットであり、論理rlJのとき無使
用、「0」なるとき使用することを示す。
On the other hand, the flag signals of each bit for each interrupt cause stored in the interrupt cause register 10-1.10-2 are the upper bits of the start address register 15-1. ). A conventional fixed address is stored in the lower bits of the start address register 15-L 15-2, and rDJ shown in the most significant bit is a bit that indicates whether or not the start address table is used. When it is unused, it is "0" when it is used.

スタートアドレス・レジスタ15−1.15−2の上位
と下位ピント、即ち最高位ビットを除くピントはセレク
タ14の被選択アドレスとなる。上記した割込みレジス
タ12−1.12−2の選択信号によってセレクタ14
ば、スタートアドレス・レジスタ15−1.15−2を
選択することとなる。
The upper and lower pins of the start address registers 15-1 and 15-2, ie, the pins excluding the highest bit, become the addresses selected by the selector 14. The selector 14 is activated by the selection signals of the interrupt registers 12-1 and 12-2 mentioned above.
For example, start address register 15-1.15-2 is selected.

従って、スタートアドレス・テーブル16は割込み原因
レジスタ10−1.10−2とそれぞれの固定アドレス
とにて示されるアドレスにて検索されることとなる。向
上記したスタートアドレス・レジスタ154.15−2
の内容及びスタートアドレス・テーブル16の内容は予
め格納して置く。
Therefore, the start address table 16 will be searched at the address indicated by the interrupt cause register 10-1, 10-2 and each fixed address. Improved start address register 154.15-2
and the contents of the start address table 16 are stored in advance.

ゲート回路17−1 、17−3と17−2.17−4
とは、「D」信号によってそれぞれの固定アドレス(ス
タートアドレス・レジスタ15−1.15−2の下位ビ
ット)とスタートアドレス・テーブル16のアドレスを
選択する。例えばスタートアドレス・レジスタ15−1
のrDJが論理「1」のとき固定アドレス、論理「0」
のときスタートアドレス・テーブル16のアドレスを出
力する。この出力をオワ回路184.18−2を介して
セレクタ13め被選択信号とする。尚、セレクタ13に
は、従来例で説明した通常使用時のコントロール・スト
レージのアドレスを示すレジスタ4も被選択信号も入力
される。
Gate circuits 17-1, 17-3 and 17-2.17-4
selects each fixed address (lower bits of the start address register 15-1, 15-2) and the address of the start address table 16 by the "D" signal. For example, start address register 15-1
Fixed address when rDJ is logic "1", logic "0"
When this happens, the address of the start address table 16 is output. This output is passed through the output circuit 184.18-2 to the selector 13 as the selected signal. Incidentally, the selector 13 is inputted with the register 4 indicating the address of the control storage during normal use as described in the conventional example, as well as the selection signal.

王者からなる被選択信号をセレクタ13は選択して、ア
ドレスヲ決定しコントロール・ストレージ6のアドレス
とするのである。
The selector 13 selects the selected signal consisting of the champion, determines the address, and sets it as the address of the control storage 6.

従って、割込み原因によってプログラムの変更を余儀な
くされる場合には、スタートアドレス・テーブルを利用
してプログラムの変更を行えばよく何等支障なく行える
こととなる。
Therefore, if it is necessary to change the program due to the cause of the interrupt, the program can be changed without any problem by using the start address table.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、プログラム変更に
伴う領域に配慮することなく、しかもスタートアドレス
のみにて割込み処理が行え、データ処理装置の処理速度
を低下させることなく、プログラミングに自由度の高い
ものとなり、処理装置を運用する上で利点の多いものと
なる。
As explained above, according to the present invention, interrupt processing can be performed using only the start address without considering the area associated with program changes, and the degree of freedom in programming can be increased without reducing the processing speed of the data processing device. It is expensive and has many advantages in operating the processing device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明によるスタートアドレス指定方式の一実
施例の模式図、 第2図は従来のスタートアドレス指定方式を示す模式図
である。 図において、1と10−1と10−2は割込み原因レジ
スタ、6ばコントロール・ストレージ、7は割込みレジ
スタ(固定アドレス内蔵)、16はスターl−アドレス
・テーブルをそれぞれ示す。
FIG. 1 is a schematic diagram of an embodiment of the start addressing method according to the present invention, and FIG. 2 is a schematic diagram showing a conventional start addressing method. In the figure, 1, 10-1, and 10-2 are interrupt cause registers, 6 is a control storage, 7 is an interrupt register (fixed address built-in), and 16 is a star l-address table, respectively.

Claims (1)

【特許請求の範囲】[Claims] コントロール・ストレージと制御部を具備し、割込み原
因発生に依って前記コントロール・ストレージの固定ア
ドレスを指定するデータ処理装置において、前記制御部
にアドレスの書替えの行えるスタートアドレス・テーブ
ルを設けて、前記割込み原因によって前記固定アドレス
と前記テーブルのアドレスを選択して指定することを特
徴とするスタートアドレスの指定方式。
In a data processing device that includes a control storage and a control unit and specifies a fixed address of the control storage depending on the occurrence of an interrupt cause, the control unit is provided with a start address table whose addresses can be rewritten. A start address designation method characterized in that the fixed address and the table address are selected and designated depending on the cause.
JP18767284A 1984-09-06 1984-09-06 Specification system for start address Pending JPS6165334A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18767284A JPS6165334A (en) 1984-09-06 1984-09-06 Specification system for start address

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18767284A JPS6165334A (en) 1984-09-06 1984-09-06 Specification system for start address

Publications (1)

Publication Number Publication Date
JPS6165334A true JPS6165334A (en) 1986-04-03

Family

ID=16210128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18767284A Pending JPS6165334A (en) 1984-09-06 1984-09-06 Specification system for start address

Country Status (1)

Country Link
JP (1) JPS6165334A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62192444U (en) * 1986-05-27 1987-12-07
JPS62293432A (en) * 1986-06-13 1987-12-21 Nec Corp Information processor
JPH04116725A (en) * 1990-09-07 1992-04-17 Koufu Nippon Denki Kk Exception processing system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62192444U (en) * 1986-05-27 1987-12-07
JPH0445063Y2 (en) * 1986-05-27 1992-10-23
JPS62293432A (en) * 1986-06-13 1987-12-21 Nec Corp Information processor
JPH04116725A (en) * 1990-09-07 1992-04-17 Koufu Nippon Denki Kk Exception processing system

Similar Documents

Publication Publication Date Title
JPS6165334A (en) Specification system for start address
JPH0628177A (en) Microprocessor
JPH01173241A (en) Cache memory device
JPH0778730B2 (en) Information processing equipment
JPH03191450A (en) Defective chip substituting circuit for memory card
KR960012854B1 (en) Data recording method
JPH03164849A (en) Microprocessor and microprocessor system
JPH04140841A (en) Microprogram store system
JPS638937A (en) Single chip microcomputer
JPS59119413A (en) Programmable controller
JPS62224844A (en) Information processor
JPS6270950A (en) Memory system for information hysteresis
JPS6158042A (en) Microprogram control system
JPH0157374B2 (en)
JPH02268355A (en) Output system for control signal
JPH0652010A (en) Testing circuit
JPS62221030A (en) Microprogram control system
JPS62168235A (en) Data processor
JPH06195221A (en) Fuzzy inference device
JPH0969070A (en) Control circuit of information processor
JPH05298086A (en) Information processor
JPS5916185A (en) Memory access device
JPH01136237A (en) Communication control equipment
JPS62271021A (en) Microprogram control system
JP2000056991A (en) Micro computer programmable controller provided with multi-task function and its control method