JPS6163967A - 映像信号記録回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像信号記録回路に係り、特にディジタル映像
信号をプリエンファシスした後周波数変調して（りた被
周波数変調映像信号を磁気記録媒体に記録する映像信号
記録回路に関する。

従来の技術及びその問題点 ＶＴＲでは映像信号（特に輝度信号）を周波数変調く「
〜１）して（ｑた波周波数変調映像信号を磁気テープに
記録し、これを再生するｌζめ、波周波数変調波（Ｆ　
Ｍ波）特有のいわゆる三ｆ（＋ノイズが発）［シ、）Ｂ
戚の変調周波数成分はどノイズの影響を受ける。このた
め、周波数変調Ｊｊの入力端に映像信号の高域周波数成
分をレベル増強するためのプリエンファシス回路を設け
、ぞの高域周波数成分に対リ−る変調度を人にし、再生
系でのＦ−Ｍ復調時にＪハノるノイズを軽減してＳ　／
’　Ｎを敗色すると共に、ディエンファシス回路により
８滅周波数成分を前記レベル増強分だけレベル減衰さけ
て原信号波形にＩｕ元するようにしていることは周知の
通りＣある。この場合、ブリエンノアシスｉ１が大きい
程Ｓ／Ｎを改善することができるが、プリエンフッ７シ
ス１１をあまり大にすると、Ｆ　Ｍの変調度が過大とな
り、反転４ｆどのＥｌ、！　象を生じる。

そこで、実際のＶ　Ｔ　Ｒでは記録系の上記プリエンフ
ァシス回路のプリエンファシス屯はできるだけ大にして
おき、かつ、プリエンファシス回路の出力映像信号に対
し、ＦＭの変調度が過大となるような大振幅部分を振幅
制限するクリップ回路を周波数変調器の入力側に、；９
けていることは周知の通りである。従って、プリエンフ
ァシス回路により高域周波数成分が増強されるために、
映像信号の立１−りや立下りでオーバーシュート（゛）
アンダーシュートを牛じｔこ第７図（△）に示ｔ（ＩＩ
Ｉき波形でプリエンファシス回路より取り出された映像
信号【、Ｌ、同図（Ａ）に破線でホした適正人カレヘル
を越えるような大１辰幅成分を上記したクリップ回路（
又はリミッタ回路）によりクリップされて同図（［３）
に示す如き波形の映像信号とされた後周波数変調器に供
給される。

しかし、このクリップされた部分を有する映像信号を周
波数変調した後ト０気テープに記録し、これを再生して
ＦＭ復調した後ディエンファシス回路を通した場合は、
その再生映像信号波形は第８図（Ａ）に示す原映像信号
波形とは異なった同図（Ｂ）に示す如き波形となり、波
形の再現性が悪くなってしまう。

このため、従来はディエンファシス回路の時定数をプリ
コーンノアシス回路のそれどは責なる値としていた。し
かし、この方法はクリップされた部分を有りる映βｆｉ
ｊ；’ｊの波形のｉｌｌ　Ｉ＋、！性を菩干良くするこ
とかぐさ゛るが、クリップされた部分を有しない映像信
号の波形のｕｊ　ＬＱ牲は逆に悪くなり、Ｓ／Ｎの改Ｐ
４度す低１・しくいた。

ところで、このクリップによる波形の再現性の悪化は、
第９図に承りように、９リツプ川に応じてプリエンファ
シス回路の時定数を変化さけると、略完全に防止するこ
とか知られている。第１０図は上記の時定数可変の従来
のブリー１−ンファシス回路の一例の回路系統図を示す
。同図中、入力端子５０に入来した映像信号は差動増幅
ｚ；５１に供給され、ここでディ１ンファシス回路５３
の出力信号と差動増幅された後、クリップ回路５２に供
給され、ここで一定値よりも大なる眼幅部分は振幅制限
される。クリップ回路５２の出力映像信号はディエンフ
ァシス回路５３に供給され、ここで所定の１ａ域周波数
成分か低域周波数成分に比し相対的にレベル減寝せしめ
られたＩｕ　％ジノ増幅器５１に供給される。

ここで、いま入力端子５０に第１１図に一点幀線５６で
示１如さス戸ッグ状の映像信号が入来したしのとηると
、ディ１−ンファシス回路５３の出力信号波形は同図に
二点鎖線５７で示す如くになる。これにより、クリップ
回路５２より出力端子５４及びディ１ンファシス回路５
３に夫々出力される信号波形は第１１図に実線５８て示
Ｊ−如くになる。ここで、実１！Ｊ５８で示す出力信号
中、下なる開開はクリップ回路５２によりクリップ動作
を行なわれている開開を示す。

この従来回路によれば、差りｊ増幅器５１の負帰１ルー
プにデ・イエンファシス回路５３が挿入１ａ続されてい
るため、出力端子５４にはディエンファシス回路５３の
特性と相補的なプリエンファシス１、ｆ竹が何句された
映像（へ号が取り出される。また、クリップ回路５２に
よりクリップが（テなわれたときには回路の時定数が変
化する。

しかるに、第１０図に示す従来回路は、アナログ回路で
あり、回路素子のバラツキや温度変化なとにＪ、り波形
ｐｊ１１．！　＋′＋かｊ“１ユ良となる０゛１定数を
得ること（ユ極めて国力１（あろという問題＋１）ｉか
あった。

モこＣ１本発明はクリップ回路ににつＣ失われｔこ振幅
部分く情報ｆ′４１　）に応Ｕ　７：、　ｊ’イジクル
映像信弓が供給される可変ブリＴンーノ）′シス回路の
特性（時定数）を可変づることにより、上記の問題点を
解決した映像信号記録回路を提供づ゛ることを目的とす
る。

問題員を解決りるノどめの手段 第１図は本発明になる映像信号記録回路の構成を示リブ
ロック系統図で゛ある。木光明回路は入ツノ喘子１に入
来したディジタル映像イＪ−号に対し、第１のプリエン
ファシス回路２により固定のプリエンファシス特性を付
与し、かつ、第２のプリエンノアシス回路３により可変
１り上ンファシス特性を（Ｋ１与する。ここで、−り記
テイシタル映＠信号はアナログ映像信号を標本化１１ｍ
子化して得たディジタル信号である。第１のクリップ回
路４は後述する第２のクリップ回路８と同一の一定値以
上の振幅成分を制限する特性を有している。検出手段５
【、Ｌ第１のクリップ回路４の人出力信号を夫々減算し
Ｃ第１のクリップ回路４によって失われた振幅成分を検
出り“る。制１２１１手段６は検出手段５の出力検出信
号のレベルに１え・して第２のプリコーンファシス回路
３のブリ「ンーノアシス特性を６１変制御・ｊ、る。ま
た、スイッチ回路手段７は少なくとも第１のクリップ回
路４の出力信号により検出した第１のクリップ回路４に
よるクリップ期間は第２のプリエンファシス回路３の出
／Ｊ　（ｒ、号を選ＩＲ出力し、かつ、第１のクリップ
回路４によりクリップが行イ【われていない開門は第１
のプリエンファシス特性２の出力（８号を選択出力して
第２のクリップ回路８へ出力する。第２のクリップ回路
８より取り出された信号は記録用映像（を号として出力
端子９Ｊ：り周波数変調器及びＤ△変換器くいずれも図
示ｕ″１１′）に供給され″′Ｃ周波数変調され、かつ
、ディジタル／アナログ変換された後記録媒体に記録さ
れる。

作用 検出手段５は第１のクリップ回路４によって東てられた
振幅成分（情報乍）に１，６じたレベルの検出信号を出
力するｌ）ｔ　ｌら、１ｉｌＩｉｌＯ不段０により第２
のプリエンファシス回路３は上記中でられた１６幅成分
か大のとさｔよ［，１定びくか大となる五うイ【可変プ
リエンファシス特ｆ１を人力映１５Ａ　Ｉｉ’ｌ　＞’
ｉに対して付与することｌ）ζできる。そして、スイッ
チ回路手段７は第１のクリップ回路４がクリップ動作を
行なっている開門（入力映像（ハ号のクリップ期間）は
第２のプリエンファシス回路３の出力（９号を選択出力
するから、スイッチ回路手段７からは第１のクリップ回
路４により棄てられた振幅成分に大略比例して０１定数
が可変され、また第１のクリップ回路４によりクリップ
されない開門は第１のプリエンファシス回路２によって
胆適なプリエンファシス１５　ｆｔが例与された映Ｉ＜
＜Ｉｊｒ、：号が取り出される。以下、本発明について
実施例ど共（こ史に５１細に説明づる。

実施例 第２図は本光明回路の一実施例の１１１ツク系統図を示
す。同図中、第１図と同−闘成部分には同−符舅を付し
、その５１明を省略する。第２図にＪ５いて、入力端子
１１に入来したディジモ映像嫁信号の一例としてのディ
ジタル輝度信号は、プリエンファシス回路１２に１１’
給される一方、遅延回路１３を通して可変プリエンノア
シス回路１４に供給される。プリエンノアシス回路１２
は前記第１のプリエンファシス回路２に相当づる、プリ
エンファシス特性固定の回路で、従来のＶＴＲ内に設け
られたプリエンファシス回路と同様のプリエンファシス
特性ｉ性を右しでいる。これにより、例えば第３図（Δ
）に示す如き白１００％の輝度信号ａを標本化及び吊子
化して１７られたディジタル輝１σ信号が入力端子１］
に入来した場合、ブリエンフ））シス回路１２からは高
域周波数成分のレベル増強によって、波形の立上り、立
下り部分てオーパージ１−ト、アンダーシュートが生じ
た第３図（Ｂ）に示す如き波形の輝度信号すが取り出さ
れる。なお、第２図に承り各回路はり一ベてディジタル
（ス号が供給され、かつ、それをディシルク処理マるデ
ィジタル回路である。従って、第２図に示す各部の波形
は第３図（△）〜（Ｋ）に示ＪＱＩＪさアノ−ログ伝号
波形を標本化及び吊子化したディジタルデータであるが
、以下の説明では使１１上、アナログ信号波形ぐ説明す
るものとりる。

この節用１ム号すは第１のクリップ回路４を構成するク
リップ回路（又はリミッタ回路）１５に供給され、ここ
で第３３図（Ｂ）に破線Ｉ、ＩＩで示ず範囲よりも大振
幅部分ｂｌ、ｂ２．ｂ３及びｂ４が夫々クリップにより
棄てられで、第３図（Ｃ）に示す如き輝度信号Ｃとして
取り出される。減算回路１６は前記検出手段５を構成し
ており、クリップ回路１５の入力検出信号すから上記出
力輝度信号Ｃを差し引く動作を行なって、第３図（Ｄ）
に示す如く上記型てられた大振幅部分ｂ＋、ｌ）ｚ。

ｂ３及びｂ４に応じたレベル及び位相の検出信号ｄを出
力する。この検出信号ｄ４．ｔｈ’分器１７及びウィン
ド・コンパレータ１８に夫々供給される。

ウィンド・コンパレータ１８は検出信号ｄと基準レベル
とをレベル比較し、検出信号ｄの正極性パルス部分や角
棒性パルス部分入来期間中（すなわち、クリップ回路１
５がクリップ動作を行なっている期間中）、ローレベル
の信号を出力し、それ以外の期間（ずなわらクリップ回
路１５がクリップ動作を１うなっていない１器１１間）
にはハイレベルの信号を出力する。従って、ウィンド・
コンパレータ１８からは第３図（Ｇ）に示す如きパルス
列りが取り出される。このパルス列９は遅延回路１９で
一定時間起延された後積分器１７にクリアパルスとして
供給される一方、後述するラッチ２０及び遅延回路２２
に赴延されることなく供給される。

第４図は積分器１７の一実施例のブロック系統図を示す
。同図中、入力端子２８に入来した前記検出信号ｄは加
（１器２９を通してスイッチ回路３０の端子３０ａに供
給される。このスイッチ回路３０は端子３０ｂにゼロレ
ベルの信号（実際にはディジタルデータ）が印加され、
かつ、前記遅延回路１９により遅延されたパルス列りが
端子３１を介してクリアパルス（スイッチングパルス）
として印加され、遅延されたパルス列９のハイレベルの
期間端子３０ｂの入力信号を選択出力してクリア動作を
行＜Ｅい、遅延されたパルス列９のローレベル期間は端
子３０ａの入力信号をそのまま１サンプル遅ｆ器ζ３２
へ選択出力する。１サンプル遅延器３２で１１１ンプル
遅延された信号は加算器２９にｇ（給され、ここで入力
検出信号ｄと加暮された後、出力端子３３へ出力される
と共にスイッチ回路３０の端子３０ａに再び供給される
。これにＪ、す、積分器１７の出力端子３３には第３図
（Ｅ）に示ず如く、入力検出信号ｄが積分された槓分イ
ム号ｅが取り出される。この（１４分信号ｅは第２図に
示すラッチ２０に供給され、ここで前記パルス列９の立
子りによつＣラップされる。積分器１７はパルス列９の
立上りによって内容がクリアされるが、その立、４り時
刻はｄ延回路１９によってラッチ２０に供給されるパル
ス列ｑの立上り時刻よりも名士Ｈ延されているから、ラ
ッチ２０には積分信号Ｃの極大値がラッヂーされる。

これにより、フッＪ２０からは第３図（Ｆ）に示１′如
き信号ｒが取り出され、次段のリード・オンリ・メモリ
（ＲＯ〜１）２１にアドレス信号として供給される。Ｒ
ＯＭ２１には予め可変プリエンファシス回路１４のプリ
エンファシス特性を上記信号「のレベルに応じ゛（＋ｉ
ｌ変するためのプリエンファシス特性可変用の第１のデ
ータと、単安定マルチバイブレータ２３の出力時間幅を
決定する第２のデータとが夫々格納されている。従って
、上記アドレス信号「によってＲＯＭ２１の指定された
アドレスから読み出されＩこ上記第１のデータがプリエ
ンファシス回路１４に供給され、かつ、上記第２のデー
タが単安定マルチバイブレータ２３に供給され、その時
定数をｉ′ＩＩ変制陣する。

第５図は可変プリエンファシス回路１４の一実施例のブ
ロック系統図を示す。第５図に承りように、可変プリエ
ンファシス回路１４はディジタルフィルタであり、乗ｑ
器３８．３９及び４０の各乗口係数（乗数）が、ＲＯＭ
２１より制００端子／３Ｉ、４３２及び４３３に供給さ
れる１ｉｒｉ記第１のデータに応じて可変されることに
より、プリエンファシス特性を可変せしめられる。入力
端子３５には、第２図の遅延回路１３によりブリエンフ
ァシス回路１２Ｊ、すＲＯＭ　２１にｔりる１８号伝送
路のｉＩｉ！延時間分だ【ノ遅シ１されＣ時間合わぜを
された入力ディジタル輝度信号（そのＤ　Ａ変換波形を
第３図（Ａ）にａで示した）が人来し、更にこれよりカ
ロ紳器３６を通して１リーン、プル′ｆｉ延器３７及び
乗ζフ器３８に夫々供給される。ｉｆｉ　ｌｌ器３７よ
り取り出されたディジタルデータは乗算器３つ及び４０
に大々供給され、制御ｉｔ端子４３２及び４３３の入力
用１のデータに応じて定められた所定の乗数と乗ｑされ
る。東Ｑ器３つの出力１８号は加剪器３６に供給されＣ
入力ディジタルデータと加算される。

また、乗算器３８により加Ω器３６の出力信号が制御２
１１端子４３１の入力用１のデータに応じて予め定めら
れた所定の乗数と東０されたｊし加粋器４１に供給され
、ここで乗算器４０の出力信号とＩｆＯｎ混合された後
出力喘子４２へ出力される。

なお、積分器１７の出力１直ど１＋ｌ変プリ工ンフアシ
ス回路１４の時定数との一員体例を；Ｌとぬると、次表
に示す如く、積分器１７の出力信号Ｃの値が人になるに
工と、可変プリエンファシス回路１４の１、ｒ定数が人
となる。

人ま ただし、上記表１中、積分器１７の出力の値は、輝度信
号ａのシンクデツプレベルをＯとし、ホワイトピークレ
ベルを１（’）Ｏとしたときの（直を示１゜また、クリ
ップ回路１５のクリップレベルと可変プリエンファシス
回路１４の時定数と、この時定数を得る場合の乗１器３
８．３９及び４０の各ｆ！数との関係の一例についてま
とめると次表に示す如くになる。

表ま ただし、表２中、クリップレベル（単位％）は入す信号
すに対する相対値であり、例えば第６図に一点鎖線■で
示すクリップレベルは、同図にｍｌで示すクリップ回路
１５の人力信号波形に対しては１６０％となり、ｍ２で
承り入力信号波形にとっては１８０％となる。

このようにしで、ｉ１変プリエンファシス回路１４の出
力端子４２から取り出された波プリエンファシス信号を
ＤＡ変１ヶした場合の信号波形は第３図（Ｈ）に示す如
く、クリップ回路１５′ｃクリツプされて棄てられる振
幅部分が人なるほど時定数が人なるプリエンファシス特
性（すなわら、レベル増強される高域周波数成分の下限
周波数がより低周波数となる。）が付与され、クリップ
されない振幅部分では最適な小なる時定数のプリエンフ
ァシス特性がイ・］与された輝度信号りどなる。この輝
度信号りはスイッチ回路２４の端子２４１）に供・給さ
れる。

一方、プリエンファシス回路１２の出力輝度１３号すは
遅延回路２５により可変プリエンファシス回路１４の出
力輝度！＝、　’７４　ＩＩどの時間合わせをされた後
スイッチ回路２４の端子２４ａに供給される。

また、単安定マルチバイブレータ２３は、■管分器１７
、ラッチ２０及びＲＯＭ２１よりなる信号伝送路による
時間遅れ分の８１ｉ［１ｉ、７間を６つＭ延回路２２を
通して取り出された前記パルス列Ｏが供給され、その立
下りによ−）Ｔトリが−され、このトリが一時点よりＲ
ＯＭ　２１から読み出された前記第２のデータに］、ｉ
５した１１．１間幅（寸なわら、クリツブ回路１Ｆ）に
Ｊ、ってクリップされる振幅部分の中に略比例した時間
幅）ｌごけハｒレヘルとなる、第３図（１）に示り如さ
パルス１をＲ１出力Ｊる。

前記スイッチ回路２／Ｉはこのパルス１をスイッチング
パルスとして供給され、パルスｉのハイレｌ＼ルの閉門
（すなわｔ５、クリップ回路１５により少なくともクリ
ップがｉ′ｒ／；ｃわれＣいる閉門）は端子２４１）の
入力信号を選択出力１ノ、［１−レベルの閉門は端子２
／ｌａの人力１５号をＪパ１１り出力Ｊるようにスイッ
チング制御される。こ机により、スイッチ回路２４から
は第３３図（、〕）に小１如き被ブリ■ンファシス輝度
（古号Ｊが取り出される。この信号」はクリップ回路１
５と同一１、′＋　ｔ！Ｉのクリップ回路（又はリミッ
タ回路）２６に供給され、ここで第３図（Ｊ）中、破線
ｍ、ｌｌ第３図（Ｂ）の■。

Ｈに等しい）で示すクリツピングレヘルを越えるような
大娠幅部分ｊ＋、ｊ２．ｊａ及びｊ４がクリップによっ
て棄てられて第３図（Ｋ）に実線でホ１−如き信号ｋ１
．：変換された後、出力端子２７を介しＣ周波数変調器
（図示ぜす゛）に記録用輝度信号として供給される。こ
の周波数変調器に」、り周波数変調されたディジタル輝
度信ｇはＤΔ八女換器図示せず）により７ノログ輝度信
号に変換された侵、ヘッドにより磁気ｊ−プ（図示せず
）上に記録される。

ここで、第３図（Ｋ）中、破線で示す波形は従来回路に
よって得られる第３図（Ｃ）と同じ波形（゛あるが、本
実施例によれば、第３図（１〈）に示１りＪ＋　＜、ク
リップされ−Ｃ失われる振幅部分が大なるほどブリー［
ンファシス回路１４の時定数が人とされるため、クリッ
プ期間が従来よりも艮くなり、山く１系でディエンファ
シス回路を通した場合に、波形の再現性を改善できる。

なお、周波数変調器の人力段に１）八女換器を設置ノで
アナログ映像信号に対して周波数変調を行４１うように
してもよい。

また、磁気テープの記録信号形態をアナログ信号とする
のは、現行のＶ　ｌ’　Ｒぐも既記緑信号を再生できる
ようにケるためである。

発明の効果 ト述の如く、本発明によれば、クリップ回路によって振
幅制限された場合は、その振幅部分の鉛に応じて時定数
を可変されたプリエンファシス特性がｆｌ向された映像
信楊を取り出し、振幅制限されていない閉門の映像信号
に対しては最適な固定のプリエンファシス特性をイ・１
与された映像信号を切換出力するにう（、ニしたから、
クリップにＪ、り東てられる情報用を小にでき、１す′
１糸のディエンファシス回路を通しＩこ場合、クリップ
された映像信号の波形の再現性を改；９でさ、かつ、ク
リップさ４′シくｙい映像信号については波形を略完全
に復元でさ、しかも所要のＳ　、′Ｎ改善ｒｌ＋を１：
することかでき、またディジタル回路で構成できるから
、回路素子のバラツキや温度変化などによる悪影響は従
来のアナログ回路に比し大幅に低減できると共に、集１
１１回路化に適している等の特長をイｉしくいるもので
ある。

【図面の簡単な説明】

第１図は本発明回路の構成を示リブロック系統図、第２
図は木）を明回路の一実施例を示寸ブロック系統図、第
３図は第２図図示ブロック系統の動作説明用信号波形図
、第４図は第２図図示ブロック系統中の積分器の一実施
例を示づブロック系統図、第５図は第２図図示ブロック
系統中の可変プリエンファシス回路の一実施例を示１ブ
ロック系統図、第６図は本発明回路のクリップレベルに
ついて説明りる信８波形図、第７図（よ従来のプリエン
ファシス回路の入力映奪１八号波形と出力映像信号波形
の一例を示υ図、第８図は原映像信８波形とクリップさ
れた映像信号をディエンファシス回路を通し／、：場合
の１言号波形の一例を示Ｊ図、第９図はブリエンフ）ｌ
シス回路の時定数を可変させた場合のプリエンファシス
回路の出力映＠信号波形を示す図、第１０図は時定数可
変の従来のプリエンファシス回路の一例を示リブロック
系統図、第１１図は第２図図示ブロック系統の動作説明
用１．１号波形図である。 １．５０・・・映像信号入力端子、２・・・第１のプリ
［ンファシス回路、３・・・第２のプリエンファシス回
路、４・・・第１のクリップ回路、５・・・検出手段、
６・・・制御手段、７・・・スイツーｆ−回路手段、８
・・・第２のクリラグ回路、９．１〕１・・・映像１ハ
弓出力喘子、１１・・・輝度信号入力端子、１２・・・
ブリＦンファシス回路、１４・・・ｉｌｌ変ブリＪンソ
）Ｊシス回路、１５゜２６．５２・・・クリップ回路、
１Ｇ・・・減免回路、１７・・・６１分器、１　Ｂ・・
・ウィンド・コンパレータ、２０・・・ラッチ、２１・
・リ−１〜・オンリ・メモリ（ＲＯＭ）、２３・・・甲
安定ンルヂバイブレータ、２４．３０・・・スイッチ回
路、２７・・・輝度信号出力端子、３２．３７・・・１
→ノンプル廷ど延器、３８゜３９．４０・・・乗（）器
、５３・・・ディエンファシス回路。 持浦出願人　日本ビクター株式会社 第８　図 第１０図 第１１図

Claims (1)

【特許請求の範囲】
1. アナログ映像信号をディジタル映像信号に変換した後所
   定の記録信号処理を行ない、その後に周波数変調され、
   かつ、ＤＡ変換されたアナログ被周波数変調映像信号を
   記録媒体に記録する記録系の上記記録信号処理を行なう
   映像信号記録回路において、上記入力ディジタル映像信
   号に対して固定のプリエンフアシス特性を付与する第１
   のプリエンフアシス回路と、該入力ディジタル映像信号
   に対して可変プリエンフアシス特性を付与する第２のプ
   リエンフアシス回路と、該第１のプリエンフアシス回路
   の出力信号の一定値以上の振幅成分を制限する第１のク
   リップ回路と、該第１のクリップ回路の入出力信号を夫
   々減算して該第１のクリップ回路によつて失われた振幅
   成分を検出する検出手段と、該検出手段の出力検出信号
   のレベルに応じて該第２のプリエンフアシス回路のプリ
   エンフアシス特性を可変制御する制御手段と、少なくと
   も該第１のクリップ回路の出力信号により検出した該第
   １のクリップ回路によるクリップ期間は該第２のプリエ
   ンフアシス回路の出力信号を選択出力し、かつ、該第１
   のクリップ回路によりクリップが行なわれていない期間
   は該第１のプリエンフアシス回路の出力信号を選択出力
   するスイッチ回路手段と、該スイッチ回路手段の出力信
   号が供給され上記一定値以上の振幅成分を制限して得た
   信号を記録用映像信号として周波数変調器へ出力する第
   ２のクリップ回路とよりなることを特徴とする映像信号
   記録回路。