JPS6163967A - 映像信号記録回路 - Google Patents
映像信号記録回路Info
- Publication number
- JPS6163967A JPS6163967A JP59185092A JP18509284A JPS6163967A JP S6163967 A JPS6163967 A JP S6163967A JP 59185092 A JP59185092 A JP 59185092A JP 18509284 A JP18509284 A JP 18509284A JP S6163967 A JPS6163967 A JP S6163967A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- emphasis
- video signal
- clip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は映像信号記録回路に係り、特にディジタル映像
信号をプリエンファシスした後周波数変調して(りた被
周波数変調映像信号を磁気記録媒体に記録する映像信号
記録回路に関する。
信号をプリエンファシスした後周波数変調して(りた被
周波数変調映像信号を磁気記録媒体に記録する映像信号
記録回路に関する。
従来の技術及びその問題点
VTRでは映像信号(特に輝度信号)を周波数変調く「
〜1)して(qた波周波数変調映像信号を磁気テープに
記録し、これを再生するlζめ、波周波数変調波(F
M波)特有のいわゆる三f(+ノイズが発)[シ、)B
戚の変調周波数成分はどノイズの影響を受ける。このた
め、周波数変調Jjの入力端に映像信号の高域周波数成
分をレベル増強するためのプリエンファシス回路を設け
、ぞの高域周波数成分に対リ−る変調度を人にし、再生
系でのF−M復調時にJハノるノイズを軽減してS /
’ Nを敗色すると共に、ディエンファシス回路により
8滅周波数成分を前記レベル増強分だけレベル減衰さけ
て原信号波形にIu元するようにしていることは周知の
通りCある。この場合、ブリエンノアシスi1が大きい
程S/Nを改善することができるが、プリエンフッ7シ
ス11をあまり大にすると、F Mの変調度が過大とな
り、反転4fどのEl、! 象を生じる。
〜1)して(qた波周波数変調映像信号を磁気テープに
記録し、これを再生するlζめ、波周波数変調波(F
M波)特有のいわゆる三f(+ノイズが発)[シ、)B
戚の変調周波数成分はどノイズの影響を受ける。このた
め、周波数変調Jjの入力端に映像信号の高域周波数成
分をレベル増強するためのプリエンファシス回路を設け
、ぞの高域周波数成分に対リ−る変調度を人にし、再生
系でのF−M復調時にJハノるノイズを軽減してS /
’ Nを敗色すると共に、ディエンファシス回路により
8滅周波数成分を前記レベル増強分だけレベル減衰さけ
て原信号波形にIu元するようにしていることは周知の
通りCある。この場合、ブリエンノアシスi1が大きい
程S/Nを改善することができるが、プリエンフッ7シ
ス11をあまり大にすると、F Mの変調度が過大とな
り、反転4fどのEl、! 象を生じる。
そこで、実際のV T Rでは記録系の上記プリエンフ
ァシス回路のプリエンファシス屯はできるだけ大にして
おき、かつ、プリエンファシス回路の出力映像信号に対
し、FMの変調度が過大となるような大振幅部分を振幅
制限するクリップ回路を周波数変調器の入力側に、;9
けていることは周知の通りである。従って、プリエンフ
ァシス回路により高域周波数成分が増強されるために、
映像信号の立1−りや立下りでオーバーシュート(゛)
アンダーシュートを牛じtこ第7図(△)に示t(II
Iき波形でプリエンファシス回路より取り出された映像
信号【、L、同図(A)に破線でホした適正人カレヘル
を越えるような大1辰幅成分を上記したクリップ回路(
又はリミッタ回路)によりクリップされて同図([3)
に示す如き波形の映像信号とされた後周波数変調器に供
給される。
ァシス回路のプリエンファシス屯はできるだけ大にして
おき、かつ、プリエンファシス回路の出力映像信号に対
し、FMの変調度が過大となるような大振幅部分を振幅
制限するクリップ回路を周波数変調器の入力側に、;9
けていることは周知の通りである。従って、プリエンフ
ァシス回路により高域周波数成分が増強されるために、
映像信号の立1−りや立下りでオーバーシュート(゛)
アンダーシュートを牛じtこ第7図(△)に示t(II
Iき波形でプリエンファシス回路より取り出された映像
信号【、L、同図(A)に破線でホした適正人カレヘル
を越えるような大1辰幅成分を上記したクリップ回路(
又はリミッタ回路)によりクリップされて同図([3)
に示す如き波形の映像信号とされた後周波数変調器に供
給される。
しかし、このクリップされた部分を有する映像信号を周
波数変調した後ト0気テープに記録し、これを再生して
FM復調した後ディエンファシス回路を通した場合は、
その再生映像信号波形は第8図(A)に示す原映像信号
波形とは異なった同図(B)に示す如き波形となり、波
形の再現性が悪くなってしまう。
波数変調した後ト0気テープに記録し、これを再生して
FM復調した後ディエンファシス回路を通した場合は、
その再生映像信号波形は第8図(A)に示す原映像信号
波形とは異なった同図(B)に示す如き波形となり、波
形の再現性が悪くなってしまう。
このため、従来はディエンファシス回路の時定数をプリ
コーンノアシス回路のそれどは責なる値としていた。し
かし、この方法はクリップされた部分を有りる映βfi
j;’jの波形のill I+、!性を菩干良くするこ
とかぐさ゛るが、クリップされた部分を有しない映像信
号の波形のuj LQ牲は逆に悪くなり、S/Nの改P
4度す低1・しくいた。
コーンノアシス回路のそれどは責なる値としていた。し
かし、この方法はクリップされた部分を有りる映βfi
j;’jの波形のill I+、!性を菩干良くするこ
とかぐさ゛るが、クリップされた部分を有しない映像信
号の波形のuj LQ牲は逆に悪くなり、S/Nの改P
4度す低1・しくいた。
ところで、このクリップによる波形の再現性の悪化は、
第9図に承りように、9リツプ川に応じてプリエンファ
シス回路の時定数を変化さけると、略完全に防止するこ
とか知られている。第10図は上記の時定数可変の従来
のブリー1−ンファシス回路の一例の回路系統図を示す
。同図中、入力端子50に入来した映像信号は差動増幅
z;51に供給され、ここでディ1ンファシス回路53
の出力信号と差動増幅された後、クリップ回路52に供
給され、ここで一定値よりも大なる眼幅部分は振幅制限
される。クリップ回路52の出力映像信号はディエンフ
ァシス回路53に供給され、ここで所定の1a域周波数
成分か低域周波数成分に比し相対的にレベル減寝せしめ
られたIu %ジノ増幅器51に供給される。
第9図に承りように、9リツプ川に応じてプリエンファ
シス回路の時定数を変化さけると、略完全に防止するこ
とか知られている。第10図は上記の時定数可変の従来
のブリー1−ンファシス回路の一例の回路系統図を示す
。同図中、入力端子50に入来した映像信号は差動増幅
z;51に供給され、ここでディ1ンファシス回路53
の出力信号と差動増幅された後、クリップ回路52に供
給され、ここで一定値よりも大なる眼幅部分は振幅制限
される。クリップ回路52の出力映像信号はディエンフ
ァシス回路53に供給され、ここで所定の1a域周波数
成分か低域周波数成分に比し相対的にレベル減寝せしめ
られたIu %ジノ増幅器51に供給される。
ここで、いま入力端子50に第11図に一点幀線56で
示1如さス戸ッグ状の映像信号が入来したしのとηると
、ディ1−ンファシス回路53の出力信号波形は同図に
二点鎖線57で示す如くになる。これにより、クリップ
回路52より出力端子54及びディ1ンファシス回路5
3に夫々出力される信号波形は第11図に実線58て示
J−如くになる。ここで、実1!J58で示す出力信号
中、下なる開開はクリップ回路52によりクリップ動作
を行なわれている開開を示す。
示1如さス戸ッグ状の映像信号が入来したしのとηると
、ディ1−ンファシス回路53の出力信号波形は同図に
二点鎖線57で示す如くになる。これにより、クリップ
回路52より出力端子54及びディ1ンファシス回路5
3に夫々出力される信号波形は第11図に実線58て示
J−如くになる。ここで、実1!J58で示す出力信号
中、下なる開開はクリップ回路52によりクリップ動作
を行なわれている開開を示す。
この従来回路によれば、差りj増幅器51の負帰1ルー
プにデ・イエンファシス回路53が挿入1a続されてい
るため、出力端子54にはディエンファシス回路53の
特性と相補的なプリエンファシス1、f竹が何句された
映像(へ号が取り出される。また、クリップ回路52に
よりクリップが(テなわれたときには回路の時定数が変
化する。
プにデ・イエンファシス回路53が挿入1a続されてい
るため、出力端子54にはディエンファシス回路53の
特性と相補的なプリエンファシス1、f竹が何句された
映像(へ号が取り出される。また、クリップ回路52に
よりクリップが(テなわれたときには回路の時定数が変
化する。
しかるに、第10図に示す従来回路は、アナログ回路で
あり、回路素子のバラツキや温度変化なとにJ、り波形
pj11.! +′+かj“1ユ良となる0゛1定数を
得ること(ユ極めて国力1(あろという問題+1)iか
あった。
あり、回路素子のバラツキや温度変化なとにJ、り波形
pj11.! +′+かj“1ユ良となる0゛1定数を
得ること(ユ極めて国力1(あろという問題+1)iか
あった。
モこC1本発明はクリップ回路ににつC失われtこ振幅
部分く情報f′41 )に応U 7:、 j’イジクル
映像信弓が供給される可変ブリTンーノ)′シス回路の
特性(時定数)を可変づることにより、上記の問題点を
解決した映像信号記録回路を提供づ゛ることを目的とす
る。
部分く情報f′41 )に応U 7:、 j’イジクル
映像信弓が供給される可変ブリTンーノ)′シス回路の
特性(時定数)を可変づることにより、上記の問題点を
解決した映像信号記録回路を提供づ゛ることを目的とす
る。
問題員を解決りるノどめの手段
第1図は本発明になる映像信号記録回路の構成を示リブ
ロック系統図で゛ある。木光明回路は入ツノ喘子1に入
来したディジタル映像イJ−号に対し、第1のプリエン
ファシス回路2により固定のプリエンファシス特性を付
与し、かつ、第2のプリエンノアシス回路3により可変
1り上ンファシス特性を(K1与する。ここで、−り記
テイシタル映@信号はアナログ映像信号を標本化11m
子化して得たディジタル信号である。第1のクリップ回
路4は後述する第2のクリップ回路8と同一の一定値以
上の振幅成分を制限する特性を有している。検出手段5
【、L第1のクリップ回路4の人出力信号を夫々減算し
C第1のクリップ回路4によって失われた振幅成分を検
出り“る。制1211手段6は検出手段5の出力検出信
号のレベルに1え・して第2のプリコーンファシス回路
3のブリ「ンーノアシス特性を61変制御・j、る。ま
た、スイッチ回路手段7は少なくとも第1のクリップ回
路4の出力信号により検出した第1のクリップ回路4に
よるクリップ期間は第2のプリエンファシス回路3の出
/J (r、号を選IR出力し、かつ、第1のクリップ
回路4によりクリップが行イ【われていない開門は第1
のプリエンファシス特性2の出力(8号を選択出力して
第2のクリップ回路8へ出力する。第2のクリップ回路
8より取り出された信号は記録用映像(を号として出力
端子9J:り周波数変調器及びD△変換器くいずれも図
示u″11′)に供給され″′C周波数変調され、かつ
、ディジタル/アナログ変換された後記録媒体に記録さ
れる。
ロック系統図で゛ある。木光明回路は入ツノ喘子1に入
来したディジタル映像イJ−号に対し、第1のプリエン
ファシス回路2により固定のプリエンファシス特性を付
与し、かつ、第2のプリエンノアシス回路3により可変
1り上ンファシス特性を(K1与する。ここで、−り記
テイシタル映@信号はアナログ映像信号を標本化11m
子化して得たディジタル信号である。第1のクリップ回
路4は後述する第2のクリップ回路8と同一の一定値以
上の振幅成分を制限する特性を有している。検出手段5
【、L第1のクリップ回路4の人出力信号を夫々減算し
C第1のクリップ回路4によって失われた振幅成分を検
出り“る。制1211手段6は検出手段5の出力検出信
号のレベルに1え・して第2のプリコーンファシス回路
3のブリ「ンーノアシス特性を61変制御・j、る。ま
た、スイッチ回路手段7は少なくとも第1のクリップ回
路4の出力信号により検出した第1のクリップ回路4に
よるクリップ期間は第2のプリエンファシス回路3の出
/J (r、号を選IR出力し、かつ、第1のクリップ
回路4によりクリップが行イ【われていない開門は第1
のプリエンファシス特性2の出力(8号を選択出力して
第2のクリップ回路8へ出力する。第2のクリップ回路
8より取り出された信号は記録用映像(を号として出力
端子9J:り周波数変調器及びD△変換器くいずれも図
示u″11′)に供給され″′C周波数変調され、かつ
、ディジタル/アナログ変換された後記録媒体に記録さ
れる。
作用
検出手段5は第1のクリップ回路4によって東てられた
振幅成分(情報乍)に1,6じたレベルの検出信号を出
力するl)t lら、1ilIilO不段0により第2
のプリエンファシス回路3は上記中でられた16幅成分
か大のとさtよ[,1定びくか大となる五うイ【可変プ
リエンファシス特f1を人力映15A Ii’l >’
iに対して付与することl)ζできる。そして、スイッ
チ回路手段7は第1のクリップ回路4がクリップ動作を
行なっている開門(入力映像(ハ号のクリップ期間)は
第2のプリエンファシス回路3の出力(9号を選択出力
するから、スイッチ回路手段7からは第1のクリップ回
路4により棄てられた振幅成分に大略比例して01定数
が可変され、また第1のクリップ回路4によりクリップ
されない開門は第1のプリエンファシス回路2によって
胆適なプリエンファシス15 ftが例与された映I<
<Ijr、:号が取り出される。以下、本発明について
実施例ど共(こ史に51細に説明づる。
振幅成分(情報乍)に1,6じたレベルの検出信号を出
力するl)t lら、1ilIilO不段0により第2
のプリエンファシス回路3は上記中でられた16幅成分
か大のとさtよ[,1定びくか大となる五うイ【可変プ
リエンファシス特f1を人力映15A Ii’l >’
iに対して付与することl)ζできる。そして、スイッ
チ回路手段7は第1のクリップ回路4がクリップ動作を
行なっている開門(入力映像(ハ号のクリップ期間)は
第2のプリエンファシス回路3の出力(9号を選択出力
するから、スイッチ回路手段7からは第1のクリップ回
路4により棄てられた振幅成分に大略比例して01定数
が可変され、また第1のクリップ回路4によりクリップ
されない開門は第1のプリエンファシス回路2によって
胆適なプリエンファシス15 ftが例与された映I<
<Ijr、:号が取り出される。以下、本発明について
実施例ど共(こ史に51細に説明づる。
実施例
第2図は本光明回路の一実施例の111ツク系統図を示
す。同図中、第1図と同−闘成部分には同−符舅を付し
、その51明を省略する。第2図にJ5いて、入力端子
11に入来したディジモ映像嫁信号の一例としてのディ
ジタル輝度信号は、プリエンファシス回路12に11’
給される一方、遅延回路13を通して可変プリエンノア
シス回路14に供給される。プリエンノアシス回路12
は前記第1のプリエンファシス回路2に相当づる、プリ
エンファシス特性固定の回路で、従来のVTR内に設け
られたプリエンファシス回路と同様のプリエンファシス
特性i性を右しでいる。これにより、例えば第3図(Δ
)に示す如き白100%の輝度信号aを標本化及び吊子
化して17られたディジタル輝1σ信号が入力端子1]
に入来した場合、ブリエンフ))シス回路12からは高
域周波数成分のレベル増強によって、波形の立上り、立
下り部分てオーパージ1−ト、アンダーシュートが生じ
た第3図(B)に示す如き波形の輝度信号すが取り出さ
れる。なお、第2図に承り各回路はり一ベてディジタル
(ス号が供給され、かつ、それをディシルク処理マるデ
ィジタル回路である。従って、第2図に示す各部の波形
は第3図(△)〜(K)に示JQIJさアノ−ログ伝号
波形を標本化及び吊子化したディジタルデータであるが
、以下の説明では使11上、アナログ信号波形ぐ説明す
るものとりる。
す。同図中、第1図と同−闘成部分には同−符舅を付し
、その51明を省略する。第2図にJ5いて、入力端子
11に入来したディジモ映像嫁信号の一例としてのディ
ジタル輝度信号は、プリエンファシス回路12に11’
給される一方、遅延回路13を通して可変プリエンノア
シス回路14に供給される。プリエンノアシス回路12
は前記第1のプリエンファシス回路2に相当づる、プリ
エンファシス特性固定の回路で、従来のVTR内に設け
られたプリエンファシス回路と同様のプリエンファシス
特性i性を右しでいる。これにより、例えば第3図(Δ
)に示す如き白100%の輝度信号aを標本化及び吊子
化して17られたディジタル輝1σ信号が入力端子1]
に入来した場合、ブリエンフ))シス回路12からは高
域周波数成分のレベル増強によって、波形の立上り、立
下り部分てオーパージ1−ト、アンダーシュートが生じ
た第3図(B)に示す如き波形の輝度信号すが取り出さ
れる。なお、第2図に承り各回路はり一ベてディジタル
(ス号が供給され、かつ、それをディシルク処理マるデ
ィジタル回路である。従って、第2図に示す各部の波形
は第3図(△)〜(K)に示JQIJさアノ−ログ伝号
波形を標本化及び吊子化したディジタルデータであるが
、以下の説明では使11上、アナログ信号波形ぐ説明す
るものとりる。
この節用1ム号すは第1のクリップ回路4を構成するク
リップ回路(又はリミッタ回路)15に供給され、ここ
で第33図(B)に破線I、IIで示ず範囲よりも大振
幅部分bl、b2.b3及びb4が夫々クリップにより
棄てられで、第3図(C)に示す如き輝度信号Cとして
取り出される。減算回路16は前記検出手段5を構成し
ており、クリップ回路15の入力検出信号すから上記出
力輝度信号Cを差し引く動作を行なって、第3図(D)
に示す如く上記型てられた大振幅部分b+、l)z。
リップ回路(又はリミッタ回路)15に供給され、ここ
で第33図(B)に破線I、IIで示ず範囲よりも大振
幅部分bl、b2.b3及びb4が夫々クリップにより
棄てられで、第3図(C)に示す如き輝度信号Cとして
取り出される。減算回路16は前記検出手段5を構成し
ており、クリップ回路15の入力検出信号すから上記出
力輝度信号Cを差し引く動作を行なって、第3図(D)
に示す如く上記型てられた大振幅部分b+、l)z。
b3及びb4に応じたレベル及び位相の検出信号dを出
力する。この検出信号d4.th’分器17及びウィン
ド・コンパレータ18に夫々供給される。
力する。この検出信号d4.th’分器17及びウィン
ド・コンパレータ18に夫々供給される。
ウィンド・コンパレータ18は検出信号dと基準レベル
とをレベル比較し、検出信号dの正極性パルス部分や角
棒性パルス部分入来期間中(すなわち、クリップ回路1
5がクリップ動作を行なっている期間中)、ローレベル
の信号を出力し、それ以外の期間(ずなわらクリップ回
路15がクリップ動作を1うなっていない1器11間)
にはハイレベルの信号を出力する。従って、ウィンド・
コンパレータ18からは第3図(G)に示す如きパルス
列りが取り出される。このパルス列9は遅延回路19で
一定時間起延された後積分器17にクリアパルスとして
供給される一方、後述するラッチ20及び遅延回路22
に赴延されることなく供給される。
とをレベル比較し、検出信号dの正極性パルス部分や角
棒性パルス部分入来期間中(すなわち、クリップ回路1
5がクリップ動作を行なっている期間中)、ローレベル
の信号を出力し、それ以外の期間(ずなわらクリップ回
路15がクリップ動作を1うなっていない1器11間)
にはハイレベルの信号を出力する。従って、ウィンド・
コンパレータ18からは第3図(G)に示す如きパルス
列りが取り出される。このパルス列9は遅延回路19で
一定時間起延された後積分器17にクリアパルスとして
供給される一方、後述するラッチ20及び遅延回路22
に赴延されることなく供給される。
第4図は積分器17の一実施例のブロック系統図を示す
。同図中、入力端子28に入来した前記検出信号dは加
(1器29を通してスイッチ回路30の端子30aに供
給される。このスイッチ回路30は端子30bにゼロレ
ベルの信号(実際にはディジタルデータ)が印加され、
かつ、前記遅延回路19により遅延されたパルス列りが
端子31を介してクリアパルス(スイッチングパルス)
として印加され、遅延されたパルス列9のハイレベルの
期間端子30bの入力信号を選択出力してクリア動作を
行<Eい、遅延されたパルス列9のローレベル期間は端
子30aの入力信号をそのまま1サンプル遅f器ζ32
へ選択出力する。1サンプル遅延器32で111ンプル
遅延された信号は加算器29にg(給され、ここで入力
検出信号dと加暮された後、出力端子33へ出力される
と共にスイッチ回路30の端子30aに再び供給される
。これにJ、す、積分器17の出力端子33には第3図
(E)に示ず如く、入力検出信号dが積分された槓分イ
ム号eが取り出される。この(14分信号eは第2図に
示すラッチ20に供給され、ここで前記パルス列9の立
子りによつCラップされる。積分器17はパルス列9の
立上りによって内容がクリアされるが、その立、4り時
刻はd延回路19によってラッチ20に供給されるパル
ス列qの立上り時刻よりも名士H延されているから、ラ
ッチ20には積分信号Cの極大値がラッヂーされる。
。同図中、入力端子28に入来した前記検出信号dは加
(1器29を通してスイッチ回路30の端子30aに供
給される。このスイッチ回路30は端子30bにゼロレ
ベルの信号(実際にはディジタルデータ)が印加され、
かつ、前記遅延回路19により遅延されたパルス列りが
端子31を介してクリアパルス(スイッチングパルス)
として印加され、遅延されたパルス列9のハイレベルの
期間端子30bの入力信号を選択出力してクリア動作を
行<Eい、遅延されたパルス列9のローレベル期間は端
子30aの入力信号をそのまま1サンプル遅f器ζ32
へ選択出力する。1サンプル遅延器32で111ンプル
遅延された信号は加算器29にg(給され、ここで入力
検出信号dと加暮された後、出力端子33へ出力される
と共にスイッチ回路30の端子30aに再び供給される
。これにJ、す、積分器17の出力端子33には第3図
(E)に示ず如く、入力検出信号dが積分された槓分イ
ム号eが取り出される。この(14分信号eは第2図に
示すラッチ20に供給され、ここで前記パルス列9の立
子りによつCラップされる。積分器17はパルス列9の
立上りによって内容がクリアされるが、その立、4り時
刻はd延回路19によってラッチ20に供給されるパル
ス列qの立上り時刻よりも名士H延されているから、ラ
ッチ20には積分信号Cの極大値がラッヂーされる。
これにより、フッJ20からは第3図(F)に示1′如
き信号rが取り出され、次段のリード・オンリ・メモリ
(RO〜1)21にアドレス信号として供給される。R
OM21には予め可変プリエンファシス回路14のプリ
エンファシス特性を上記信号「のレベルに応じ゛(+i
l変するためのプリエンファシス特性可変用の第1のデ
ータと、単安定マルチバイブレータ23の出力時間幅を
決定する第2のデータとが夫々格納されている。従って
、上記アドレス信号「によってROM21の指定された
アドレスから読み出されIこ上記第1のデータがプリエ
ンファシス回路14に供給され、かつ、上記第2のデー
タが単安定マルチバイブレータ23に供給され、その時
定数をi′II変制陣する。
き信号rが取り出され、次段のリード・オンリ・メモリ
(RO〜1)21にアドレス信号として供給される。R
OM21には予め可変プリエンファシス回路14のプリ
エンファシス特性を上記信号「のレベルに応じ゛(+i
l変するためのプリエンファシス特性可変用の第1のデ
ータと、単安定マルチバイブレータ23の出力時間幅を
決定する第2のデータとが夫々格納されている。従って
、上記アドレス信号「によってROM21の指定された
アドレスから読み出されIこ上記第1のデータがプリエ
ンファシス回路14に供給され、かつ、上記第2のデー
タが単安定マルチバイブレータ23に供給され、その時
定数をi′II変制陣する。
第5図は可変プリエンファシス回路14の一実施例のブ
ロック系統図を示す。第5図に承りように、可変プリエ
ンファシス回路14はディジタルフィルタであり、乗q
器38.39及び40の各乗口係数(乗数)が、ROM
21より制00端子/3I、432及び433に供給さ
れる1iri記第1のデータに応じて可変されることに
より、プリエンファシス特性を可変せしめられる。入力
端子35には、第2図の遅延回路13によりブリエンフ
ァシス回路12J、すROM 21にtりる18号伝送
路のiIi!延時間分だ【ノ遅シ1されC時間合わぜを
された入力ディジタル輝度信号(そのD A変換波形を
第3図(A)にaで示した)が人来し、更にこれよりカ
ロ紳器36を通して1リーン、プル′fi延器37及び
乗ζフ器38に夫々供給される。ifi ll器37よ
り取り出されたディジタルデータは乗算器3つ及び40
に大々供給され、制御it端子432及び433の入力
用1のデータに応じて定められた所定の乗数と乗qされ
る。東Q器3つの出力18号は加剪器36に供給されC
入力ディジタルデータと加算される。
ロック系統図を示す。第5図に承りように、可変プリエ
ンファシス回路14はディジタルフィルタであり、乗q
器38.39及び40の各乗口係数(乗数)が、ROM
21より制00端子/3I、432及び433に供給さ
れる1iri記第1のデータに応じて可変されることに
より、プリエンファシス特性を可変せしめられる。入力
端子35には、第2図の遅延回路13によりブリエンフ
ァシス回路12J、すROM 21にtりる18号伝送
路のiIi!延時間分だ【ノ遅シ1されC時間合わぜを
された入力ディジタル輝度信号(そのD A変換波形を
第3図(A)にaで示した)が人来し、更にこれよりカ
ロ紳器36を通して1リーン、プル′fi延器37及び
乗ζフ器38に夫々供給される。ifi ll器37よ
り取り出されたディジタルデータは乗算器3つ及び40
に大々供給され、制御it端子432及び433の入力
用1のデータに応じて定められた所定の乗数と乗qされ
る。東Q器3つの出力18号は加剪器36に供給されC
入力ディジタルデータと加算される。
また、乗算器38により加Ω器36の出力信号が制御2
11端子431の入力用1のデータに応じて予め定めら
れた所定の乗数と東0されたjし加粋器41に供給され
、ここで乗算器40の出力信号とIfOn混合された後
出力喘子42へ出力される。
11端子431の入力用1のデータに応じて予め定めら
れた所定の乗数と東0されたjし加粋器41に供給され
、ここで乗算器40の出力信号とIfOn混合された後
出力喘子42へ出力される。
なお、積分器17の出力1直ど1+l変プリ工ンフアシ
ス回路14の時定数との一員体例を;Lとぬると、次表
に示す如く、積分器17の出力信号Cの値が人になるに
工と、可変プリエンファシス回路14の1、r定数が人
となる。
ス回路14の時定数との一員体例を;Lとぬると、次表
に示す如く、積分器17の出力信号Cの値が人になるに
工と、可変プリエンファシス回路14の1、r定数が人
となる。
人ま
ただし、上記表1中、積分器17の出力の値は、輝度信
号aのシンクデツプレベルをOとし、ホワイトピークレ
ベルを1(’)Oとしたときの(直を示1゜また、クリ
ップ回路15のクリップレベルと可変プリエンファシス
回路14の時定数と、この時定数を得る場合の乗1器3
8.39及び40の各f!数との関係の一例についてま
とめると次表に示す如くになる。
号aのシンクデツプレベルをOとし、ホワイトピークレ
ベルを1(’)Oとしたときの(直を示1゜また、クリ
ップ回路15のクリップレベルと可変プリエンファシス
回路14の時定数と、この時定数を得る場合の乗1器3
8.39及び40の各f!数との関係の一例についてま
とめると次表に示す如くになる。
表ま
ただし、表2中、クリップレベル(単位%)は入す信号
すに対する相対値であり、例えば第6図に一点鎖線■で
示すクリップレベルは、同図にmlで示すクリップ回路
15の人力信号波形に対しては160%となり、m2で
承り入力信号波形にとっては180%となる。
すに対する相対値であり、例えば第6図に一点鎖線■で
示すクリップレベルは、同図にmlで示すクリップ回路
15の人力信号波形に対しては160%となり、m2で
承り入力信号波形にとっては180%となる。
このようにしで、i1変プリエンファシス回路14の出
力端子42から取り出された波プリエンファシス信号を
DA変1ヶした場合の信号波形は第3図(H)に示す如
く、クリップ回路15′cクリツプされて棄てられる振
幅部分が人なるほど時定数が人なるプリエンファシス特
性(すなわら、レベル増強される高域周波数成分の下限
周波数がより低周波数となる。)が付与され、クリップ
されない振幅部分では最適な小なる時定数のプリエンフ
ァシス特性がイ・]与された輝度信号りどなる。この輝
度信号りはスイッチ回路24の端子241)に供・給さ
れる。
力端子42から取り出された波プリエンファシス信号を
DA変1ヶした場合の信号波形は第3図(H)に示す如
く、クリップ回路15′cクリツプされて棄てられる振
幅部分が人なるほど時定数が人なるプリエンファシス特
性(すなわら、レベル増強される高域周波数成分の下限
周波数がより低周波数となる。)が付与され、クリップ
されない振幅部分では最適な小なる時定数のプリエンフ
ァシス特性がイ・]与された輝度信号りどなる。この輝
度信号りはスイッチ回路24の端子241)に供・給さ
れる。
一方、プリエンファシス回路12の出力輝度13号すは
遅延回路25により可変プリエンファシス回路14の出
力輝度!=、 ’74 IIどの時間合わせをされた後
スイッチ回路24の端子24aに供給される。
遅延回路25により可変プリエンファシス回路14の出
力輝度!=、 ’74 IIどの時間合わせをされた後
スイッチ回路24の端子24aに供給される。
また、単安定マルチバイブレータ23は、■管分器17
、ラッチ20及びROM21よりなる信号伝送路による
時間遅れ分の81i[1i、7間を6つM延回路22を
通して取り出された前記パルス列Oが供給され、その立
下りによ−)Tトリが−され、このトリが一時点よりR
OM 21から読み出された前記第2のデータに]、i
5した11.1間幅(寸なわら、クリツブ回路1F)に
J、ってクリップされる振幅部分の中に略比例した時間
幅)lごけハrレヘルとなる、第3図(1)に示り如さ
パルス1をR1出力Jる。
、ラッチ20及びROM21よりなる信号伝送路による
時間遅れ分の81i[1i、7間を6つM延回路22を
通して取り出された前記パルス列Oが供給され、その立
下りによ−)Tトリが−され、このトリが一時点よりR
OM 21から読み出された前記第2のデータに]、i
5した11.1間幅(寸なわら、クリツブ回路1F)に
J、ってクリップされる振幅部分の中に略比例した時間
幅)lごけハrレヘルとなる、第3図(1)に示り如さ
パルス1をR1出力Jる。
前記スイッチ回路2/Iはこのパルス1をスイッチング
パルスとして供給され、パルスiのハイレl\ルの閉門
(すなわt5、クリップ回路15により少なくともクリ
ップがi′r/;cわれCいる閉門)は端子241)の
入力信号を選択出力1ノ、[1−レベルの閉門は端子2
/laの人力15号をJパ11り出力Jるようにスイッ
チング制御される。こ机により、スイッチ回路24から
は第33図(、〕)に小1如き被ブリ■ンファシス輝度
(古号Jが取り出される。この信号」はクリップ回路1
5と同一1、′+ t!Iのクリップ回路(又はリミッ
タ回路)26に供給され、ここで第3図(J)中、破線
m、ll第3図(B)の■。
パルスとして供給され、パルスiのハイレl\ルの閉門
(すなわt5、クリップ回路15により少なくともクリ
ップがi′r/;cわれCいる閉門)は端子241)の
入力信号を選択出力1ノ、[1−レベルの閉門は端子2
/laの人力15号をJパ11り出力Jるようにスイッ
チング制御される。こ机により、スイッチ回路24から
は第33図(、〕)に小1如き被ブリ■ンファシス輝度
(古号Jが取り出される。この信号」はクリップ回路1
5と同一1、′+ t!Iのクリップ回路(又はリミッ
タ回路)26に供給され、ここで第3図(J)中、破線
m、ll第3図(B)の■。
Hに等しい)で示すクリツピングレヘルを越えるような
大娠幅部分j+、j2.ja及びj4がクリップによっ
て棄てられて第3図(K)に実線でホ1−如き信号k1
.:変換された後、出力端子27を介しC周波数変調器
(図示ぜす゛)に記録用輝度信号として供給される。こ
の周波数変調器に」、り周波数変調されたディジタル輝
度信gはDΔ八女換器図示せず)により7ノログ輝度信
号に変換された侵、ヘッドにより磁気j−プ(図示せず
)上に記録される。
大娠幅部分j+、j2.ja及びj4がクリップによっ
て棄てられて第3図(K)に実線でホ1−如き信号k1
.:変換された後、出力端子27を介しC周波数変調器
(図示ぜす゛)に記録用輝度信号として供給される。こ
の周波数変調器に」、り周波数変調されたディジタル輝
度信gはDΔ八女換器図示せず)により7ノログ輝度信
号に変換された侵、ヘッドにより磁気j−プ(図示せず
)上に記録される。
ここで、第3図(K)中、破線で示す波形は従来回路に
よって得られる第3図(C)と同じ波形(゛あるが、本
実施例によれば、第3図(1〈)に示1りJ+ <、ク
リップされ−C失われる振幅部分が大なるほどブリー[
ンファシス回路14の時定数が人とされるため、クリッ
プ期間が従来よりも艮くなり、山く1系でディエンファ
シス回路を通した場合に、波形の再現性を改善できる。
よって得られる第3図(C)と同じ波形(゛あるが、本
実施例によれば、第3図(1〈)に示1りJ+ <、ク
リップされ−C失われる振幅部分が大なるほどブリー[
ンファシス回路14の時定数が人とされるため、クリッ
プ期間が従来よりも艮くなり、山く1系でディエンファ
シス回路を通した場合に、波形の再現性を改善できる。
なお、周波数変調器の人力段に1)八女換器を設置ノで
アナログ映像信号に対して周波数変調を行41うように
してもよい。
アナログ映像信号に対して周波数変調を行41うように
してもよい。
また、磁気テープの記録信号形態をアナログ信号とする
のは、現行のV l’ Rぐも既記緑信号を再生できる
ようにケるためである。
のは、現行のV l’ Rぐも既記緑信号を再生できる
ようにケるためである。
発明の効果
ト述の如く、本発明によれば、クリップ回路によって振
幅制限された場合は、その振幅部分の鉛に応じて時定数
を可変されたプリエンファシス特性がfl向された映像
信楊を取り出し、振幅制限されていない閉門の映像信号
に対しては最適な固定のプリエンファシス特性をイ・1
与された映像信号を切換出力するにう(、ニしたから、
クリップにJ、り東てられる情報用を小にでき、1す′
1糸のディエンファシス回路を通しIこ場合、クリップ
された映像信号の波形の再現性を改;9でさ、かつ、ク
リップさ4′シくyい映像信号については波形を略完全
に復元でさ、しかも所要のS 、′N改善rl+を1:
することかでき、またディジタル回路で構成できるから
、回路素子のバラツキや温度変化などによる悪影響は従
来のアナログ回路に比し大幅に低減できると共に、集1
11回路化に適している等の特長をイiしくいるもので
ある。
幅制限された場合は、その振幅部分の鉛に応じて時定数
を可変されたプリエンファシス特性がfl向された映像
信楊を取り出し、振幅制限されていない閉門の映像信号
に対しては最適な固定のプリエンファシス特性をイ・1
与された映像信号を切換出力するにう(、ニしたから、
クリップにJ、り東てられる情報用を小にでき、1す′
1糸のディエンファシス回路を通しIこ場合、クリップ
された映像信号の波形の再現性を改;9でさ、かつ、ク
リップさ4′シくyい映像信号については波形を略完全
に復元でさ、しかも所要のS 、′N改善rl+を1:
することかでき、またディジタル回路で構成できるから
、回路素子のバラツキや温度変化などによる悪影響は従
来のアナログ回路に比し大幅に低減できると共に、集1
11回路化に適している等の特長をイiしくいるもので
ある。
第1図は本発明回路の構成を示リブロック系統図、第2
図は木)を明回路の一実施例を示寸ブロック系統図、第
3図は第2図図示ブロック系統の動作説明用信号波形図
、第4図は第2図図示ブロック系統中の積分器の一実施
例を示づブロック系統図、第5図は第2図図示ブロック
系統中の可変プリエンファシス回路の一実施例を示1ブ
ロック系統図、第6図は本発明回路のクリップレベルに
ついて説明りる信8波形図、第7図(よ従来のプリエン
ファシス回路の入力映奪1八号波形と出力映像信号波形
の一例を示υ図、第8図は原映像信8波形とクリップさ
れた映像信号をディエンファシス回路を通し/、:場合
の1言号波形の一例を示J図、第9図はブリエンフ)l
シス回路の時定数を可変させた場合のプリエンファシス
回路の出力映@信号波形を示す図、第10図は時定数可
変の従来のプリエンファシス回路の一例を示リブロック
系統図、第11図は第2図図示ブロック系統の動作説明
用1.1号波形図である。 1.50・・・映像信号入力端子、2・・・第1のプリ
[ンファシス回路、3・・・第2のプリエンファシス回
路、4・・・第1のクリップ回路、5・・・検出手段、
6・・・制御手段、7・・・スイツーf−回路手段、8
・・・第2のクリラグ回路、9.1〕1・・・映像1ハ
弓出力喘子、11・・・輝度信号入力端子、12・・・
ブリFンファシス回路、14・・・ill変ブリJンソ
)Jシス回路、15゜26.52・・・クリップ回路、
1G・・・減免回路、17・・・61分器、1 B・・
・ウィンド・コンパレータ、20・・・ラッチ、21・
・リ−1〜・オンリ・メモリ(ROM)、23・・・甲
安定ンルヂバイブレータ、24.30・・・スイッチ回
路、27・・・輝度信号出力端子、32.37・・・1
→ノンプル廷ど延器、38゜39.40・・・乗()器
、53・・・ディエンファシス回路。 持浦出願人 日本ビクター株式会社 第8 図 第10図 第11図
図は木)を明回路の一実施例を示寸ブロック系統図、第
3図は第2図図示ブロック系統の動作説明用信号波形図
、第4図は第2図図示ブロック系統中の積分器の一実施
例を示づブロック系統図、第5図は第2図図示ブロック
系統中の可変プリエンファシス回路の一実施例を示1ブ
ロック系統図、第6図は本発明回路のクリップレベルに
ついて説明りる信8波形図、第7図(よ従来のプリエン
ファシス回路の入力映奪1八号波形と出力映像信号波形
の一例を示υ図、第8図は原映像信8波形とクリップさ
れた映像信号をディエンファシス回路を通し/、:場合
の1言号波形の一例を示J図、第9図はブリエンフ)l
シス回路の時定数を可変させた場合のプリエンファシス
回路の出力映@信号波形を示す図、第10図は時定数可
変の従来のプリエンファシス回路の一例を示リブロック
系統図、第11図は第2図図示ブロック系統の動作説明
用1.1号波形図である。 1.50・・・映像信号入力端子、2・・・第1のプリ
[ンファシス回路、3・・・第2のプリエンファシス回
路、4・・・第1のクリップ回路、5・・・検出手段、
6・・・制御手段、7・・・スイツーf−回路手段、8
・・・第2のクリラグ回路、9.1〕1・・・映像1ハ
弓出力喘子、11・・・輝度信号入力端子、12・・・
ブリFンファシス回路、14・・・ill変ブリJンソ
)Jシス回路、15゜26.52・・・クリップ回路、
1G・・・減免回路、17・・・61分器、1 B・・
・ウィンド・コンパレータ、20・・・ラッチ、21・
・リ−1〜・オンリ・メモリ(ROM)、23・・・甲
安定ンルヂバイブレータ、24.30・・・スイッチ回
路、27・・・輝度信号出力端子、32.37・・・1
→ノンプル廷ど延器、38゜39.40・・・乗()器
、53・・・ディエンファシス回路。 持浦出願人 日本ビクター株式会社 第8 図 第10図 第11図
Claims (1)
- アナログ映像信号をディジタル映像信号に変換した後所
定の記録信号処理を行ない、その後に周波数変調され、
かつ、DA変換されたアナログ被周波数変調映像信号を
記録媒体に記録する記録系の上記記録信号処理を行なう
映像信号記録回路において、上記入力ディジタル映像信
号に対して固定のプリエンフアシス特性を付与する第1
のプリエンフアシス回路と、該入力ディジタル映像信号
に対して可変プリエンフアシス特性を付与する第2のプ
リエンフアシス回路と、該第1のプリエンフアシス回路
の出力信号の一定値以上の振幅成分を制限する第1のク
リップ回路と、該第1のクリップ回路の入出力信号を夫
々減算して該第1のクリップ回路によつて失われた振幅
成分を検出する検出手段と、該検出手段の出力検出信号
のレベルに応じて該第2のプリエンフアシス回路のプリ
エンフアシス特性を可変制御する制御手段と、少なくと
も該第1のクリップ回路の出力信号により検出した該第
1のクリップ回路によるクリップ期間は該第2のプリエ
ンフアシス回路の出力信号を選択出力し、かつ、該第1
のクリップ回路によりクリップが行なわれていない期間
は該第1のプリエンフアシス回路の出力信号を選択出力
するスイッチ回路手段と、該スイッチ回路手段の出力信
号が供給され上記一定値以上の振幅成分を制限して得た
信号を記録用映像信号として周波数変調器へ出力する第
2のクリップ回路とよりなることを特徴とする映像信号
記録回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59185092A JPS6163967A (ja) | 1984-09-04 | 1984-09-04 | 映像信号記録回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59185092A JPS6163967A (ja) | 1984-09-04 | 1984-09-04 | 映像信号記録回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6163967A true JPS6163967A (ja) | 1986-04-02 |
JPH0439148B2 JPH0439148B2 (ja) | 1992-06-26 |
Family
ID=16164698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59185092A Granted JPS6163967A (ja) | 1984-09-04 | 1984-09-04 | 映像信号記録回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6163967A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63276388A (ja) * | 1987-05-08 | 1988-11-14 | Hitachi Ltd | 映像信号記録再生装置 |
-
1984
- 1984-09-04 JP JP59185092A patent/JPS6163967A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63276388A (ja) * | 1987-05-08 | 1988-11-14 | Hitachi Ltd | 映像信号記録再生装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0439148B2 (ja) | 1992-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4618893A (en) | Noise reducing system for video signal | |
US4587576A (en) | Video signal processing apparatus with pre-emphasis and de-emphasis for use in a recording and reproducing system | |
US4750037A (en) | Noise reduction system for video signal | |
US5220427A (en) | Magnetic reproducing apparatus having circuit for preventing reversal of white peak | |
JPS6321394B2 (ja) | ||
JPS6163967A (ja) | 映像信号記録回路 | |
KR930002140B1 (ko) | 영상신호의 기록처리회로 | |
US5663844A (en) | Signal reproducing apparatus having waveform equalizing function | |
JPS6141285A (ja) | 磁気記録再生装置 | |
JP2643178B2 (ja) | 映像信号記録装置 | |
JPS5946046B2 (ja) | 記録再生装置 | |
JP3029661B2 (ja) | 信号記録装置 | |
JP2635647B2 (ja) | 映像信号記録再生装置 | |
JP2570256B2 (ja) | デイジタルクリツプ補正回路 | |
JP3256116B2 (ja) | スミア補正回路 | |
JPS60253393A (ja) | カラ−映像信号記録再生装置 | |
JP2535262B2 (ja) | プリ・エンファシス回路 | |
JP3089127B2 (ja) | 映像再生装置 | |
JPS62248107A (ja) | 磁気記録再生装置 | |
JPH0435828B2 (ja) | ||
JPH05325406A (ja) | 情報信号の記録再生装置 | |
JPH0684280A (ja) | 雑音低減回路 | |
JPS5992412A (ja) | 磁気記録再生装置 | |
JP2000175156A (ja) | 磁気記録再生装置 | |
JPS61232789A (ja) | ダビング方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |