JPS6162156A - タイマ付電子デイスク装置 - Google Patents
タイマ付電子デイスク装置Info
- Publication number
- JPS6162156A JPS6162156A JP59183977A JP18397784A JPS6162156A JP S6162156 A JPS6162156 A JP S6162156A JP 59183977 A JP59183977 A JP 59183977A JP 18397784 A JP18397784 A JP 18397784A JP S6162156 A JPS6162156 A JP S6162156A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- transfer
- storage device
- charging time
- system controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明に、主記憶装置と補助ｇＣ憶装置との間に２ける
記憶情報の転送に関し、特に停電時に２ける記憶情報の
テータ破壊全未然に防止できるタイマ付電子ディスク装
置に関する。
記憶情報の転送に関し、特に停電時に２ける記憶情報の
テータ破壊全未然に防止できるタイマ付電子ディスク装
置に関する。
この極の従来装置として第３図に示すものがあつ九〇上
記第５図に従来装置の全体回路グロック図を示し、同図
に２いて、（１）は中央処理装置１１（以下ＣＩ’Ｕと
いう）（図示せず）と直接情報の授受を行ない、この情
報上］ピ憶して主記憶装置として動作するＲＡＭ、（２
）は上ｇごＲＡ Ｍ （１）との間で情報の授受を行な
い、この情報全Ｈｃ憶して補助記憶装置として１４１７
作する磁気テープ装置、（８）に上記ＲＡＭ（ｘ）とｃ
ｐｖとの情報伝送のためのディスクインターフェイス、
（４）はｘＡＭ（１）ｓ磁気テープ装置（２）、ディス
クインターフェイス（８）全各々制御するためのシステ
ムコントローラ％（５）ｆｌ該システム全体七動作さぜ
る直流電源、（６）は上ｇｃ皿泥流電源５）にて充電さ
几、停電時に上記システムに電源を供給する二次′電源
である。
記第５図に従来装置の全体回路グロック図を示し、同図
に２いて、（１）は中央処理装置１１（以下ＣＩ’Ｕと
いう）（図示せず）と直接情報の授受を行ない、この情
報上］ピ憶して主記憶装置として動作するＲＡＭ、（２
）は上ｇごＲＡ Ｍ （１）との間で情報の授受を行な
い、この情報全Ｈｃ憶して補助記憶装置として１４１７
作する磁気テープ装置、（８）に上記ＲＡＭ（ｘ）とｃ
ｐｖとの情報伝送のためのディスクインターフェイス、
（４）はｘＡＭ（１）ｓ磁気テープ装置（２）、ディス
クインターフェイス（８）全各々制御するためのシステ
ムコントローラ％（５）ｆｌ該システム全体七動作さぜ
る直流電源、（６）は上ｇｃ皿泥流電源５）にて充電さ
几、停電時に上記システムに電源を供給する二次′電源
である。
次に上記従来装置の動作について説明するンまず、平常
時のＡＣｌｏｏＶ ｌｊＣ源が通電中の場合に２いては
、ＲＡＭ（１）のｇｅｔｉ内容をディスクインターフェ
イス（３）ｔ−介してＣＰｔ７パスを通じてＣＰＵ本体
と胱出し、書込みを行なう。ま几上記ＲＡ Ｍ （１）
はＡｃ１００Ｖｔ［源が停電等で電気エネルギーが供給
ざ几なくなると、上ＢピＡＣ１００Ｖ篭源にて充電さ几
た二次電池め電池エネルギーにより＝ｂ憶情報を磁気チ
ーブ装置（２）ｖｃ無条件に転送して記憶保持がなさ。
時のＡＣｌｏｏＶ ｌｊＣ源が通電中の場合に２いては
、ＲＡＭ（１）のｇｅｔｉ内容をディスクインターフェ
イス（３）ｔ−介してＣＰｔ７パスを通じてＣＰＵ本体
と胱出し、書込みを行なう。ま几上記ＲＡ Ｍ （１）
はＡｃ１００Ｖｔ［源が停電等で電気エネルギーが供給
ざ几なくなると、上ＢピＡＣ１００Ｖ篭源にて充電さ几
た二次電池め電池エネルギーにより＝ｂ憶情報を磁気チ
ーブ装置（２）ｖｃ無条件に転送して記憶保持がなさ。
九る工うＶｃ勤昨される。
以上構成に基づく従米装ａは、ＡＣｌｏｏ”ｉ”ｉＩＬ
源が停電した場合にμ二次電池の電池エネルギーの有無
に関係なく王把憶装置″″ＣあるＲＡＭから補助パー憶
装置である磁気チー１装置に３ｃ憶情報ｔ″転送して格
納する動作が行なわｎるため、上Ｍｃ二次電池の充電が
不十分なときはＲＡＭから磁気テープ装置への転送中に
電池エネルギーが消耗して結果的にデータ破壊が発生す
るという不都合が生じてい友。また、上ｇご二次電池の
光電が十分な場合であっても、抜数回の連続的な停電が
生じ友ときには、二次電池の電池エネルギーが消耗して
上記同様のデータ破壊が往じる可能性があり、補助Ｂピ
憶装置が主１６憶装置を十分１’（補助するバックアッ
プ機能金満Ｔものではなかった。
源が停電した場合にμ二次電池の電池エネルギーの有無
に関係なく王把憶装置″″ＣあるＲＡＭから補助パー憶
装置である磁気チー１装置に３ｃ憶情報ｔ″転送して格
納する動作が行なわｎるため、上Ｍｃ二次電池の充電が
不十分なときはＲＡＭから磁気テープ装置への転送中に
電池エネルギーが消耗して結果的にデータ破壊が発生す
るという不都合が生じてい友。また、上ｇご二次電池の
光電が十分な場合であっても、抜数回の連続的な停電が
生じ友ときには、二次電池の電池エネルギーが消耗して
上記同様のデータ破壊が往じる可能性があり、補助Ｂピ
憶装置が主１６憶装置を十分１’（補助するバックアッ
プ機能金満Ｔものではなかった。
本発明は上記点に鑑みてなきｎたもので、 ＡＣ１００
Ｖ電源が停電して、二次電池の電池エネルギーが十分充
電されてなくても王Ｈご憶装置から補助６己憶装＃に転
送されるＨご憶情報のデータ破壊が防止できるタイマ付
電子テイスク装置會得ること金目的とする０ 〔問題点を解決するための手段〕 本発明に係るタイマ付゛胤子ティスク装置は、停電時に
生記憶装迩゛の配憶情報を補助記憶装置に転送する丸め
の電気エネルギー七二次区池にて供給し、この二次電池
が充電さ几る時間音タイマにてＩＲ算し、この積算結果
ＶＣ基ついて上２ピ王記憶装置から補助δピ憶装電への
記憶情報の転送を制御子ゐ構成である。
Ｖ電源が停電して、二次電池の電池エネルギーが十分充
電されてなくても王Ｈご憶装置から補助６己憶装＃に転
送されるＨご憶情報のデータ破壊が防止できるタイマ付
電子テイスク装置會得ること金目的とする０ 〔問題点を解決するための手段〕 本発明に係るタイマ付゛胤子ティスク装置は、停電時に
生記憶装迩゛の配憶情報を補助記憶装置に転送する丸め
の電気エネルギー七二次区池にて供給し、この二次電池
が充電さ几る時間音タイマにてＩＲ算し、この積算結果
ＶＣ基ついて上２ピ王記憶装置から補助δピ憶装電への
記憶情報の転送を制御子ゐ構成である。
上記構成に基づく本発明は、上記二次′−池が光電さ几
る時間の積算１直ｉ／Ｃ基づいてＢＣ憶情報の転送ｉ。
る時間の積算１直ｉ／Ｃ基づいてＢＣ憶情報の転送ｉ。
の是非を判断できることから、 ＡＣｌ［］ＯＶ”電源
が一時的父な継続的に停電状態が発生し友としても記憶
情報の転送に必要な′電気エネルギーの確保もしくは記
憶情報の確実な保持を可能とする。
が一時的父な継続的に停電状態が発生し友としても記憶
情報の転送に必要な′電気エネルギーの確保もしくは記
憶情報の確実な保持を可能とする。
以下、本発明の一実施例ｔ″第１図及び第２図に基づい
て前８ピ第６図の従米装せと同一部分に同一符号を付し
て説明する。第１図に本実施例の全体（ロ）路ブロック
図、第２図に本実施例の動作七説明するためのフローチ
ャート全示し、上５Ｃ各図ＶＣ′Ｊ？いて本実施例に係
るタイマ付電子ディスク装置は、（：！ＰＵ（図示せず
）と直接情報の授受を行なう主１６憶装置として＠咋す
るＲ Ａ Ｍ （１）と、該ＲＡ Ｍ （１）との間で
情報の授受上行なう補助記憶装置として娩作する磁気テ
ープ装置（２）と、停止１時に上記ＲＡＭ（１）の情報
ｙ＆：団気チー１装置（２）に転送するための′電気エ
ネルギーを供給する二次電池（６）と、該二次電池（６
）が給！時に充電される光１Ｊ１．時間を積算するタヅ
♀ ′イ マ（７ンと、該タイマの積算値に基づき上Ｈ６ＲＡ Ｍ
（１）、磁気テープ装置（２）全制御するシステムコン
トローラ（４）とｔ備えてなり、上記タイマの積算結果
に基づきＲＡ Ｍ （１）からの記憶情報を磁気テープ
装置ｔ （２） ｖｃ転送する構成とされる。
て前８ピ第６図の従米装せと同一部分に同一符号を付し
て説明する。第１図に本実施例の全体（ロ）路ブロック
図、第２図に本実施例の動作七説明するためのフローチ
ャート全示し、上５Ｃ各図ＶＣ′Ｊ？いて本実施例に係
るタイマ付電子ディスク装置は、（：！ＰＵ（図示せず
）と直接情報の授受を行なう主１６憶装置として＠咋す
るＲ Ａ Ｍ （１）と、該ＲＡ Ｍ （１）との間で
情報の授受上行なう補助記憶装置として娩作する磁気テ
ープ装置（２）と、停止１時に上記ＲＡＭ（１）の情報
ｙ＆：団気チー１装置（２）に転送するための′電気エ
ネルギーを供給する二次電池（６）と、該二次電池（６
）が給！時に充電される光１Ｊ１．時間を積算するタヅ
♀ ′イ マ（７ンと、該タイマの積算値に基づき上Ｈ６ＲＡ Ｍ
（１）、磁気テープ装置（２）全制御するシステムコン
トローラ（４）とｔ備えてなり、上記タイマの積算結果
に基づきＲＡ Ｍ （１）からの記憶情報を磁気テープ
装置ｔ （２） ｖｃ転送する構成とされる。
土肥ＲＡ Ｍ （１）は、ＣＰＵとの２ピ憶情報の読出
−書込みはディスクインターフェイス（８）全弁して行
なわ几る。また上記システムコントローラ（４）に、平
常時の通電時にμＡｃ１００Ｖ電源から直流′４源（６
λを介して、！た非常時の停電時には二次電池（６）に
充電さ几た電気エネルギーが直流屯源（５ン全介して各
々入力さ几、ＲＡＭ（１）と磁気テープ装置（２）及び
ディスクインターフェイス（８）全各々制御する。
−書込みはディスクインターフェイス（８）全弁して行
なわ几る。また上記システムコントローラ（４）に、平
常時の通電時にμＡｃ１００Ｖ電源から直流′４源（６
λを介して、！た非常時の停電時には二次電池（６）に
充電さ几た電気エネルギーが直流屯源（５ン全介して各
々入力さ几、ＲＡＭ（１）と磁気テープ装置（２）及び
ディスクインターフェイス（８）全各々制御する。
上記構成に基づく本実施例の１１２Ｉ咋について説明す
る。まず、平常時であるＡＣｌｏｏＶが通電中の場合は
、充電セードでらる二次電池（６）の充電時間音タイマ
（γンが積算し、この積算結果が所定の光電時間に達し
たかどうか全システムコントローラ（４）″″ＣＣ判断
。この所定の光電時間とは、ＲＡＭ（１）から６気テー
プ装置（２） Ｋ記憶情報を転送するのに必要な電気エ
ネルギーを亘流”４源（６）から二次電池（６）に充電
するのＩｃ要する時間をいう。上記Ｐｆ＋足の＝電時間
１ｃ達し′ＩＣ場合には、システムコントローラ（４）
が転送スタンバイフラグをセント状態とし、その後も継
続してタイマ（γ）にて充電時間の積算を行ｌう。
る。まず、平常時であるＡＣｌｏｏＶが通電中の場合は
、充電セードでらる二次電池（６）の充電時間音タイマ
（γンが積算し、この積算結果が所定の光電時間に達し
たかどうか全システムコントローラ（４）″″ＣＣ判断
。この所定の光電時間とは、ＲＡＭ（１）から６気テー
プ装置（２） Ｋ記憶情報を転送するのに必要な電気エ
ネルギーを亘流”４源（６）から二次電池（６）に充電
するのＩｃ要する時間をいう。上記Ｐｆ＋足の＝電時間
１ｃ達し′ＩＣ場合には、システムコントローラ（４）
が転送スタンバイフラグをセント状態とし、その後も継
続してタイマ（γ）にて充電時間の積算を行ｌう。
次に非常時であるＡＣｌｏｏＶが停電中の場合に、シス
テムコントローラ（４）が転送スタンバイフラグの有無
全判断し、この判断がＹｅｓであ几は転送動作全芙行し
、この転送動作の実行後にはタイマ（γンの積算愼及び
転送スタンバイフラグのセット状態を解除してＡＣｌｏ
ｏＶの通電復帰を待つことになる。
テムコントローラ（４）が転送スタンバイフラグの有無
全判断し、この判断がＹｅｓであ几は転送動作全芙行し
、この転送動作の実行後にはタイマ（γンの積算愼及び
転送スタンバイフラグのセット状態を解除してＡＣｌｏ
ｏＶの通電復帰を待つことになる。
マタ、転送スタンバイフラグの判断がＮｏ″′Ｃお几は
、転送ＹＥＪｆｔ”ｌ″ｌ［、行なわず転送スタンバイ
フラグ全解除してＡＣｌｏＱＶ（Ｄ通′ＦＪＬ復帰全待
つことになる。
、転送ＹＥＪｆｔ”ｌ″ｌ［、行なわず転送スタンバイ
フラグ全解除してＡＣｌｏＱＶ（Ｄ通′ＦＪＬ復帰全待
つことになる。
以上のような構成に基づく動作全行なうことにエフ、十
分な充電時間全確保することができると共に連続的に発
生する停′亀に対しても、タイマが所定の値に達してい
ない場合は、記憶情報の転送動作全行なわない几め、以
前に転送さｎてセーブさｎた記憶情報が正常に使用でき
ることになる。
分な充電時間全確保することができると共に連続的に発
生する停′亀に対しても、タイマが所定の値に達してい
ない場合は、記憶情報の転送動作全行なわない几め、以
前に転送さｎてセーブさｎた記憶情報が正常に使用でき
ることになる。
な２、上記実施例では、補助５ｒ：憶装置のバンクアン
ズブバイスとして磁気テープ’Ａ ｔ （２） ｋ用い
た場合を示したが、この８気チー１装ｗＶｃフロッピー
ディスク装置′！友は、磁気ディスク装Ｗなどを用いて
も上記実施例を同様の効果が得ら几る。
ズブバイスとして磁気テープ’Ａ ｔ （２） ｋ用い
た場合を示したが、この８気チー１装ｗＶｃフロッピー
ディスク装置′！友は、磁気ディスク装Ｗなどを用いて
も上記実施例を同様の効果が得ら几る。
その他の揮発性記憶装置にて構成することもできる。
以上説明したように本発明に、停電時にＣＰＵの記憶情
報を補助ｉｉ［ｌ：憶装置に転送するｒｃめの電気エネ
ルギー全二次電池にて供給し、この二次電池が充ＩＥざ
ｎる時間をタイマにて積算し、この積算結果に基づいて
上記王記憶装置から補助８ｃ憶装首への記憶情報の転送
を制御する構ｇｔ−採ったことから、上記タイマのＳ算
値に基ついて記憶情報の転送の是非を判断できることと
なり、記憶情報の転送に必要な光ＩＥ時時間中十分確保
き心と共に連続的に発生する停電に対してもタイマが所
定の甑に達していないときｌ’（ｉ”ｃ Ｍｒ：憶情報
の転送動作上行ヶゎｆヮゎえ、□５□１ヤー７．６ユえ
、。１．□、 １”′正常に使用できるという効果が奏
する。
報を補助ｉｉ［ｌ：憶装置に転送するｒｃめの電気エネ
ルギー全二次電池にて供給し、この二次電池が充ＩＥざ
ｎる時間をタイマにて積算し、この積算結果に基づいて
上記王記憶装置から補助８ｃ憶装首への記憶情報の転送
を制御する構ｇｔ−採ったことから、上記タイマのＳ算
値に基ついて記憶情報の転送の是非を判断できることと
なり、記憶情報の転送に必要な光ＩＥ時時間中十分確保
き心と共に連続的に発生する停電に対してもタイマが所
定の甑に達していないときｌ’（ｉ”ｃ Ｍｒ：憶情報
の転送動作上行ヶゎｆヮゎえ、□５□１ヤー７．６ユえ
、。１．□、 １”′正常に使用できるという効果が奏
する。
第１図は本発明の一実施例の全体回路ブロック図、第２
図は第１図に示す実施例の動作全説明するためのフロー
チャート、第３図は従米装含の全体回路ブロック図を示
す。 （１） ： ＲＡ Ｍ Ｃ２） ： ａ気テ
ープ装置゛（８）：ディスクインターフエイス （４）ニジステムコントローラ （５）：直流電源 （０）二二次電池（７）二タ
イマ な２、図中同一符号は同一部分を示すものとする。
図は第１図に示す実施例の動作全説明するためのフロー
チャート、第３図は従米装含の全体回路ブロック図を示
す。 （１） ： ＲＡ Ｍ Ｃ２） ： ａ気テ
ープ装置゛（８）：ディスクインターフエイス （４）ニジステムコントローラ （５）：直流電源 （０）二二次電池（７）二タ
イマ な２、図中同一符号は同一部分を示すものとする。
Claims (1)
- 中央処理装置と直接情報の授受を行なう主記憶装置と、
該主記憶装置との間で情報の授受を行なう補助記憶装置
と、停電時に上記主記憶装置の情報を補助記憶装置に転
送するための電気エネルギーを供給する二次電池と、該
二次電池が給電時に充電される充電時間を積算するタイ
マとを備えてなり、上記タイマの積算結果に基づき主記
憶装置からの情報を補助記憶装置に転送する構成とした
ことを特徴とするタイマ付電子ディスク装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59183977A JPS6162156A (ja) | 1984-09-03 | 1984-09-03 | タイマ付電子デイスク装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59183977A JPS6162156A (ja) | 1984-09-03 | 1984-09-03 | タイマ付電子デイスク装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6162156A true JPS6162156A (ja) | 1986-03-31 |
Family
ID=16145144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59183977A Pending JPS6162156A (ja) | 1984-09-03 | 1984-09-03 | タイマ付電子デイスク装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6162156A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63140454A (ja) * | 1986-12-03 | 1988-06-13 | Canon Inc | 記録担体交換記憶装置 |
| JPH01195559A (ja) * | 1988-01-29 | 1989-08-07 | Matsushita Electric Ind Co Ltd | 電気機器のバックアップ記憶装置 |
-
1984
- 1984-09-03 JP JP59183977A patent/JPS6162156A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63140454A (ja) * | 1986-12-03 | 1988-06-13 | Canon Inc | 記録担体交換記憶装置 |
| JPH01195559A (ja) * | 1988-01-29 | 1989-08-07 | Matsushita Electric Ind Co Ltd | 電気機器のバックアップ記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3477689B2 (ja) | 磁気ディスク制御装置 | |
| US7206946B2 (en) | Disk drive system for starting destaging of unwritten cache memory data to disk drive upon detection of DC voltage level falling below predetermined value | |
| US5414861A (en) | Data protection system using different levels of reserve power to maintain data in volatile memories for any period of time | |
| JP3378874B2 (ja) | 情報処理装置及びメモリボード | |
| CA1162648A (en) | Low-power battery backup circuit for semiconductor memory | |
| US5519663A (en) | Preservation system for volatile memory with nonvolatile backup memory | |
| US6239578B1 (en) | System and method for preservation of battery power during reconditioning | |
| US20080235471A1 (en) | Smart batteryless backup device and method therefor | |
| JP2003509763A (ja) | コンピュータの補助装置に対してコンピュータのバスシステムを介して電源を供給するための装置及び方法 | |
| CN201036001Y (zh) | 一种磁盘阵列装置 | |
| CA1166352A (en) | Backup power circuit for biasing bit lines of a static semiconductor memory | |
| EP0437129B1 (en) | Card type semiconductor device | |
| JPS6162156A (ja) | タイマ付電子デイスク装置 | |
| JPS6377335A (ja) | バツクアツプ電源装置 | |
| CN208569547U (zh) | 一种存储设备掉电保护电源装置 | |
| JPH0219912A (ja) | 半導体デイスク装置 | |
| JP3396417B2 (ja) | バックアップ装置 | |
| JPS60140412A (ja) | メモリバツクアツプ回路 | |
| JPS6358522A (ja) | バツクアツプ電源を有するデ−タ送出装置 | |
| JPH0467219A (ja) | 停電時における半導体記憶装置のデータ保護方式 | |
| JP2564090Y2 (ja) | データ記録回路 | |
| JPS60245012A (ja) | Ｃｐｕおよびメモリのバツクアツプ電源回路 | |
| JPS62254252A (ja) | Ｉｃカ−ド | |
| JPH01116713A (ja) | 外部補助記憶装置への電源供給装置 | |
| JPH01241653A (ja) | メモリー・バックアップ・システム |