JPS6161579U - - Google Patents
Info
- Publication number
- JPS6161579U JPS6161579U JP1984147068U JP14706884U JPS6161579U JP S6161579 U JPS6161579 U JP S6161579U JP 1984147068 U JP1984147068 U JP 1984147068U JP 14706884 U JP14706884 U JP 14706884U JP S6161579 U JPS6161579 U JP S6161579U
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- conversion
- logic
- conversion output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Television Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
Description
第１図は本考案の一実施例に係るデータ変換回
路を示す回路図、第２図は同上実施例に使用した
組合せ論理回路の一例を示す回路図、第３図は第
１図を論理変換した回路の一例を示す回路図、第
４図はデータ変換によつてメモリに書き込まれる
データの一例を説明するための説明図、第５図は
本考案に関係する表示メモリの周辺回路を示すブ
ロツク図、第６図は従来のデータ変換回路の一例
を示す回路図、第７図は第６図を論理変換した回
路を示す回路図である。 ３１…モードレジスタ、４０…モデイフアイ回
路、４１…排他論理和回路、４２…アンド回路、
４３，４４…ノア回路、４５，４６…導線、４７
〜４９…アンド回路、５０…ゲート回路、５１…
オア回路、４７′〜４９′…ナンド回路、５１′
…ナンド回路。
路を示す回路図、第２図は同上実施例に使用した
組合せ論理回路の一例を示す回路図、第３図は第
１図を論理変換した回路の一例を示す回路図、第
４図はデータ変換によつてメモリに書き込まれる
データの一例を説明するための説明図、第５図は
本考案に関係する表示メモリの周辺回路を示すブ
ロツク図、第６図は従来のデータ変換回路の一例
を示す回路図、第７図は第６図を論理変換した回
路を示す回路図である。 ３１…モードレジスタ、４０…モデイフアイ回
路、４１…排他論理和回路、４２…アンド回路、
４３，４４…ノア回路、４５，４６…導線、４７
〜４９…アンド回路、５０…ゲート回路、５１…
オア回路、４７′〜４９′…ナンド回路、５１′
…ナンド回路。
Claims (1)
- 【実用新案登録請求の範囲】 表示用画像データが記憶された表示メモリから
転送される第１のデータを、別途供給される第２
のデータで論理変換して再び上記表示メモリに書
込むにあたつて、この書込みモードを指定するこ
とにより論理積および論理和を含む基本論理変換
出力および組合せ論理変換出力を得、これらのう
ち１つを選択的に書込むデータ変換回路において
、 上記組合せ論理変換出力および上記基本論理変
換出力のうちいずれか一方の出力を得るための第
１および第２のビツトデータを格納するモードレ
ジスタと、 基本論理素子の組合せにて構成され、上記第１
および第２のデータが供給されてこれらを論理変
換し、本来の組合せ論理変換出力以外に、所定の
基本論理素子からの論理変換出力を導出すること
のできる論理変換手段と、 この変換手段からの各変換データがそれぞれ導
入され、上記第１のビツトデータで組合せ論理変
換出力を選択すると共に上記第２のビツトデータ
で上記基本論理素子からの出力を選択し、且つ、
第１および第２のビツトデータで組合せ論理変換
出力と基本論理素子からの出力とを同時選択して
別の基本論理変換出力とするゲート手段と、 このゲート手段からの各変換データをそれぞれ
上記表示メモリに導入する出力手段とを具備した
ことを特徴とするデータ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984147068U JPS6161579U (ja) | 1984-09-28 | 1984-09-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984147068U JPS6161579U (ja) | 1984-09-28 | 1984-09-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6161579U true JPS6161579U (ja) | 1986-04-25 |
Family
ID=30705307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984147068U Pending JPS6161579U (ja) | 1984-09-28 | 1984-09-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6161579U (ja) |
-
1984
- 1984-09-28 JP JP1984147068U patent/JPS6161579U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6161579U (ja) | ||
| JPS6324446Y2 (ja) | ||
| JPH0356983U (ja) | ||
| JPS62135257U (ja) | ||
| JPH0120514B2 (ja) | ||
| JPS5810135U (ja) | 図形表示装置 | |
| JPH0313795Y2 (ja) | ||
| JPH039004U (ja) | ||
| JPS6173192U (ja) | ||
| JPS62129652U (ja) | ||
| JPH0280399U (ja) | ||
| JPH0392813U (ja) | ||
| JPS6350067U (ja) | ||
| JPS58101264U (ja) | 文書作成装置 | |
| JPH022751U (ja) | ||
| JPH0337496U (ja) | ||
| JPS60127045U (ja) | 受信装置のプログラム操作装置 | |
| JPS62137492U (ja) | ||
| JPS6142591U (ja) | 液晶表示装置 | |
| JPS5897661U (ja) | メモリ制御装置 | |
| JPH02145859U (ja) | ||
| JPS6142589U (ja) | 画像メモリ用アドレス変換装置 | |
| JPS58166687U (ja) | 多目的数字表示装置 | |
| JPH01280856A (ja) | システム構成情報記憶回路 | |
| JPH0227229U (ja) |