JPS6161506A - 同期検波器 - Google Patents
同期検波器Info
- Publication number
- JPS6161506A JPS6161506A JP18353584A JP18353584A JPS6161506A JP S6161506 A JPS6161506 A JP S6161506A JP 18353584 A JP18353584 A JP 18353584A JP 18353584 A JP18353584 A JP 18353584A JP S6161506 A JPS6161506 A JP S6161506A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- digital
- local
- synchronous detector
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は同期検波器に関する。
同期検波器の原理は第5図に示す如く、変調波入力端子
Pより入力された変調波1と局部発振器Gの出力である
局部搬送波2とを乗算器Mで乗算し、低域フィルタBを
通すことによって変調波1に含まれる搬送波成分を除去
し、基底帯域信号3のみを得るものである。前記の原理
を以下に説明する。
Pより入力された変調波1と局部発振器Gの出力である
局部搬送波2とを乗算器Mで乗算し、低域フィルタBを
通すことによって変調波1に含まれる搬送波成分を除去
し、基底帯域信号3のみを得るものである。前記の原理
を以下に説明する。
振幅変調の場合、入力変調波1をp(t)とすると、p
(t )は一般に、(1)式によって表現される。
(t )は一般に、(1)式によって表現される。
p(t)=s(t)・cos(ωat十〇)・・・・・
・・−(1)但し、5(t)は帯域制限された基底帯域
信号、ωCは搬送波の角周波数、θは位相角である。
・・−(1)但し、5(t)は帯域制限された基底帯域
信号、ωCは搬送波の角周波数、θは位相角である。
局部発振器Gで局・部搬送波□□□(ωat十〇)を発
生し、F(t)と乗算器Mで乗算を行うと、Mの出力m
(t )は(2)式のようになる。
生し、F(t)と乗算器Mで乗算を行うと、Mの出力m
(t )は(2)式のようになる。
m(t)=P(t)・cos(ωct+θ)=十S (
t ) ・(cas(2GJ(! t+2θ)+1 )
−(2)よって、、(1)を低域フィ・をりBに通
し、2ωatの成分を除去すれば、基底帯域信号5(t
)が得られる。
t ) ・(cas(2GJ(! t+2θ)+1 )
−(2)よって、、(1)を低域フィ・をりBに通
し、2ωatの成分を除去すれば、基底帯域信号5(t
)が得られる。
同mK位相変調の場合も、局部搬送波の位相を基準位相
とすれば復調出力を得ることができる。
とすれば復調出力を得ることができる。
前記の原理に基づいた同期検波器としては、従来より第
4図に示すような、回路素子の非線形性を利用したアナ
ログ乗算器Xにより入力変調波1と局部搬送波2との乗
算を行うアナログ乗算形同期検波器、あるいは第5図に
示すような、入力変調波1をアナログ・ディジタル変換
器(以下A/D変換器と略す)Hでディジタルコード1
dに変換しヘディジタル局部発振器DGの出力2dとの
ディジタル乗算をソフトウェアあるいは専用論理演算回
路を用いたディジタル乗算器DXで行ない、その結果を
ディジタル低域フィルタDBに通すことくよって、復調
を行うディジタル乗算形同期11 検波器もよく
知られている。
4図に示すような、回路素子の非線形性を利用したアナ
ログ乗算器Xにより入力変調波1と局部搬送波2との乗
算を行うアナログ乗算形同期検波器、あるいは第5図に
示すような、入力変調波1をアナログ・ディジタル変換
器(以下A/D変換器と略す)Hでディジタルコード1
dに変換しヘディジタル局部発振器DGの出力2dとの
ディジタル乗算をソフトウェアあるいは専用論理演算回
路を用いたディジタル乗算器DXで行ない、その結果を
ディジタル低域フィルタDBに通すことくよって、復調
を行うディジタル乗算形同期11 検波器もよく
知られている。
しかし、従来のアナログ乗算形同期検波器は、アナログ
乗算器を構成している回蕗素子のばらっきや特性の変動
が検波器の性能に与える影響が大きく、第3図に示す同
期検波器の動作原理図と全く同じ構成でありながら実際
には無調整で高精度化することが難しく、特に半導体集
積回路などによる高集積化には適さないという問題点を
有していた。
乗算器を構成している回蕗素子のばらっきや特性の変動
が検波器の性能に与える影響が大きく、第3図に示す同
期検波器の動作原理図と全く同じ構成でありながら実際
には無調整で高精度化することが難しく、特に半導体集
積回路などによる高集積化には適さないという問題点を
有していた。
また、従来のディジタル乗算形同期検波器は、集積化は
容易ではあるが、ディジタル乗算器については比較的回
路規模が大きく、ディジタルフィルタを実現するための
ディジタル乗算にも不可欠となるため、一般には全体の
回路規模を大きくしないために同一の乗算器を時分割で
多重使用することが多く、そのため復調処理全体につい
てみれば、スループットが低下し、扱える周波数範囲が
狭くなるという問題点を有していた。
容易ではあるが、ディジタル乗算器については比較的回
路規模が大きく、ディジタルフィルタを実現するための
ディジタル乗算にも不可欠となるため、一般には全体の
回路規模を大きくしないために同一の乗算器を時分割で
多重使用することが多く、そのため復調処理全体につい
てみれば、スループットが低下し、扱える周波数範囲が
狭くなるという問題点を有していた。
本発明の目的はかかる問題点を克服するためのものであ
り、高集積化に適し、適用可能な周波数範囲が広く、シ
かも無調整で精度の良い同期検波器を提供することにあ
る。
り、高集積化に適し、適用可能な周波数範囲が広く、シ
かも無調整で精度の良い同期検波器を提供することにあ
る。
受信された変調波と局部発振器の出力である局部搬送波
とを乗算し、変調波に含まれる搬送波成分を基底帯域フ
ィルタを通して除去することにより基底帯域信号を復調
する同期検波器において、前記変調波の電圧振幅値をア
ナログ基準電圧とし、前記局部搬送波をディジタルコー
ド化したものをディジタル入力とするD / A変換器
により乗算を行うことを’!’!i−微とする同期検波
器。
とを乗算し、変調波に含まれる搬送波成分を基底帯域フ
ィルタを通して除去することにより基底帯域信号を復調
する同期検波器において、前記変調波の電圧振幅値をア
ナログ基準電圧とし、前記局部搬送波をディジタルコー
ド化したものをディジタル入力とするD / A変換器
により乗算を行うことを’!’!i−微とする同期検波
器。
フ/A変換器の出力電圧は、アナログ基準電圧入力端子
に印加される電圧に比例するので、前記アナログ基準電
圧端子にアナログ信号Xα(t)。
に印加される電圧に比例するので、前記アナログ基準電
圧端子にアナログ信号Xα(t)。
ディジタル入力にアナログ信号yα(1)を入力すると
、出力2α(1)は、 Za(t)=T−xa(t)・ya(t) ・−・・
(s)(但し、Tは定数) となり、Xα(1)とya(1)の乗算結果が得られる
。
、出力2α(1)は、 Za(t)=T−xa(t)・ya(t) ・−・・
(s)(但し、Tは定数) となり、Xα(1)とya(1)の乗算結果が得られる
。
本発明の同期検波器は、入力変調波をアナログ基準電圧
としてD / A変換器に入力し、局部搬送波をディジ
タルコード化してディジタル入力に入力することにより
、検波のための乗算を行うことを特徴としている。
としてD / A変換器に入力し、局部搬送波をディジ
タルコード化してディジタル入力に入力することにより
、検波のための乗算を行うことを特徴としている。
以下、本発明を実施例に基づき詳細に説明する。第1図
は本発明による同期検波器の1実施例である。変調波入
力端子Pより入力された変調波1をD/A変換器Aのア
ナログ基準電圧入力端子に入力し、前記D / A変換
器Aのディジタル入力にディジタル局部発振器′DGの
出力2dを入力することにより、入力変換波1と局部搬
送波2dとの乗算を行い、その結果を低域フィルタBを
通すことにより、変調波1に含まれる搬送成分を除去し
、復調された基底帯域信号3を得るものである。
は本発明による同期検波器の1実施例である。変調波入
力端子Pより入力された変調波1をD/A変換器Aのア
ナログ基準電圧入力端子に入力し、前記D / A変換
器Aのディジタル入力にディジタル局部発振器′DGの
出力2dを入力することにより、入力変換波1と局部搬
送波2dとの乗算を行い、その結果を低域フィルタBを
通すことにより、変調波1に含まれる搬送成分を除去し
、復調された基底帯域信号3を得るものである。
第2図も本発明による同期検波器の1実施例であり、こ
れは第1図におけるディジタル局部発振器DGを、ディ
ジタル局部搬送波のディジタルコードを記憶させた読み
出し専用記憶回路Rで置き換えたものである。
れは第1図におけるディジタル局部発振器DGを、ディ
ジタル局部搬送波のディジタルコードを記憶させた読み
出し専用記憶回路Rで置き換えたものである。
以上2つの実施例における同期検波器の構成要素である
、D/A変換器A、ディジタル局部発振器DG、読み出
し専用記憶回路Rは、すべて半導体集積回路技術による
高集積化が容易であり、低域フィルタBもスイッチドキ
ャパシタ回路技術を適用すれば無調整で高精度なフィル
タが容易に実現できる。また、第5図に示す従来の同期
検波器の構成要素と、本発明の同期検波器の構成要素を
比較すると、従来のものはA / D変換器Hが必要で
あるが、本発明では不必要であることと、従来のディジ
タル乗算器DXと本発明の検波器で乗算を行っているD
/ A変換器Aとでは、本発明のD/A変換器Aの方
が小さな回路規模で実現できることにより、検波器全体
の回路規模は本発明の方が小さくなる。さらに、同一回
路を時分割で多重使用する必要がないため、スルーブツ
トが低下せ、 ず、より高い周波数での使用が可能であ
る。また、本発明の検波器は、復調出力がアナログ信号
であるので、検波後もアナログ処理が可能で、復調器全
体の回路規模を大幅に小さくすることが可能となる。
、D/A変換器A、ディジタル局部発振器DG、読み出
し専用記憶回路Rは、すべて半導体集積回路技術による
高集積化が容易であり、低域フィルタBもスイッチドキ
ャパシタ回路技術を適用すれば無調整で高精度なフィル
タが容易に実現できる。また、第5図に示す従来の同期
検波器の構成要素と、本発明の同期検波器の構成要素を
比較すると、従来のものはA / D変換器Hが必要で
あるが、本発明では不必要であることと、従来のディジ
タル乗算器DXと本発明の検波器で乗算を行っているD
/ A変換器Aとでは、本発明のD/A変換器Aの方
が小さな回路規模で実現できることにより、検波器全体
の回路規模は本発明の方が小さくなる。さらに、同一回
路を時分割で多重使用する必要がないため、スルーブツ
トが低下せ、 ず、より高い周波数での使用が可能であ
る。また、本発明の検波器は、復調出力がアナログ信号
であるので、検波後もアナログ処理が可能で、復調器全
体の回路規模を大幅に小さくすることが可能となる。
以上述べたように本発明によれば、同期検波器をD /
A変換器の乗算作用を利用して構成したので、適用周
波数範囲が広く、高集積化に適した同期検波器を無調整
で精度よく実現することができる。
A変換器の乗算作用を利用して構成したので、適用周
波数範囲が広く、高集積化に適した同期検波器を無調整
で精度よく実現することができる。
なお、本発明では、最も基本的な同期検波器の実施例に
ついて述べたが、多相位相変調の復調器も本発明の同期
検波器を用いて構成することができる。
ついて述べたが、多相位相変調の復調器も本発明の同期
検波器を用いて構成することができる。
第1図は本発明の同期検波器の1実施例のブロック図、
第2図はディジタル局部発振器を読み出し専用記憶回路
で構成した実施例のブロック図である。第3図は同期検
波器の原理を示すブロック図。第4図はアナログ乗算器
を使用する従来の同期検波器のブロック図。第5図はデ
ィジタル乗算器を使用する従来の同期検波器のブロック
図である。 A・・・・・・・・・ディジタル・アナログ変換器B・
・・・・・・・・低域フィルタ DE・・・ディジタル低域フィルタ DG・・・ディジタル局部発振器 DX・・・ディジタル乗算器 G・・・・・・局部発振器 ■・・・・・・アナログ・ディジタル変換器M・・・・
・・乗算器 P・・・・・・変調波入力端子 Q・・・・・・復調波出力端子 X・・・・・・アナログ乗算器 1・・・・・・入力変調波 1d・・・ディジタルコード化された入力変調波2・・
・・・・局部搬送波 2d・・・ディジタルコード化された局部搬送波3・・
・・・・復調された基底帯域信号3d・・・ディジタル
コード化された基底帯域信号輩1日 ヌ2図
第2図はディジタル局部発振器を読み出し専用記憶回路
で構成した実施例のブロック図である。第3図は同期検
波器の原理を示すブロック図。第4図はアナログ乗算器
を使用する従来の同期検波器のブロック図。第5図はデ
ィジタル乗算器を使用する従来の同期検波器のブロック
図である。 A・・・・・・・・・ディジタル・アナログ変換器B・
・・・・・・・・低域フィルタ DE・・・ディジタル低域フィルタ DG・・・ディジタル局部発振器 DX・・・ディジタル乗算器 G・・・・・・局部発振器 ■・・・・・・アナログ・ディジタル変換器M・・・・
・・乗算器 P・・・・・・変調波入力端子 Q・・・・・・復調波出力端子 X・・・・・・アナログ乗算器 1・・・・・・入力変調波 1d・・・ディジタルコード化された入力変調波2・・
・・・・局部搬送波 2d・・・ディジタルコード化された局部搬送波3・・
・・・・復調された基底帯域信号3d・・・ディジタル
コード化された基底帯域信号輩1日 ヌ2図
Claims (1)
- 受信された変調波と局部発振器の出力である局部搬送波
とを乗算し、変調波に含まれる搬送波成分を基底帯域フ
ィルタを通して除去することにより基底帯域信号を復調
する同期検波器において、前記変調波の電圧振幅値をア
ナログ基準電圧とし、前記局部搬送波をディジタルコー
ド化したものをディジタル入力とするディジタル・アナ
ログ変換器(以下、D/A変換器と略す)により乗算を
行うことを特徴とする同期検波器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18353584A JPS6161506A (ja) | 1984-08-31 | 1984-08-31 | 同期検波器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18353584A JPS6161506A (ja) | 1984-08-31 | 1984-08-31 | 同期検波器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6161506A true JPS6161506A (ja) | 1986-03-29 |
Family
ID=16137526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18353584A Pending JPS6161506A (ja) | 1984-08-31 | 1984-08-31 | 同期検波器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6161506A (ja) |
-
1984
- 1984-08-31 JP JP18353584A patent/JPS6161506A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4974236A (en) | Arrangement for generating an SSB signal | |
EP0540195B1 (en) | Digital quadrature radio receiver with two-step processing | |
US4603300A (en) | Frequency modulation detector using digital signal vector processing | |
US5926065A (en) | Digital modulator having a digital filter including low-speed circuit components | |
JPH02288641A (ja) | ディジタル低調波ダウンコンバータ | |
US5521559A (en) | Signal oscillator, FM modulation circuit using the same, and FM modulation method | |
US4737729A (en) | Method and circuit for the demodulation of time discrete, frequency modulated signals | |
EP0251703B1 (en) | Circuitry for multiplying a signal by a periodic waveform | |
JPH0235483B2 (ja) | ||
JPH01135223A (ja) | 周波数差検出器 | |
JPH0327649A (ja) | デジタル復調器 | |
JPH07162383A (ja) | Fmステレオ放送装置 | |
GB2234411A (en) | Integrated circuit for digital demodulation | |
JPS6161506A (ja) | 同期検波器 | |
US8184746B2 (en) | Simplified de-rotation in digital FM demodulator architectures | |
US5391946A (en) | Frequency converting circuit apparatus | |
JP2000068749A (ja) | Fm復調回路 | |
JP3454724B2 (ja) | 復調回路 | |
KR940011021B1 (ko) | 디지탈 주파수복조방법 및 그 장치 | |
JPS63215140A (ja) | 搬送波再生回路 | |
JP2901427B2 (ja) | Fm復調器 | |
JPH05252213A (ja) | ディジタルfm変調装置 | |
JPS63288504A (ja) | Fm復調器 | |
JPH08298527A (ja) | デジタル位相変復調回路 | |
JPH01256253A (ja) | データ復調方式 |