JPS6161140B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、データ処理システムで使用する新規
かつ改良された監視装置及びその方法に関し、特
に中央処理装置の１つのプログラムから他のプロ
グラムへの切換え動作を監視しかつ第１のプログ
ラムにおける要件が完全に満たされる迄このよう
な切換え動作を防止するための装置及びその方法
に関する。

データ処理システムにおいては、特定のプログ
ラムの制御下で動作する中央処理装置が比較的短
い時間間隔において別のプログラム（単数又は複
数）に切換わる作用は公知である。このような場
合、中央処理装置（CPU）により実施される操
作についてCPUに返送されるどんな状態レポー
トも所定の操作の実施中CPUが動作する制御下
における同じプログラムに対してされる事が重要
である。

例えば、第１のプログラムの下で動作する
CPUがデータ処理システムのメモリーに対し
「読出し指令」を送出する場合、集められた読出
しデータがその読出し指令と突合わされる様注意
しなければならない。同様に、CPUが第１のプ
ログラムの下で動作中書込み指令が出されると、
CPUに返送される書込み状態信号は元の書込み
指令が出されたプログラムに対して適応するもの
でなければならない。

もしそうでない場合、読出しデータ又は書込み
状態レポートのいずれかの戻された信号は、情報
が戻された時点でもはやCPUの制御下にないプ
ログラムに関して重大な誤りのレポートをするお
それがある。このような場合、この重大な誤りの
レポートは、第２のプログラムに帰し、第２のプ
ログラムの制御下でその時処理中の操作が何であ
る間違つて打切られる。

多くの先行技術による装置においては、この問
題は連続するプログラム間のスイツチングに先立
つて遅延を任意に挿入する事により解決された。
従つて、もし最悪の条件下で元の要求が出された
後最大限50マイクロ秒後で状態レポートが戻され
る事が決定されれば、別のプログラムがCPUの
制御を引継ぐ事が許容される前に出された各指令
に続いて固定された遅延間隔を任意に挿入する事
が可能である。然し、このような構成では、遅延
間隔を過度に延長して安全マージンを可能にする
事による以外、このような通常予測される程度を
越えた状態には適応できない程度迄柔軟性が失わ
れる。更に、必須の遅延間隔が、平均して、ある
指令に続いて逆にレポートされる状態に必要な時
間間隔を越える場合にはシステム性能は損われる
事になる。

従つて、本発明の目的は、現行のプログラム下
で出された全指令に対して応答が受取られた時に
のみプログラムのスイツチングが生じ得る、デー
タ処理システムのための改良された監視装置及び
その方法の提供にある。

本発明の別の目的は、システムの変化する要件
に対して柔軟に調整できる、データ処理システム
においてプログラムのスイツチングを監視するた
めの装置及びその方法の提供にある。

本発明の更に別の目的は、コンピユータ・シス
テムにおけるプログラムのスイツチングの監視の
結果システム性能の低下が生じる事のない、コン
ピユータ・システムにおける監視のための改良さ
れた装置及びその方法の提供にある。

本発明の前記および他の目的は、その特徴およ
び長所と共に、以下の詳細な説明を添付図面に関
して照合すれば明らかになるであろう。

添付図面において、第１図は本発明において使
用される装置の望ましい実施態様を示している。
中央処理装置（CPU）１０は、他のシステム構
成要素、例えばシステム・メモリー１２とシステ
ム―インターフエース装置１４により連絡する。
出て行く指令、即ちCPUによりインターフエー
ス装置１４を用いて外部に対しアドレス指定され
る指令はチヤンネル１６により示されている。イ
ンターフエース装置１４によりCPUに伝送され
る入来データはチヤンネル１８により示されてい
る。

チヤンネル１６において出て行く指令のトラフ
イツク（通信量）を監視する復号論理回路２０
は、チヤンネル２２と装置２０の入力ターミナル
によりチヤンネル１６に連結される。同様に、復
号論理装置２４は、チヤンネル１８における入来
データのトラフイツクを感視するためチヤンネル
２６によりチヤンネル１８にその入力ターミナル
を接続している。

本発明の監視回路は、更に各々がセツトおよび
リセツト入力を有する複数個のフリツプフロツプ
からなる事が判る表示装置２８を含んでいる。各
フリツプフロツプは、更に例えばフリツプフロツ
プがそのセツト状態にある時「１」信号を与える
ための単一出力を有する。回路は又＋１と記され
る増分入力と−１と記される減分入力を有するカ
ウンタ３０を有する。複数個のカウンタ出力に与
えられる信号がカウントを表示する。

復号装置２０は５つの出力にそれぞれ４つの読
出し指令信号と１つの書込み指令信号を与える。
これ等については図示の都合上１対の出力として
示されている。第１図に示される如く、読出し指
令ｉ出力が表示装置２８のｉ番目のフリツプフロ
ツプのセツト入力に接続されている。書込み指令
出力はカウンタ３０の増分入力に接続されてい
る。

復号論理装置２４は、５つの出力に４つの読出
しデータ信号と共に１つの書込みデータ信号を与
える。読出しデータ出力ｉは装置２８のｉ番目の
フリツプフロツプのリセツト入力に接続され、書
込み状態データ出力はカウンタ３０の減分入力に
接続されている。

表示装置２８のフリツプフロツプの各出力は一
緒にORゲート３２に接続されている。インバー
タ３２は、ゲート３２の出力信号を反転し、それ
自身の出力はANDゲート３６の１入力に接続さ
れている。ゲート３６の別の入力は、カウンタ３
０の出力を受取る零デテクタ３８の出力に接続さ
れている。ゲート３６の出力信号は、以下の回路
の作用説明から明らかになるように、プログラム
のスイツチングを可能化する。

本発明の望ましい実施態様においては、各デー
タ転送は２倍長ワードの形態で行われる。更に、
各読出し指令は、４ワード・ブロツク即ち２つの
２倍長ワードを呼び出す。ある条件下では４つま
でもの同時読出し指令が送出できる。第１図には
示さないが、装置２０は４つの同時読出し指令を
取扱うために８つの入力と４つの読出し指令出力
を必要とする。同様に、各々読出されるべき４ワ
ード・ブロツクを呼び出す４つの同時読出し指令
に対しては、表示装置２８は各々が２倍長ワード
に対応する８つのフリツプフロツプを必要とす
る。

第１図の装置の作用については第２図乃至第４
図のフローチヤートの助けにより説明する。第２
図はチヤンネル１６において出て行く指令に対す
る第１図の装置の作用を示す。システムのインタ
ーフエース装置１４により別のシステム構成要素
に向けられる各信号は出て行く指令であるかどう
かを決定するため検査される。後者については判
断ブロツク４０により第２図に示される。チヤン
ネル１６の信号が出てゆく信号でなければ、シス
テムはブロツク４０の「NO」出力により示され
る如くその始動状態に戻る。又これがシステム・
インターフエース装置に対してアドレス指定され
た出てゆく指令であれば、これが読出し指令を構
成するかどうかについてブロツク４２により決定
される。第１図に示される回路においては、復号
論理装置の出力の読出し指令信号の発生が前述の
決定の表示となる。

もし読出し指令信号が検出されたならば、この
読出し指令に応答して読出されるべき４ワード・
ブロツクの各２倍長ワードに対して「使用中」ビ
ツトがセツトされる。このように、各読出し指令
に対しては２つの「使用中」ビツトがセツトされ
る。これは第２図におけるブロツク４６により示
されている。一たん使用中ビツトがセツトされる
と、プロセスは始動状態に戻り次の出てゆく指令
を待機する。第１図に示される装置においては、
各読出し指令信号に対して１対のフリツプフロツ
プが表示装置２８においてセツトされ、各フリツ
プフロツプは読出される２倍長ワードに対応す
る。

もし検出された出てゆく指令が読出し指令でな
ければ、これは書込み指令でなければならず、こ
の場合現在のカウントは第２図においてブロツク
４４により示されるように、又第１図のカウンタ
３０の増分入力に対する書込み出力の接続により
示されるように１分だけ増分される。カウンタ自
体は、本発明の望ましい実施態様においては便宜
的に０とされる予め定められた基準カウントから
増分される。一たんカウンタが増分されると、シ
ステムは始動状態に戻つて次の出てゆく信号を待
機する。

チヤンネル１８に生じる如きSIUからの入来信
号について、この信号は先づデータの存在につい
て試験される。これは第３図に判断ブロツク５０
により示される。もしこの信号がデータでない事
がわかると、システムは始動状態に戻る。これが
SIUからのデータであれば、判断ブロツク５２は
これが読出しデータであるかどうかを決定する。
第１図の装置においては、この作用はチヤンネル
２６によりチヤンネル１８からデータを受取る復
号論理装置２４により実施される。

もし読出しデータが存在する事が判れば、第２
のワード対の着信が待機される。それ以上の動作
が行われる前に判断ブロツク５４により示される
如く完全なデータ・ブロツクが受取られねばなら
ない。もし第２のワード対が生じなければ、シス
テムは始動状態に戻る。もし第２のワード対が受
取られると、ブロツク５９で示される動作が生じ
る。表示装置２８の２つのフリツプフロツプのセ
ツテイングにより２つの２倍長ワードに対してセ
ツトされた２つの「使用中」ビツトがこの時リセ
ツトされ、システムはその始動状態に戻る。第１
図においては、この状態は、表示装置２８のフリ
ツプフロツプのリセツト入力側に与えられる装置
２４の読出しデータ信号により生じる。

もし読出しデータ信号がSIUからのデータにお
いて検出されなければ、入来データについて判断
ブロツク５６により示されるように書込み状態デ
ータの存在を調べる。もし書込み状態データが存
在しない事が判れば、この事はSIUからのデータ
が読出しデータでも書込み状態データでもなく他
のものである事を意味する。このような条件下で
は、システムはその始動状態に戻る。もし書込み
状態データが存在するものと決定されると、カウ
ントはブロツク５８により示される如く減分され
てシステムは再び始動状態に戻る。第１図の装置
においては、この事は装置２４の書込み状態デー
タ出力のカウンタ３０の減分入力に対する接続に
より示される。

第４図はプログラムのスイツチングが適法であ
るかどうかを決定するための検査操作を示す。図
示の如く、カウントは零であるかどうか（又は基
準カウントが使用されているかどうか）を決定す
るため検査される。これは第４図において判断ブ
ロツク６０により示される。第１図において、こ
の機能はカウンタ３０の出力に接続された零デテ
クタ３８により行われる。更に、判断ブロツク６
４によれば、全ての使用中ビツトが零と等しいか
どうかの決定が行われる。第１図において、表示
装置２８の各出力は、もし全てのフリツプフロツ
プがそのリセツト状態にあれば零となる。

もしカウントが０に等しくないかあるいはどれ
かの使用中ビツトが０に等しくなければ、「プロ
グラムスイツチング禁止」信号がブロツク６２に
より示される如く出される。実際においては、第
１図におけるANDゲート３６の出力側で決定さ
れる如く、「プログラム・スイツチング可能」信
号が存在しなければ「プログラム・スイツチング
禁止」信号として解釈される。逆に、もしカウン
トが０に等しく全ての使用中ビツトも０に等しけ
れば、ブロツク６６により示される如く「プログ
ラム・スイツチング可能」信号が出され、システ
ムはその始動状態に戻る。第１図の装置において
は、ANDゲート３６は、カウンタ３０が零カウ
ントを含む時と同時に全てのフリツプフロツプが
リセツト状態にありさえすれば、その入力側に対
して同時に信号を与える事により導通状態にな
る。

前の説明から、本発明によればデータ処理シス
テムの中央処理装置とメモリーの如きシステムの
他の装置との間の通信が有効に監視される事が判
るであろう。これは、CPUとの全ての通信が実
施されるシステム・インターフエース装置を介し
て流れる全通信を監視する事により行われる。
CPUの制御下にある現行プログラムの切換え
は、現行プログラムの制御下で出された全ての指
令の状態が決定された時にはじめて可能である。
このように、本発明の主題を構成する監視装置は
最大限の柔軟性を保有し、例えば状態応答がある
指令の出力に続いて受取られない時に生じるメモ
リータイアツプのような状況から解放する事が可
能となる。このような条件下ではプログラムのス
イツチングは許容されない。更に、このような柔
軟性は、固定された遅延間隔が各プログラムのス
イツチング操作に対して必須である場合における
ような、システム性能の犠性なく可能となる。

前の説明から本発明の特許請求の範囲内で多く
の変更が当業者から見れば可能である事が判ろ
う。

【図面の簡単な説明】

第１図は本発明の望ましい実施態様を示す図、
第２図は出て行く指令に対する第１図の装置の作
用を示すフローチヤート、第３図は入つて来るデ
ータに対する第１図の装置の作用を示すフローチ
ヤート、および第４図は第１図の装置により行わ
れる検査操作を示すフローチヤートである。 １０…中央処理装置、１２…システム・メモリ
ー、１４…インターフエース装置、１６，１８，
２２，２６…チヤンネル、２０，２４…復号論理
回路、２８…表示装置、３０…カウンタ、３８…
零デテクタ、４０…判断ブロツク、４２，４４，
４６，５０，５２，５４，５６，５８，５９，６
０，６２，６４，６６…ブロツク。

Claims (1)

1. 【特許請求の範囲】 １ 少くとも１個の中央処理装置と該装置との通
   信のためのインターフエース装置を有するデータ
   処理システムにおける前記中央処理装置によるコ
   ンピユータ・プログラム間の不適時期のスイツチ
   ング動作を防止するための装置において、それぞ
   れ読出しおよび書込み指令の発生を表示する信号
   を引き出すための前記インターフエースに対する
   出てゆく指令に応答する装置と、それぞれ読出し
   データ信号および書込み状態信号を引き出すため
   の前記インターフエース装置からの入来データに
   応答する装置と、前記読出し指令信号に応答して
   読出される各データ単位の表示を与える装置と、
   前記データ単位の各々を表示する前記読出しデー
   タ信号に応答して対応する表示を取消す装置と、
   カウンタ装置と、各書込み指令信号に応答して前
   記カウンタ装置のカウントを増分する装置と、各
   書込み状態信号に応答して前記カウントを減分す
   る装置と、前記表示がない場合に出力信号を与え
   るための装置と、前記カウントが予め定めた基準
   になる時出力信号を与えるための装置と、前記両
   出力信号の同時存在に応答してプログラムのスイ
   ツチングを許容するための可能信号を与える装置
   とを設けた事を特徴とする装置。 ２ 第１のプログラムの制御下で作用するCPU
   の一部における時期尚早のプログラム・スイツチ
   ングを防止する方法において、 前記CPUからの出てゆく読出し指令に従つて
   読出される各データ単位に対する表示を与え、 前記CPUからの各出てゆく書込み指令に対し
   てカウントを増分し、 前記CPUに対して指向された入来信号に従つ
   て読出され前記第１のプログラムから生じた各デ
   ータ単位に対して対応する表示を取消し、 前記CPUに対して指向され前記第１のプログ
   ラムから生じる各入来書込み状態信号に対してカ
   ウントを減分し、 予め定めたカウントの発生と同時に、前記表示
   の存在しない時前記第１のプログラムからの前記
   CPUによるスイツチング動作を可能にする過程
   からなる事を特徴とする方法。