JPS6160037A - ２線４線信号接続回路 - Google Patents
２線４線信号接続回路Info
- Publication number
- JPS6160037A JPS6160037A JP18212584A JP18212584A JPS6160037A JP S6160037 A JPS6160037 A JP S6160037A JP 18212584 A JP18212584 A JP 18212584A JP 18212584 A JP18212584 A JP 18212584A JP S6160037 A JPS6160037 A JP S6160037A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- wire
- circuit
- signal
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/22—Repeaters for converting two wires to four wires; Repeaters for converting single current to double current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Bidirectional Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半二重パケット伝送システム内の２線４線信
号接続回路に関するものである。
号接続回路に関するものである。
パケット伝送等データ通信システムの回線構成方式の一
つとして、センターと端末間を２線式伝送路で接続する
と共に、センター内において、ｉ＝す、下り専用の４″
＆’ｊ１式伝送路に変換する方式がある。この方式にお
いては、センターから端末に送出される下り信号がセン
ター内の４線式上り伝送路に回り込むのを防ぐために９
通常、ハイブリッド回路と称される２線４線変換回路が
設けられる。
つとして、センターと端末間を２線式伝送路で接続する
と共に、センター内において、ｉ＝す、下り専用の４″
＆’ｊ１式伝送路に変換する方式がある。この方式にお
いては、センターから端末に送出される下り信号がセン
ター内の４線式上り伝送路に回り込むのを防ぐために９
通常、ハイブリッド回路と称される２線４線変換回路が
設けられる。
例えば、データ伝送路として電話回線を゛利用する場合
のハイブリッド回路の構成については、研究実用化報告
第３１巻１１号に記載された１デイジタル加入者線交換
機の加入者回路用Ｌ Ｓ ｌ ｊと題する河原用らの論
文等を参照されたい。
のハイブリッド回路の構成については、研究実用化報告
第３１巻１１号に記載された１デイジタル加入者線交換
機の加入者回路用Ｌ Ｓ ｌ ｊと題する河原用らの論
文等を参照されたい。
上記従来のハイブリッド回路は、アナログ信号用では、
電圧／電流変換回路、電流／電圧変換回路、平衡／不平
衡変換回路、バランスネットワーク等多数の素子を必要
とし９回路が複雑、高価になるという問題がある。ディ
ジタル信号用についても、同様の問題がある。
電圧／電流変換回路、電流／電圧変換回路、平衡／不平
衡変換回路、バランスネットワーク等多数の素子を必要
とし９回路が複雑、高価になるという問題がある。ディ
ジタル信号用についても、同様の問題がある。
また、この種ハイブリッド回路では、構成要素である各
種素子の特性のばらつきや温度変動によって、相殺特性
が劣化して回り込みが増加するという問題もある。
種素子の特性のばらつきや温度変動によって、相殺特性
が劣化して回り込みが増加するという問題もある。
上記従来技術の問題点を解決する本発明は、４線式伝送
路−ヒにパケットが出現したかまたは他方の４線式伝送
路と２ 、ｖｉ１式伝送伝送路接続が解除されたことを
検出して該４線式伝送路と２線式伝送路とを接続すると
共に、４線式伝送路上に出現したパケットの末尾を表わ
す情報を検出して該検出個所の後段において咳４線式伝
送路と２綿式伝送路との接続を解除する接続制御手段を
備えるように構成されている。
路−ヒにパケットが出現したかまたは他方の４線式伝送
路と２ 、ｖｉ１式伝送伝送路接続が解除されたことを
検出して該４線式伝送路と２線式伝送路とを接続すると
共に、４線式伝送路上に出現したパケットの末尾を表わ
す情報を検出して該検出個所の後段において咳４線式伝
送路と２綿式伝送路との接続を解除する接続制御手段を
備えるように構成されている。
以下１本発明の作用を実施例によって詳細に説明する。
第１図は１本発明に係わる２’６４線接続回路の１
一実施例の構成を示すブロック図であり、■は
２線式伝送路、２は４ｗ％式伝送路の上り側（以下「上
り伝送路」と称する）、３は４″Ｌａ式伝送１路の下り
側（以下「下り伝送路」と称する）、４はレシーバ、５
はドライバ、６は接続制御回路である。
一実施例の構成を示すブロック図であり、■は
２線式伝送路、２は４ｗ％式伝送路の上り側（以下「上
り伝送路」と称する）、３は４″Ｌａ式伝送１路の下り
側（以下「下り伝送路」と称する）、４はレシーバ、５
はドライバ、６は接続制御回路である。
なお、この接続回路は２図示と記載の便宜上、正５ＡＦ
Ｊで表現されている。
Ｊで表現されている。
この２線４線接続回路は１例えばデータ通信システムの
センター装置内に設けられ、２線式伝送路には端末装置
が接続されている。あるいはまた。
センター装置内に設けられ、２線式伝送路には端末装置
が接続されている。あるいはまた。
この２線４線接続回路は、電気ケーブルと光ファイバ・
ケーブルとの接続個所に設置される光トランスミッタ内
等に設けられている。
ケーブルとの接続個所に設置される光トランスミッタ内
等に設けられている。
接続制御回路６は、上り伝送路及び下り伝送路に共通の
トレーリング検出回路１０と、上り伝送路用のエツジ検
出回路１１．エツジ間隔監視回路１２、フリップ・フロ
ップ１３．伝達ゲート１４及び遅延回路１７と、下り伝
送路用のエツジ検出回路１１″、エツジ間隔監視回路１
２°、フリップ・フロップ１３°、伝達ゲート１４°及
び遅延回路１７′ とを備えている。
トレーリング検出回路１０と、上り伝送路用のエツジ検
出回路１１．エツジ間隔監視回路１２、フリップ・フロ
ップ１３．伝達ゲート１４及び遅延回路１７と、下り伝
送路用のエツジ検出回路１１″、エツジ間隔監視回路１
２°、フリップ・フロップ１３°、伝達ゲート１４°及
び遅延回路１７′ とを備えている。
上り伝送路と下り伝送路には、２線式伝送路１から、あ
るいは２線式伝送路１へ、第２図に示すようなフォーマ
ットのパケットが伝送される。このパケットは、パケッ
トの先頭を示すリーブイブ・フラグと、データと２巡回
冗長検査パイ） （ＣＲＣ）と、パケットの末尾を示す
トレーリング・フラグとから構成されている。
るいは２線式伝送路１へ、第２図に示すようなフォーマ
ットのパケットが伝送される。このパケットは、パケッ
トの先頭を示すリーブイブ・フラグと、データと２巡回
冗長検査パイ） （ＣＲＣ）と、パケットの末尾を示す
トレーリング・フラグとから構成されている。
レシーバ４で受信された上り信号Ｓ ＩＪは、１ビット
程度の遅延を与える遅延回路１７を経て伝達ゲート１４
の一方の入力端子に供給されると共に。
程度の遅延を与える遅延回路１７を経て伝達ゲート１４
の一方の入力端子に供給されると共に。
トレーリング検出回路１０とエツジ検出回路１１にも供
給される。
給される。
上り伝送路のエツジ検出回路１１は、上り信号Ｓ ［Ｊ
の立上がりエツジと立下がりエツジを検出して、エツジ
間隔検出回路１２に供給する。また。
の立上がりエツジと立下がりエツジを検出して、エツジ
間隔検出回路１２に供給する。また。
エツジ検出回路１１は、上り信号ＳｔＪの各パケットの
リーディング・フラグの出現に伴う最初のエツジを検出
すると、フリップ・フロップ１３をプリセットする。こ
のプリセットによって、フリップ・フロップ１３の非反
転出力（ＳＵＪＩＮ）がハイになり、伝達ゲート１４が
導通される。
リーディング・フラグの出現に伴う最初のエツジを検出
すると、フリップ・フロップ１３をプリセットする。こ
のプリセットによって、フリップ・フロップ１３の非反
転出力（ＳＵＪＩＮ）がハイになり、伝達ゲート１４が
導通される。
同様に、下り伝送路のエツジ検出回路１１° は。
下り信号ＳＤの立上がりエツジと立下がりエツジを検出
して、エツジ間隔検出回路１２′に供給する。また、エ
ツジ検出回路１１’ は、各パケットのリーディング・
フラグの出現に伴う最初のエツジを検出すると、フリッ
プ・フロップ１３”をプリセットする。このプリセット
によって１ フリ７プ・フロップ１３°の非反転出力（
Ｓｒ）ｒ、Ｎ）がハイになり、伝達ゲート１４°が導通
される。
して、エツジ間隔検出回路１２′に供給する。また、エ
ツジ検出回路１１’ は、各パケットのリーディング・
フラグの出現に伴う最初のエツジを検出すると、フリッ
プ・フロップ１３”をプリセットする。このプリセット
によって１ フリ７プ・フロップ１３°の非反転出力（
Ｓｒ）ｒ、Ｎ）がハイになり、伝達ゲート１４°が導通
される。
トレーリング検出回路１０は、上り信号Ｓ ［Ｊと下り
信号Ｓ［）の各パケットの末尾を構成する所定バイト数
のトレーリング・フラグの検出を行う。
信号Ｓ［）の各パケットの末尾を構成する所定バイト数
のトレーリング・フラグの検出を行う。
上り信号Ｓ ｔＪのパケットについて、所定バイト数の
トレーリング・フラグが検出されると、各アンドゲート
１５，１５”の一方の入力端子にハイ信号が供給される
。フリップ・フロップ１３の非反転出力は、上り信号Ｓ
ｔ、Ｊのパケットのトレーリング・フラグに必ず先行
するリーディング・フラグによってハイ状態に保たれて
おり、一方のフリップ・フロップ１３゛ の非反転出力
はロー状態を保っているので、アンドゲート１５とオア
ゲート１６を介し７て、フリップ・フロップ１３のみが
クリアされる。これによって、フリップ・フロップ１３
の非反転出力５ＵＩＮがローになり、伝達ゲ−ｌ−１４
が閉塞され、２線式伝送路１と上り伝送路２との接続が
解除される。
トレーリング・フラグが検出されると、各アンドゲート
１５，１５”の一方の入力端子にハイ信号が供給される
。フリップ・フロップ１３の非反転出力は、上り信号Ｓ
ｔ、Ｊのパケットのトレーリング・フラグに必ず先行
するリーディング・フラグによってハイ状態に保たれて
おり、一方のフリップ・フロップ１３゛ の非反転出力
はロー状態を保っているので、アンドゲート１５とオア
ゲート１６を介し７て、フリップ・フロップ１３のみが
クリアされる。これによって、フリップ・フロップ１３
の非反転出力５ＵＩＮがローになり、伝達ゲ−ｌ−１４
が閉塞され、２線式伝送路１と上り伝送路２との接続が
解除される。
これに対して、下り信号ＳＤのパケットについて、所定
バイト数のトレーリング・フラグが検出されると、各ア
ンドゲート１５．１５“の一方の入力端子にハイ信号が
供給される。この時点で。
バイト数のトレーリング・フラグが検出されると、各ア
ンドゲート１５．１５“の一方の入力端子にハイ信号が
供給される。この時点で。
フリップ・フロップ１３の非反転出力はローを保ってお
り、一方のフリップ・フロップ１３゛の非反転出力は下
り信号ＳＤのパケットのトレーリング・フラグに必ず先
行するリーディング・フラグによってハイ状態を保って
いるから、アンドゲート１５″とオアゲート１６’を介
して、フリップ・フロップ１３゛のみがクリアされる。
り、一方のフリップ・フロップ１３゛の非反転出力は下
り信号ＳＤのパケットのトレーリング・フラグに必ず先
行するリーディング・フラグによってハイ状態を保って
いるから、アンドゲート１５″とオアゲート１６’を介
して、フリップ・フロップ１３゛のみがクリアされる。
これによって、フリップ・フロップ１３゛の非反転出力
５ＤＩＮがローになり、伝達ゲート１４゛が閉塞され、
２線式伝送路１と下り伝送路３との接続が解除される。
５ＤＩＮがローになり、伝達ゲート１４゛が閉塞され、
２線式伝送路１と下り伝送路３との接続が解除される。
フリップ・フロップ１３の非反転出力の立下がりによっ
て解除された２線式伝送路１と上り伝送路２の接続は、
後続の上り信号ＳＵのパケットのリーディング・フラグ
の出現に伴うフリップ・フロップ１３の非反転出力の立
上がりによって復旧される。同様に、フリップ・フロッ
プ１３°の非反転出力の立下がりによって解除された２
線式伝送路１と下り伝送路３の接続は、後続の下り信号
ＳＵのパケットのリーディング・フラグの出現に伴うフ
リップ・フロップ１３’ の非反転出力の立上がりによ
って復旧される。
て解除された２線式伝送路１と上り伝送路２の接続は、
後続の上り信号ＳＵのパケットのリーディング・フラグ
の出現に伴うフリップ・フロップ１３の非反転出力の立
上がりによって復旧される。同様に、フリップ・フロッ
プ１３°の非反転出力の立下がりによって解除された２
線式伝送路１と下り伝送路３の接続は、後続の下り信号
ＳＵのパケットのリーディング・フラグの出現に伴うフ
リップ・フロップ１３’ の非反転出力の立上がりによ
って復旧される。
第３図は、上記トレーリング検出回Ｈｔｏの構成の一例
を示すブロック図である。上り信号Ｓ ｔＪとフリップ
・フロップ１３の非反転出力（Ｓｌ、ＪＩＮ）はナント
ゲート２７に、下り信号ＳＤとフリップ・フロップ１３
″の非反転出力（ＳＤｒＮ）はナントゲート２８にそれ
ぞれ入力され、ナントゲート２７および２８の出力はナ
ントゲート２０を介してシフトレジスタ２１に供給され
、クロック信号ＣＩ、Ｋによってシフトされ、直列／並
列変換される。並列変換された１バイトの信号は、トレ
ーリング・フラグ・デコーダ２２でデコードされる。こ
のデコーダ２２は、トレーリング・フラグを検出すると
、その出力をハイに立上げる。
を示すブロック図である。上り信号Ｓ ｔＪとフリップ
・フロップ１３の非反転出力（Ｓｌ、ＪＩＮ）はナント
ゲート２７に、下り信号ＳＤとフリップ・フロップ１３
″の非反転出力（ＳＤｒＮ）はナントゲート２８にそれ
ぞれ入力され、ナントゲート２７および２８の出力はナ
ントゲート２０を介してシフトレジスタ２１に供給され
、クロック信号ＣＩ、Ｋによってシフトされ、直列／並
列変換される。並列変換された１バイトの信号は、トレ
ーリング・フラグ・デコーダ２２でデコードされる。こ
のデコーダ２２は、トレーリング・フラグを検出すると
、その出力をハイに立上げる。
一方、シフトレジスタ２１に供給されるクロック信号Ｃ
Ｌ、 Ｋは、バイトクロック信号発生回路で１７８分周
され、バイトクロック信号が作成される。デコーダ２２
のハイ出力は、バイトクロック信号によってラッチ回路
２３にラッチされ、トレーリング・フラグ・バイトカウ
ンタ２６のカランＩ・動作を有効にする。他方、バイト
クロツタ信号発住回１路２４で作成されたバイトクロ７
り信号は。
Ｌ、 Ｋは、バイトクロック信号発生回路で１７８分周
され、バイトクロック信号が作成される。デコーダ２２
のハイ出力は、バイトクロック信号によってラッチ回路
２３にラッチされ、トレーリング・フラグ・バイトカウ
ンタ２６のカランＩ・動作を有効にする。他方、バイト
クロツタ信号発住回１路２４で作成されたバイトクロ７
り信号は。
遅延回路２５によってラッチ回路２３のランチ動作より
も若干量遅延されたのち、トレーリング・フラグ・バイ
トカウンタ２６のクロック入力端子に供給される。トレ
ーリング・フラグ・バイトカウンタ２６は、所定数のバ
イトクロツタ信号をカウントすることにより、トレーリ
ング・フラグが所定バイト数にわたって出現したことを
検出し。
も若干量遅延されたのち、トレーリング・フラグ・バイ
トカウンタ２６のクロック入力端子に供給される。トレ
ーリング・フラグ・バイトカウンタ２６は、所定数のバ
イトクロツタ信号をカウントすることにより、トレーリ
ング・フラグが所定バイト数にわたって出現したことを
検出し。
その出力をハイに立上げる。
エツジ間隔監視回路１２は、フリップ・フロップ１３の
非反転出力Ｓ ＬＪ ［Ｎがハイになると、信号の最小
反転間隔（ビット間隔）と同一周期のクロック信号のカ
ウントを開始する。このカウント値は、エツジ検出回路
１１から供給されたエツジ検出信号によってクリアされ
る。従って、信号の最小反転間隔の８倍（１バイト分の
期間）以上の所定期間にわたって、信号の反転が生じな
いときには、トレーリング・フラグを検出し損なったか
。
非反転出力Ｓ ＬＪ ［Ｎがハイになると、信号の最小
反転間隔（ビット間隔）と同一周期のクロック信号のカ
ウントを開始する。このカウント値は、エツジ検出回路
１１から供給されたエツジ検出信号によってクリアされ
る。従って、信号の最小反転間隔の８倍（１バイト分の
期間）以上の所定期間にわたって、信号の反転が生じな
いときには、トレーリング・フラグを検出し損なったか
。
あるいは伝送路になんらかの異常が発生したものと見做
し、オアゲート１６を介してフリップ・フロップ１３を
クリアすることにより、２線式伝送路１と上り伝送路２
との接続を解除する。
し、オアゲート１６を介してフリップ・フロップ１３を
クリアすることにより、２線式伝送路１と上り伝送路２
との接続を解除する。
エツジ゛間隔監視回路１２゛ も、上記エツジ間隔監視
回路１２と同様の動作により、下り伝送路３について、
トレーリング・フラグの検出の失敗と伝送路の異常を検
出して、２線式伝送路と下り伝送路３の接続を解除する
。
回路１２と同様の動作により、下り伝送路３について、
トレーリング・フラグの検出の失敗と伝送路の異常を検
出して、２線式伝送路と下り伝送路３の接続を解除する
。
以上、上り、下りの信号が出現した時に、対応の伝送路
の伝達ゲートを開く構成を例示したが。
の伝達ゲートを開く構成を例示したが。
一方の伝送路の伝達ゲートが閉じられた時に他方の伝送
路の伝達ゲートを開くという構成を併用しでもよい。第
１図の例では、エツジ検出回路１１の出力とフリップ・
フロップ１３゛の反転出力をオアゲートを介してフリッ
プ・フロップ１３のプリセット端子に供給し、エツジ検
出回路１１°の出力とフリップ・フロップ１３の反転出
力をオアゲートを介してフリップ・フロップ１３゛のプ
リセット端子に供給すればよい。
路の伝達ゲートを開くという構成を併用しでもよい。第
１図の例では、エツジ検出回路１１の出力とフリップ・
フロップ１３゛の反転出力をオアゲートを介してフリッ
プ・フロップ１３のプリセット端子に供給し、エツジ検
出回路１１°の出力とフリップ・フロップ１３の反転出
力をオアゲートを介してフリップ・フロップ１３゛のプ
リセット端子に供給すればよい。
また、エツジ間隔検出回路を設ける構成を例示したが、
これを省略した場合でも本発明の効果が奏されることは
明らかである。
これを省略した場合でも本発明の効果が奏されることは
明らかである。
また、信３・の極性反転方向には無関係にその極性反転
の有無のみが二値情報となるＮＲ７，Ｉ信号を使用する
場合には、立上がりから始まる信号が検出された時には
そのままの極性で信号を出力し。
の有無のみが二値情報となるＮＲ７，Ｉ信号を使用する
場合には、立上がりから始まる信号が検出された時には
そのままの極性で信号を出力し。
゛ 立下がりから始まる信号が検出された時
にはその極性を反転させた信号を出力することにより、
常に立上がりから始まる信号に変換するような極性選択
回路をレシーバ４と伝達ゲート１４との中間に設置して
もよい。
にはその極性を反転させた信号を出力することにより、
常に立上がりから始まる信号に変換するような極性選択
回路をレシーバ４と伝達ゲート１４との中間に設置して
もよい。
〔発明の効果〕 。
以上詳細に説明したように１本発明は、４線式伝送路上
にパケ・ノドが出現したかまたは他方の４線式伝送路と
２線式伝送路との接続が解除されたことを検出して咳４
線式伝送路と２線式伝送路とを接続すると共に、４′ｆ
ａ式伝送路上に出現したパケットの末尾を表わす情報を
検出して該検出個所の後段において該４線式伝送路と２
線式伝送路との接続を解除する接続制御手段を備える構
成であるから、複雑、高価なハイブリッド回路を省略で
きるという効果を奏する。なお、データ通信には。
にパケ・ノドが出現したかまたは他方の４線式伝送路と
２線式伝送路との接続が解除されたことを検出して咳４
線式伝送路と２線式伝送路とを接続すると共に、４′ｆ
ａ式伝送路上に出現したパケットの末尾を表わす情報を
検出して該検出個所の後段において該４線式伝送路と２
線式伝送路との接続を解除する接続制御手段を備える構
成であるから、複雑、高価なハイブリッド回路を省略で
きるという効果を奏する。なお、データ通信には。
一方の装置から情報を送り、これを受けた他方の装置が
アンサ−ハックを返すという半二重通信方式をとること
が多いので、このようなシステムではハイブリッド回路
を省略してもなんら支障がない。
アンサ−ハックを返すという半二重通信方式をとること
が多いので、このようなシステムではハイブリッド回路
を省略してもなんら支障がない。
また、ハイブリッド回路の場合と異なり、２線式伝送路
と４線式伝送路との接続を一旦完全に解除する構成であ
るから、構成要素である各種素子の特性のばらつきや温
度変動によって回り込みが増加するという問題は全く生
じない。
と４線式伝送路との接続を一旦完全に解除する構成であ
るから、構成要素である各種素子の特性のばらつきや温
度変動によって回り込みが増加するという問題は全く生
じない。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図の装置を通過するパケットの構成の一例を
示すフォーマット図、第３図は第１図のトレーリング検
出回路の構成の一例を示すブロック図である。 １・・２線式伝送路、２・・４線式伝送路の上り側、３
・・４線式伝送路の下り側、４・・レシーバ、５・・ド
ライバ、６・・接続制御回路、１０・・トレーリング検
出回路。 乃／ 固
２図は第１図の装置を通過するパケットの構成の一例を
示すフォーマット図、第３図は第１図のトレーリング検
出回路の構成の一例を示すブロック図である。 １・・２線式伝送路、２・・４線式伝送路の上り側、３
・・４線式伝送路の下り側、４・・レシーバ、５・・ド
ライバ、６・・接続制御回路、１０・・トレーリング検
出回路。 乃／ 固
Claims (1)
- 【特許請求の範囲】 半二重パケット伝送システム内の２線４線信号接続回路
であって、 ４線式伝送路上にパケットが出現したかまたは他方の４
線式伝送路と２線式伝送路との接続が解除されたことを
検出して該４線式伝送路と２線式伝送路とを接続すると
共に、４線式伝送路上に出現したパケットの末尾を表わ
す情報を検出して該検出個所の後段において該４線式伝
送路と２線式伝送路との接続を解除する接続制御手段を
備えたことを特徴とする２線４線信号接続回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18212584A JPS6160037A (ja) | 1984-08-31 | 1984-08-31 | ２線４線信号接続回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18212584A JPS6160037A (ja) | 1984-08-31 | 1984-08-31 | ２線４線信号接続回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6160037A true JPS6160037A (ja) | 1986-03-27 |
Family
ID=16112764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18212584A Pending JPS6160037A (ja) | 1984-08-31 | 1984-08-31 | ２線４線信号接続回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6160037A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0438154U (ja) * | 1990-07-27 | 1992-03-31 |
-
1984
- 1984-08-31 JP JP18212584A patent/JPS6160037A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0438154U (ja) * | 1990-07-27 | 1992-03-31 | ||
| JP2530040Y2 (ja) * | 1990-07-27 | 1997-03-26 | 株式会社ケンウッド | シリアル通信による全二重通信方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6185424B1 (en) | System for TDMA mobile-to-mobile VSELP CODEC bypass | |
| US6341142B2 (en) | Serial data transceiver including elements which facilitate functional testing requiring access to only the serial data ports, and an associated test method | |
| US4524462A (en) | System for jointly transmitting high-frequency and low-frequency digital signals over a fiber-optical carrier | |
| JPS6281125A (ja) | 差分符号化回路 | |
| US4288869A (en) | Half-duplex/simplex digital signal converter | |
| JPS6160037A (ja) | ２線４線信号接続回路 | |
| KR840005005A (ko) | 디지틀교환기에 디지틀 단자를 접속하기 위한 장치 | |
| US5309475A (en) | Data interchange network | |
| JPS58225756A (ja) | 直列デ−タ通信装置 | |
| JP3068125B2 (ja) | バス型光伝送路用通信局 | |
| GB1597835A (en) | Error detection arrangements for line transmission systems | |
| EP1334570B1 (en) | Hdsl repeater | |
| JPS63185264A (ja) | 回線交換制御方式 | |
| JPH0131818B2 (ja) | ||
| JP2869284B2 (ja) | シグナリング信号誤り保護回路 | |
| JPH0521455B2 (ja) | ||
| JP3226563B2 (ja) | 擬似対応網方式 | |
| SU1151943A1 (ru) | Устройство дл сопр жени ЭВМ с телеграфной линией св зи | |
| JPH04373344A (ja) | 光ネットワークのノード装置 | |
| JPS5810941A (ja) | 打合せ回線設定方式 | |
| JPS58223935A (ja) | デ−タ通信方式 | |
| JPS63202156A (ja) | 内部バス接続方式 | |
| JPS60203035A (ja) | バ−スト状符号列による双方向通信方式 | |
| JPS60154733A (ja) | デ−タ送受信回路 | |
| JPS6129230A (ja) | パケツト通信方式 |