JPS6159736A - 化合物半導体装置の製造方法 - Google Patents

化合物半導体装置の製造方法

Info

Publication number
JPS6159736A
JPS6159736A JP18103084A JP18103084A JPS6159736A JP S6159736 A JPS6159736 A JP S6159736A JP 18103084 A JP18103084 A JP 18103084A JP 18103084 A JP18103084 A JP 18103084A JP S6159736 A JPS6159736 A JP S6159736A
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
etching
crystal
grow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18103084A
Other languages
English (en)
Other versions
JPH07111967B2 (ja
Inventor
Hiroko Nagasaka
長坂 博子
Yukio Watanabe
幸雄 渡辺
Masasue Okajima
岡島 正季
Motoyuki Yamamoto
山本 基幸
Yuhei Muto
武藤 雄平
Naoto Mogi
茂木 直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59181030A priority Critical patent/JPH07111967B2/ja
Publication of JPS6159736A publication Critical patent/JPS6159736A/ja
Publication of JPH07111967B2 publication Critical patent/JPH07111967B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の技術分野〕 本発明は、化合物半導体装置の製造方法に係わり、特に
Al1を含む■−v族化合物半導体結晶層を構成要素と
する化合物半導体装置の製造方法に関する。
(発明の技術的背景とその問題点〕 近年、GaASを主体とした■−v族化合物半導体が、
半導体レーザ、発光ダイオード、電界障果トランジスタ
、或いはこれらの集積回路等の材料として使われている
。特に、半導体レーザに関しては、ディジタル・オーデ
ィオ・ディスク(DAD)、ビデオ・ディスク、ドキュ
メント・ファイル等の光デイスク装置や光通信用光源と
しての応用が開けるにつれ、その量産化技術が必要とな
って゛いる。従来、半導体レーザ用の薄膜多層へテロ接
合結晶製作技術としては、スライディング・ボート方式
による液相エピタキシャル成長法(LPE法)が用いら
れているが、LPE法ではウェハ面積の大型化に限度が
ある。このため、大面積で均−性及び制御性に優れた有
機金属気相成長法(MOCVD法)や分子線エピタキシ
ー法(MBE法)等の結晶成長技術が注目されている。
また、MOCVD法は、LPE法では不可能であったA
2を含む化合物半導体結晶上への成長も可能なため、そ
の応用範囲はさらに拡大されている。
MOCVDae用イタ−例トシテ、MOCVD法の特徴
を生かした作り付は導波路レーザと言えるものに(昭和
59年春季、第31回応用物理学関係連合講演会講演予
稿集177頁)に発表された、第2図に示す如き半導体
レーザがある。図中11はN−GaAS基板、12はN
 −G a (1,65A j20.35 A Sクラ
ッド層、13はG a O,92A Io、osAs活
性層、14はP−Ga   Aλ  Asり0.65 
 0,3.5 ラッド層、15はN−GaAS電流阻止層(異種層)、
18はP−GaOos Affio、2 As第1被覆
層、19はP −G aO065A j20.35 A
 S第2被覆層、2oはP−GaAs:+ンタクト層、
21.22は金層2i極層をそれぞれ示している。この
構造においては、電流阻止層15により活性層13への
電流注入がストライプ状に限定されると同時に、ストラ
イプ状構造部に埋込む層を高屈折率層と低屈折率層の少
なくとも2層とすることにより、ストライプ状溝部に滲
み出した光が高屈折率層を感じ、接合面に水平方向に実
効屈折率分布を生じることになる。そして、高屈折率層
の厚みを適当に選ぶことによって、高屈折率層への光の
滲み出しによる損失を十分小さくすることができる。従
って、過剰しきい値電流増加を極力抑えることができ、
屈折率導波型レーザによる低しきい値化を十分達成でき
ることになる。
上記構造のレーザは、基板11から電流阻止層15まで
の第1回目の結晶成長と、電流阻止層15の一部及びク
ラッド層14の一部をストライブ状にエツチングしたの
ち、第1.第2被覆層18.19及びコンタクト層20
を形成する第2回目の結晶成長と言う2段階の結晶成長
プロセスにより作成される。ここで、第2回目の結晶成
長の開始時点におけるクラッド層15への成長は、一旦
表面が空気中に晒されたGaAl、A8面上への成長で
ある。このため、従来のLPE法では成長が難しく、G
aAJ2AS面上への成長が容易なMOCVD法によっ
て始めて制御性良く製作できるようになったものである
ところが、GaAλAsのエツチングの方法によっては
、MOCVD法を用いた場合にも、2回目の成長層内に
多くの結晶欠陥が導入され、素子の性能や信頼性の低下
を導くことが本発明者等の実験によって明らかになった
。この現象は、GaAJ2ASのようなA℃を含む化合
物半導体をエツチングした上にMOCVD法によって結
晶成長する場合多く生じ、例えば被エツチング物がGa
ASの場合、及びLPE法を用いた場合には、同じエツ
チング方法を用いても欠陥は生じない。
MOCVD法では、従来のLPE法に比べてGaAaA
s上の成長が可能であるとはいえ、この場合にも成長層
は下地のGaAJ2As表面の状態や面方位性等に大き
く影響されることが考えられる。
一方、GaAs、GaAJ2Asのエツチング溶液の中
で、上記のレーザにおける内部ストライプ溝の形成や、
第4図に示すような埋込み構造を有するレーザのメサ形
成には、 GaAs  とGaAfiASが略等速でエ
ツチングされるものが必要であり、このようなエツチン
グ液として従来用いられている代表的なものではリン酸
系のものと硫酸系のものとがある。
これらのエツチング溶液を用いた場合にエツチング面上
にMOCVD法によってエピタキシャル成長した結晶中
に欠陥が導入されるか否かを確認するために、第2図に
示すレーザの内部ストライプを各エツチング溶液を用い
て製作し、そのエレクトロ・ルミネッセンス(El)象
を観察した。
もし、欠陥が導入されている場合には、ELl中に、欠
陥を反映した暗領域(DR)が観察されることになる。
また、同素子でレーザ特性も測定した。
まず・、リン酸系のエツチング溶液としては、H3PO
4:H202:CH30H−1:1:3(体積比)のも
(7)がLPE法、MOCVD法共に、従来から一般的
に使用されている(例えば、文献ジャーナルアプライド
、フィジックス誌第45号11号4899頁(1974
年))が、このエツチング溶液を用いた場合のEl、に
は参考写真2に示すように、非常に多くのORが見られ
た。このようなレーザの電流−光出力特性は、第6図に
示すように発振し、きい値電流のばらつき、キンクの発
生が見られ、素子の寿命試験を行なった場合にも動作I
f流の著しい増加や、突発劣化を起こす素子が多いこと
が確認された。これは、結晶欠陥が過飽和吸収領域とし
て働くため、共振器内の損失が不安定になること、また
長時間動作によって結晶欠陥が成長するためと思われる
。第2図に示すレーザではエツチング面が活性層に接近
しているため、また第4図に示すレーザでは活性層がエ
ツチング液に晒されるため、結晶欠陥の発生は重要な問
題となる。
次に、硫酸系のエッチャントとして用いられるものに、
H2SO4(x):H202(V):H2O(Z)の混
合溶液において、その体積比がX−1〜5.7−3〜1
0.2−3〜10の範囲のものが使用されている(例え
ば、文献アプライド、フィジックス・レター誌第33号
8号724頁(1978年))。しかし、これらは殆ど
のものがエツチングレートが速<(>10μm/win
 )基板の表面処理等には使用できるが、レーザの内部
ストライブやメサの形成のように、エツチング深さの制
御に高い精度を必要とする場合には不適当である。また
、一部のものは参考写真2及び第6図に示すものと同様
の結果であった。
このような現象の原因として考えられることは、ひとつ
にエツチング溶液による表面の汚染があり、LPE法で
はメルトバックによって基板の清浄化を行なうことがで
きるが、MOCVD法ではメルトバック現象がないため
、表面汚染による影響はLPE法と比較して、非常に大
きいことが予想される。その他の原因としてはエツチン
グの種類によって、露出する結晶の面方位が異なり、あ
る面方位上への成長は欠陥を導入し易いことが考えられ
る。
〔発明の目的〕
本発明の目的は、化合物半導体結晶をエツチング加工し
た表面にMOCVD法やMBE法等によって結晶成長を
行なう場合に結晶欠陥の導入されない結晶層を形成する
ことができ、作製した素子の性能や信頼性の向上をはか
り得る化合物半導体装置の製造方法を提供することにあ
る。
(発明の概要) 本発明の骨子は、八λを含む化合物半導体結晶をエツチ
ングする際に、硫酸、過酸化水素及び水を混合してなる
エツチング液を用い、これらの体積比を選択して、前述
した結晶欠陥の導入を防止することにある。
即ち本発明は、化合物半導体基板上に少なくともA2を
含む第1の化合物半導体結晶層を成長したのち、硫酸、
過酸化水素及び水からなるエツチング液を用いて上記化
合物半導体結晶層の一部をエツチングし、しかるのち第
1の化合物単導体結晶上に気相成長法若しくは分子線エ
ピタキシー法により第2の化合物半導体結晶層を成長す
る化合物半導体装置の製造方法において、前記エツチン
グ液としてのlii!を酸(x)、過酸化水素(y)及
び水(Z)の体積比を X/V≧2.X/Z≧2 の範囲に設定するようにした方法である。
ここで、上記体積比の限定理由は次の通りである。即ち
、X/V<2であると、エツチング面が荒れる。同様に
、X/Z<2であってもエツチング面が荒れる。そして
、エツチング面が荒れると、その上に成長する層の結晶
欠陥発生を招くのである。また、X/’l/或いはX/
Zが大き過ぎると、エツチングレートが極端に低下する
ので実用的でない。より望ましい条件、つまりエツチン
グ面の荒れを確実に防止し、且つエツチングレートも十
分の範囲としては5≦x/y≦10.5≦x/z≦10
の範囲であった。
上記体積比(5≦X/Y≦10,5≦x/z≦10)で
混合されたエツチング溶液は、例えばGaAs、GaA
λASのエツチングレートが約0.3〜2.5[μm/
n+in )でエツチングの深さを精度良くコントロー
ルするのに適しており、またアンダーカット量や面方位
は、GaAS。
GaAffiASで殆ど変化しないものであった。
〔発明の効果〕
本発明によれば、Al1を含む化合物半導体結晶層をエ
ツチングした表面に、MOCVD法やMB2法等で結晶
欠陥のない化合物半導体結晶層を容易に成長させること
ができる。このため、作製した素子の性能や信頼性の著
しい向上をはかり得る。また、ウェハ内の素子の歩留り
も大幅に向上するため、生産性がより高められる。
なお、本発明方法を用いて前記第2図の素子を作製しそ
のEL像を観察したところ、参考写真1に示す如<DR
は全く見られず、結晶欠陥が導入されていないことが判
る。さらに、この素子の電流−光出力特性を調べたとこ
ろ、第5図に示す通りであった。発振しきい値は略揃っ
ており、キンクのない直線性の高い特性が得られている
のが判る。
〔発明の実施例〕 第1図(a)〜(C)は、本発明の一実施例に係わる半
導体レーザの製造工程を示す断面図である。まず、第1
図(a)に示す如く、面方位(100)のN−GaAS
M板11(SiドープlXl0” ” tya−” )
上に、厚さ1.5[μ7FL]ノN −G ao、ss
 Ag3,35 A sクラッド1112(Seドープ
1X10”cig”)、厚さ0.08 [μm]のアン
ドープG aO092A no、os A s活性層1
3、厚さ1.5 [μm]のP −G a (1,65
A 2 o、35 A Sクラッド層14(Znドープ
7X10”011”)及び厚さ1rμm]のN−GaA
S電流阻止層(異種層) 15 (Seドープ5X10
”c!n’)を順次成長した。この第1回目の結晶成長
にはMOCVD法を用い、成長条件は基板温度750[
”C] 、V/l−20,*vU7Mス(H2)の流量
〜10 [!/min ] 、原料はトリメチルガリウ
ム(TMG: (CH)3 Ga)、 トリメチルアル
ミニウム(TMA: (CH3)3An)、アルシン(
ASH3)、 p−ドーパント:ジエチル亜鉛(DEZ
 : (C2H5)2 Zn)、n−ドーパント:セレ
ン化水素(H2’Se)で、成長速度は0、25 [μ
n/Win ] テアフt:、。ナオ、第1回目の結晶
成長では必ずしもMOCVD法を用いる必要はないが、
大面積で均一性の良い結晶成長が可能なMOCVD法を
用いることは量産化を考えた場合LPE法に比べて有利
である。
次に、第1(b)に示す如く、電流阻止1!115上に
フォトレジスト16を塗布し、該レジスト16に幅3[
μ7FL]のストライプ状窓を形成し、これをマスクと
して電流阻止層15.クラッド層14を途中までエツチ
ングして、ストライブ状の溝17を形成した。使用した
エツチング溶液はH2804(x)、8202  N/
)及びH2Oの混合液で、その体積比をX:y:Z−8
:1 :1、温度を20 [’C]とした。この体積比
におけるエツチングレートは2.4[μm/mtn ]
で50[860]のエツチングによってエツチングの底
面を、クラッドI!14内で、活性層3から0.5rμ
m]の位置にした。次いで、レジスト16を除去し表面
洗浄処理を施したのち、第2回目の結晶成長をMOCV
D法で行った。即ち、第1図(C)に示す如く全面に厚
さ0.03 [μm]のP −G ao、6  A 1
゜、2  A S第1被覆層18.P−G a□、65
 A Qo、35 A s第2被覆層19及びP−Ga
AS:lンタクト1I(Znドープ5X10”C4)2
0を成長形成した。これ以降は、通常の電極材は工程に
よりコンタクト層20上に0r−Au電極層21を、基
板11の下面にALI−Ge電極1122を被着して、
第2図に示す如き構造を得た。
かくして得られた試料をへき開により共振器長25o[
μ7FL]のファプリペロー型レーザに切り出した素子
の特性は、第5図に示す如く、しきい値電流35[7F
LA]と低く、微分・量子効率も50[%コと良好であ
った。また、出力12[mW]以上までキンクのない線
形性の良い電流−光出力特性が均一性良(得られた。
この、ように本実施例方法によれば、電流阻止層15及
びクラッドIl!114からなるAl1を含む第1の化
合物半導体結晶層をエツチングする際に、硫!(x)、
過酸化水素(y)及び水(2)を体積比x:y:z−s
:’l:1で混合したエツチング溶液を用いているので
、第1の化合物半導体結晶層のエツチング面の荒れを招
(ことなく、該結晶層を制御性良くエツチングすること
ができる。このため、エツチング後に形成する第1.第
2被覆li!118.19及びコンタクト1li2oか
らなる第2の化合物半導体結晶層に、結晶欠陥等が発生
するのを確実に防止することができる。従って、作製さ
れる半導体レーザの素子特性及び信頼性の向上をはかり
得る。
第3図(a)〜(C)は、他の実施例に係わる埋込み構
造半導体レーザの製造工程を示す断面図である。まず、
第3図(a)に示す如く、N−(3aAS基板31上に
N −G ao、ss A ff1o、3s A Sク
ラッド層32 、 G ao、9z A J20.08
 A s活性層33、P−Gao、ssAλ0.35 
A sクラッド1134及びP−GaAsコンタクト層
40を第1図(a)と同様の方法で成長形成する。次い
で、第2図(1))に示す如く、コンタクト[t40上
に5i021BI36を形成しこれを幅10〔μ7FL
]程度のストライブ状に成形し、SiO2膜36をマス
クとして、第1図(b)で説明したと同様のエツチング
溶液と条件を用いて、メサ37を形成する。次いで、第
2因(c)に示す如く、SiO2膜 36をマスクとし
てMOCVD法を用いアンドープG a 0065 A
g3,35 A s埋込み層38を成長形成する。埋込
み1138は106 [Ω3]程度の高抵抗率を持ち、
電流阻止層として働く。また、SiO2膜36上には多
結晶状の成長となり選択エツチングにより容易に除去で
きる。これ以降は、通常の電極プロセスにより電極層4
1.42を形成することによって第4図に示す如き構造
が得られる。
かくして作製される半導体レーザにあっても、エツチン
グ後に形成する埋込み層38からなる第2の化合物半導
体結晶層に結晶欠陥が発生することはなく、従って先の
実施例方法と同様の効果が得られる。
なお、本発明は上述した各実施例に限定されるものでは
ない。例えば、前記第1の化合物半導体結晶層のエツチ
ングに用いるエツチング溶液の体積比は、硫酸(x)2
過酸化水素(y):水(Z)−8:1:1に何等限定さ
れるものではなく、x/y≧2.x/z≧2の範囲で適
宜選択すればよい。さらに、第2回目の結晶成長を、行
なう前のエツチングが上記のエツチング溶液で行われて
いればその前段階では、他のエツチング溶液でエツチン
グしても構わない。即ち、前記第1図(b)のストライ
ブ溝17の形成時に、まずリン酸系のエツチング溶液で
エツチングした後に、上記体積比のエツチング溶液で所
定の深さまでエツチングを行うようにしてもよい。また
、第1の化合物半導体結晶層の構成材料はGaARAS
に限るものでなく、Affiを含む化合物半導体であれ
ばよい。
例えば、Aj2Ga I nPやAffiGaZnP等
にも適用される。さらに、エツチング後の結晶成長法と
してはMOCVD法の代りにMBE法を用いることも可
能である。
また、半導体装置としては、半導体レーザに限らず発光
ダイオード、電界効果トランジスタ、これらの集積回路
等の製造工程としても適用できる。
その他、本発明の要旨を逸脱しない範囲で、種々変形し
て実施することができる。
【図面の簡単な説明】
第1図(a)〜(C)は、本発明の一実施例に係わる半
導体レーザの製造工程を示す断面図、第2図は上記工程
により製作された半導体レーザの概略構造を示す断面図
、第3図(a)〜(C)は他の実施例に係わる埋込み構
造半導体レーザの製造工程を示す断面図、第4図は第3
図の工程によって製作された半導体レーザの概略構造を
示す断面図、第5図及び第6図は本発明の詳細な説明す
るためのもので第5図は本発明方法により作製したレー
ザの電流−光出力特性を示す模式図、第6図は従来の製
造方法により作製したレーザの電流−光出力特性を示す
模式図である。 11.31・N−GaASI板、12.32・・・N−
G a□’、65 A 420,35 A Sクラッド
層、13゜33 ・G aO,92A ffi□、og
 A s活性層、14.34・・・P−Ga   Al
。、35 A Sクラッド層、15・・・0.65 N−GaA′S電流阻止層(異種層)、16・・・フォ
トレジスト、17・・・ストライブ状溝、18・・・P
−Ga  Aλo、2 AS第1被覆層、19−P −
0,8 Ga   A+2o、3sAs第2被覆層、20.、4
0 ・・・0.65 P−GaAsコンタクト層、21.22.41゜42・
・・金層電極層、36・・・5iO211,38・・・
GaQ、65 A j2o、35 A s埋込み層。 
 −出願人代理人 弁理士 鈴江武彦 第1図 第2図 ガ 第4図 ム1

Claims (2)

    【特許請求の範囲】
  1. (1)少なくともAlを含む第1の化合物半導体結晶の
    一部分を、硫酸(x)、過酸化水素(y)及び水(z)
    を体積比x/y≧2、x/z≧2の範囲で混合した溶液
    をエッチング液として選択エッチングする工程と、該工
    程により一部エッチングされた第1の化合物半導体結晶
    上に気相成長法若しくは分子線エピタキシー法により第
    2の化合物半導体結晶をエピタキシャル成長する工程と
    を含むことを特徴とする化合物半導体装置の製造方法。
  2. (2)前記エッチング液中の硫酸、過酸化水素及び水の
    体積比を 5≦x/y≦10.5≦x/z≦10 の範囲に設定したことを特徴とする特許請求の範囲第1
    項記載の化合物半導体装置の製造方法。(3)前記第2
    の化合物半導体結晶を成長するための気相成長法として
    、MOCVD法を用いたことを特徴とする特許請求の範
    囲第1項記載の化合物半導体装置の製造方法。
JP59181030A 1984-08-30 1984-08-30 化合物半導体装置の製造方法 Expired - Lifetime JPH07111967B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59181030A JPH07111967B2 (ja) 1984-08-30 1984-08-30 化合物半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59181030A JPH07111967B2 (ja) 1984-08-30 1984-08-30 化合物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6159736A true JPS6159736A (ja) 1986-03-27
JPH07111967B2 JPH07111967B2 (ja) 1995-11-29

Family

ID=16093538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59181030A Expired - Lifetime JPH07111967B2 (ja) 1984-08-30 1984-08-30 化合物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH07111967B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0370128U (ja) * 1989-11-08 1991-07-12

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS522278A (en) * 1975-06-24 1977-01-08 Hitachi Ltd Device of bonding nail head of wire

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS522278A (en) * 1975-06-24 1977-01-08 Hitachi Ltd Device of bonding nail head of wire

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0370128U (ja) * 1989-11-08 1991-07-12

Also Published As

Publication number Publication date
JPH07111967B2 (ja) 1995-11-29

Similar Documents

Publication Publication Date Title
US6320209B1 (en) Epitaxial lateral overgrowth of gallium nitride based semiconductive oxide selective growth mask and method for fabricating the same
KR20000035610A (ko) 반도체 박막, 반도체 소자와 반도체 장치, 및 이들의 제조방법
US5966396A (en) Gallium nitride-based compound semiconductor laser and method of manufacturing the same
JPS59129486A (ja) 半導体レーザ装置の製造方法
JPS6343387A (ja) 半導体レ−ザ装置及びその製造方法
JP3982985B2 (ja) 半導体レーザ素子の製造方法
JPS63166285A (ja) 半導体発光装置の製造方法
JPS62200785A (ja) 半導体レ−ザ装置及びその製造方法
US6855571B1 (en) Method of producing GaN-based semiconductor laser device and semiconductor substrate used therefor
KR970011146B1 (ko) 반도체 레이저 다이오드 제조방법
JPS5810875B2 (ja) ハンドウタイハツコウソウチオヨビソノセイゾウホウホウ
JPS6159736A (ja) 化合物半導体装置の製造方法
JPH0548215A (ja) 半導体レーザダイオードおよびその製造方法
JPS6349396B2 (ja)
JPS603178A (ja) 半導体レ−ザ装置
JPH06275908A (ja) 化合物半導体の微細構造形成方法
JPS6352479B2 (ja)
JP3298137B2 (ja) 面発光型半導体レーザの製造方法
JP2993167B2 (ja) 面発光半導体レーザの製造方法
JPH04356963A (ja) 半導体量子細線の製造方法
JP3030932B2 (ja) 半導体微細構造の製造方法
JP3783244B2 (ja) Iii−v族化合物半導体発光素子の製造方法
JPS61187388A (ja) 半導体レ−ザの製造方法
JPH05206565A (ja) 半導体レーザ素子
JPH0410683A (ja) 半導体レーザ装置の製造方法