JPS6159660B2 - - Google Patents
Info
- Publication number
- JPS6159660B2 JPS6159660B2 JP1979979A JP1979979A JPS6159660B2 JP S6159660 B2 JPS6159660 B2 JP S6159660B2 JP 1979979 A JP1979979 A JP 1979979A JP 1979979 A JP1979979 A JP 1979979A JP S6159660 B2 JPS6159660 B2 JP S6159660B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- wiring board
- main surface
- lead
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000463 material Substances 0.000 claims description 17
- 238000005219 brazing Methods 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 29
- 238000007747 plating Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 14
- 229910000679 solder Inorganic materials 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 230000017525 heat dissipation Effects 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 230000008646 thermal stress Effects 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000008188 pellet Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明は、例えば大電流で動作するバイポーラ
集積回路(IC)をそなえた高速論理回路等を構
成するのに好適なICモジユールに関し、特に集
積回路装置を可撓性リードボンデイングにより配
線基板上に並置すると共に各々の集積回路装置の
背面側に放熱体を熱的に結合させることにより、
実装密度及び放熱効果を共に向上させうるように
したものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an IC module suitable for configuring, for example, a high-speed logic circuit equipped with a bipolar integrated circuit (IC) that operates with a large current, and in particular, the present invention relates to an IC module that is suitable for configuring a high-speed logic circuit etc. equipped with a bipolar integrated circuit (IC) that operates with a large current. By arranging them side by side on the wiring board by bonding and thermally bonding a heat sink to the back side of each integrated circuit device,
This makes it possible to improve both the packaging density and the heat dissipation effect.
従来、ICチツプからの放熱を考慮したICモジ
ユールとしては、アルミナセラミツクス製の厚膜
多層配線基板上に複数のバイポーラLSIチツプを
ダイボンドすると共にテープキヤリヤ技術により
各LSIチツプ上の電極を配線基板上の配線層に適
宜接続する構成にし、各LSIチツプの熱を配線基
板を介して放散させるようにしたものが提案され
ていた(例えば、日経エレクトロニクス誌、1977
年4月18日、第100頁〜第119頁参照)。 Conventionally, IC modules that take heat dissipation from IC chips into consideration have been made by die-bonding multiple bipolar LSI chips onto a thick-film multilayer wiring board made of alumina ceramics, and by using tape carrier technology to wire the electrodes on each LSI chip onto the wiring board. A structure was proposed in which the heat of each LSI chip was dissipated through the wiring board by appropriately connecting the layers (for example, Nikkei Electronics Magazine, 1977
(See April 18, 2015, pp. 100-119).
しかしながら、この種のICモジユールは、配
線基板が厚膜多層配線構造になつているため実装
密度をあまり高くできない欠点を有する。実装密
度を高めるためには、蒸着ないしエツチングプロ
セスを取り入れた薄膜多層配線構造を採用すれば
よいが、この場合には、層間絶縁膜の材料として
SiO2やAl2O3等の熱伝導性のよくない材料が用い
られるため、基板材料がアルミナセラミツクスで
あることを相俟つて各ICチツプからの熱放散が
十分期待できない不都合がある。 However, this type of IC module has the drawback that the wiring board has a thick film multilayer wiring structure, and therefore the packaging density cannot be increased very much. In order to increase the packaging density, it is possible to adopt a thin film multilayer wiring structure that incorporates a vapor deposition or etching process.
Since a material with poor thermal conductivity such as SiO 2 or Al 2 O 3 is used, there is a disadvantage that, together with the fact that the substrate material is alumina ceramics, sufficient heat dissipation from each IC chip cannot be expected.
従つて、本発明の目的は、実装密度の向上と放
熱の促進とを両立させうる新規なICモジユール
を提供することにある。 Therefore, an object of the present invention is to provide a novel IC module that can both improve packaging density and promote heat dissipation.
本発明によるICモジユールは、配線基板上に
可撓性リードを介してボンドした集積回路装置の
背面側に放熱体の一主面を熱的に結合させるよう
にしたことを特徴とするもので、以下、添付図面
に示す実施例について詳述する。 The IC module according to the present invention is characterized in that one main surface of the heat sink is thermally coupled to the back side of the integrated circuit device bonded to the wiring board via flexible leads, Hereinafter, embodiments shown in the accompanying drawings will be described in detail.
第1図は、本発明の一実施例によるICモジユ
ールを示すもので、1は大電流で動作する高速論
理用バイポーラLSIを含む複数のSi製のICチツ
プ、2はアルミナ質セラミツクスからなり、各
ICチツプ1が取付けられた多層配線基板、3は
放熱フイン3Aを有し、各ICチツプ1の背面に
ろう材を介して固着されたAl製の放熱体(ヒー
トシンク)、4は配線基板2及び放熱体3を相互
に固定し且つICチツプ1を基板2−放熱体3間
の空間に封止するためのフランジ、5は一端が
ICチツプ1上の電極に且つ他端が配線基板2上
の配線層にそれぞれボンドされた可撓性リード、
6は配線基板2の一方の主面に配設された配線層
の端子部を反対側の主面に導出すべく設けられた
端子ピン、7は放熱体3をフランジ4に固定する
ボルトである。 FIG. 1 shows an IC module according to an embodiment of the present invention, in which 1 is a plurality of Si IC chips including a high-speed logic bipolar LSI that operates with a large current, 2 is alumina ceramics, and each
A multilayer wiring board 3 has a heat radiation fin 3A, and a heat sink made of Al is fixed to the back surface of each IC chip 1 via a brazing material. 4 represents a wiring board 2 and A flange 5 has one end for fixing the heat sinks 3 to each other and sealing the IC chip 1 in the space between the substrate 2 and the heat sink 3.
flexible leads whose other ends are bonded to electrodes on the IC chip 1 and to wiring layers on the wiring board 2;
6 is a terminal pin provided to lead out the terminal portion of the wiring layer arranged on one main surface of the wiring board 2 to the opposite main surface; 7 is a bolt for fixing the heat sink 3 to the flange 4. .
各ICチツプ1は、放熱体3と配線基板2とを
相互に固定する以前の状態では、可撓性リード5
の延伸位置に対応して図中2点鎖線で示す位置に
存在しているが、放熱体3と配線基板2とをフラ
ンジ4で相互に固定した場合には、可撓性リード
5の屈撓のため2点鎖線の位置より配線基板2に
近い実線で示す位置にくると共に、可撓性リード
5のスプリングバツク圧力により放熱体3に押圧
されるようにして放熱体3に固着されるものであ
る。このため、各ICチツプ1の背面は放熱体3
の一面に密に熱的結合するようになり、良好な放
熱効果が得られる。この時、放熱体、ろう材およ
びICチツプ等がICチツプの動作時の発熱によつ
て熱膨張しても、可撓性リードが余分な熱応力を
吸収することとなるので、動作時におけるICチ
ツプのクラツク発生を低減することができるとと
もに、配線基板とICチツプ間の電気的接続不良
の発生を防止することができる。また、各ICチ
ツプ1と放熱体3とは単なる加圧接触の状態にお
くこともでき、そのようにした場合には、ろう材
等で固着した場合のように熱膨張係数の差に基づ
く熱応力でICチツプ1にクリツクが入るといつ
た事態を招くことが少なく、信頼性の点でも良好
な結果が得られる。その上、各ICチツプ1の背
面側から放熱させて各ICチツプ1を配線基板2
に密着させなくてよいようになつているため、配
線基板2としては、厚膜多層配線構造のみなら
ず、薄膜多層配線構造をも採用しうるようにな
り、実装密度の大幅な向上が可能になる。 Before the heat sink 3 and the wiring board 2 are fixed to each other, each IC chip 1 has a flexible lead 5.
The flexible lead 5 is located at the position indicated by the two-dot chain line in the figure, corresponding to the extending position of Therefore, it comes to the position shown by the solid line, which is closer to the wiring board 2 than the position of the two-dot chain line, and is fixed to the heat radiator 3 in such a way that it is pressed against the heat radiator 3 by the spring back pressure of the flexible lead 5. be. For this reason, the back of each IC chip 1 is connected to the heat sink 3.
It becomes tightly thermally coupled to one side of the surface, resulting in a good heat dissipation effect. At this time, even if the heat sink, brazing material, IC chip, etc. expand thermally due to the heat generated during operation of the IC chip, the flexible leads absorb the excess thermal stress. It is possible to reduce the occurrence of cracks in the chip, and also to prevent the occurrence of electrical connection defects between the wiring board and the IC chip. Moreover, each IC chip 1 and the heat sink 3 can be placed in a state of mere pressurized contact, and in such a case, heat generated due to the difference in coefficient of thermal expansion, as in the case where they are fixed with a brazing filler metal etc. Situations such as clicks in the IC chip 1 due to stress are less likely to occur, and good results can be obtained in terms of reliability. In addition, heat is radiated from the back side of each IC chip 1 to connect each IC chip 1 to the wiring board 2.
Since the wiring board 2 does not need to be in close contact with the wiring board 2, it is now possible to use not only a thick film multilayer wiring structure but also a thin film multilayer wiring structure, making it possible to significantly improve packaging density. Become.
次に、上記したICモジユールの各構成要素の
詳細を製法との関連で説明する。 Next, details of each component of the above-mentioned IC module will be explained in relation to the manufacturing method.
第2図及び第3図a〜dは、多層配線基板2に
取付けられるべきチツプ・アセンブリの製造過程
を示すものである。ここで、チツプ・アセンブリ
とはICチツプ1に可撓性リード5を図着したも
のをいう。まず第2図に示すように、送り孔Aが
形成されたポリイミド樹脂からなるフイルム9に
Cu箔を耐熱性接着材で貼付した後、そのCu箔を
ホトエツチングで加工することにより、「く」の
字状屈曲部を有する可撓性リード5に成形する。
次にポリイミド・フイルム9をホトエツチングで
加工して窓Bを形成し、リード支持部8に残すよ
うにする。この後、ボンダビリテイを良くするた
めに可撓性リード5に順次に無電解Niめつき及
び無電解Auめつきを施す。 2 and 3 a to 3 d show the manufacturing process of a chip assembly to be attached to the multilayer wiring board 2. FIG. Here, the chip assembly refers to an IC chip 1 with flexible leads 5 attached thereto. First, as shown in FIG. 2, a film 9 made of polyimide resin with feed holes A formed therein is
After pasting the Cu foil with a heat-resistant adhesive, the Cu foil is processed by photoetching to form a flexible lead 5 having a dogleg-shaped bent portion.
Next, the polyimide film 9 is processed by photoetching to form a window B, which remains in the lead support portion 8. Thereafter, electroless Ni plating and electroless Au plating are sequentially applied to the flexible lead 5 in order to improve bondability.
一方、ICチツプ1は、通常の方法にしたがつ
てSiウエハにLSI構成用の各種の回路素子を形成
し、Al等の金属でそれら回路素子間に所要の配
線を形成した後、ウエハ状態のままインナー・リ
ード・ボンデイングのための電極形成処理を施
し、しかる後ウエハを複数のペレツトにダイシン
グで分割することによつて得られる。ここで、イ
ンナー・リード・ボンデイングのための電極形成
処理としては、Al配線処理を終了したSiウエハ上
に全面的にSiO2をスパツタリングで被着し、こ
のSiO2層にホトエツチングでコンタクト孔を設
けた後、Cr−Cu−Auをこの順序でマスク蒸着し
てから、このCr−Cu−Au積層電極部に重ねてそ
れよりやや大きな面積で半田をマスク蒸着する。
つづいて、ウエハ裏面にはAuを蒸着する。そし
て、ウエハ上面の半田電極部を加熱溶融させて半
球状に成形する。この後、通常のウエハ検査、ダ
イシング、ペレツト選別の各工程を経てICチツ
プ1を完成させる。 On the other hand, IC chip 1 is manufactured by forming various circuit elements for LSI configuration on a Si wafer according to the usual method, and forming the required wiring between the circuit elements using metal such as Al. The wafer is obtained by subjecting the wafer to electrode formation processing for inner lead bonding, and then dividing the wafer into a plurality of pellets by dicing. Here, as the electrode formation process for inner lead bonding, SiO 2 is deposited by sputtering on the entire surface of the Si wafer that has undergone the Al wiring process, and contact holes are formed in this SiO 2 layer by photo-etching. After that, Cr--Cu--Au is deposited using a mask in this order, and then solder is deposited using a mask over the Cr--Cu--Au laminated electrode portion in a slightly larger area.
Next, Au is deposited on the backside of the wafer. Then, the solder electrode portion on the upper surface of the wafer is heated and melted to form a hemispherical shape. Thereafter, the IC chip 1 is completed through the usual steps of wafer inspection, dicing, and pellet sorting.
インナー・リード・ボンデイングは、第2図に
示すようなテープ9で担持されたリード5の内方
端に、上記した電極形成処理を経たICチツプ1
の半田電極を対応的にボンドする過程である。す
なわち、ICチツプ1はその上面を下にしてリー
ド・パターン上に載置され、各半田電極は対応す
るリード5の内方先端部に接触するように配置さ
れる。そして、このような配置状態において、ヒ
ータ・チツプで半田電極を加熱・溶融させた後、
固化させることによりインナー・リード・ボンデ
イングを完了する。この後は、リード5の外方端
にプロープを接触させて行なう通常の電気的特性
検査を経て、リード切断を行ない、第3図aに示
すようなチツプ・アセンブリを得る。第3図aに
おいて、8はポリイミド樹脂からなるリード支持
部、10はリード5とチツプ1とを接続する半田
電極層である。 Inner lead bonding involves attaching an IC chip 1 that has undergone the electrode formation process described above to the inner end of a lead 5 supported by a tape 9 as shown in FIG.
This is the process of correspondingly bonding the solder electrodes. That is, the IC chip 1 is placed on the lead pattern with its upper surface facing down, and each solder electrode is arranged so as to be in contact with the inner tip of the corresponding lead 5. In this arrangement, after heating and melting the solder electrode with a heater chip,
Inner lead bonding is completed by solidifying. Thereafter, a normal electrical characteristic test is carried out by contacting the outer end of the lead 5 with a probe, and then the lead is cut to obtain a chip assembly as shown in FIG. 3a. In FIG. 3a, 8 is a lead support portion made of polyimide resin, and 10 is a solder electrode layer connecting the leads 5 and the chip 1. In FIG.
次に、第3図bに示すように、凸状の下型LD
の上に第3図aのチツプ・アセンブリを載置し、
下型LDの凸部上のICチツプ1にはゴム等の柔軟
性ある物質SFを重ねる。そして、上型UD1で柔
軟物質SFを介してICチツプ1をおさえると同時
に上型UD2でリード5の外方端部を下型LDに押
付けることによつて図示のように内方端近傍及び
外方端近傍にそれぞれ互いに逆向きの直角状屈曲
部を形成する。この場合、高密度実装を実現する
ためには、できるだけ直角に近い角度でリード5
を折り曲げ成形するのがよい。このような成形処
理により第3図cに示すようなチツプ・アセンブ
リが得られる。 Next, as shown in Fig. 3b, the convex lower mold LD
Place the chip assembly of FIG. 3a on top of the
A flexible material SF such as rubber is layered on the IC chip 1 on the convex portion of the lower mold LD. Then, the upper mold UD 1 presses the IC chip 1 through the soft material SF, and at the same time, the upper mold UD 2 presses the outer ends of the leads 5 against the lower mold LD, thereby pressing the inner ends as shown in the figure. Right-angled bent portions opposite to each other are formed near the outer end and near the outer end. In this case, in order to achieve high-density mounting, the leads should be placed at an angle as close to a right angle as possible.
It is best to bend and shape. Such a molding process results in a chip assembly as shown in FIG. 3c.
この後は、ポリイミド樹脂からなるリード支持
部8を適当な化学エツチング等の手段で除去し、
第3図dに示すようなチツプ・アセンブリを得
る。なお、このリード支持部8の除去処理は、後
述のアウター・リード・ボンデイングの後に行な
うのが好ましく、そうすることによつて取扱い中
に生じうるリード5の屈曲を最小限にすることが
できる。 After this, the lead support portion 8 made of polyimide resin is removed by appropriate chemical etching or the like.
A chip assembly as shown in FIG. 3d is obtained. Note that this removal process of the lead support portion 8 is preferably performed after outer lead bonding, which will be described later, so that bending of the lead 5 that may occur during handling can be minimized.
第4図a及びb並びに第5図は、上記したよう
にして構成されたチツプ・アセンブリを多層配線
基板2に取付ける過程を示すものであり、この取
付けはアウター・リード・ボンデイングによつて
達成される。すなわち、配線基板2上の配線層1
1上に半田等のろう材を介してリード5の外方端
を重ね、その状態でヒーター・チツプを用いてろ
う材を加熱・溶融させた後、固化させることによ
りアウター・リード・ボンデイングを行ない、チ
ツプ・アセンブリの配線基板2への取付けを完了
することができる。 4a and 4b and FIG. 5 show the process of attaching the chip assembly configured as described above to the multilayer wiring board 2, and this attachment is accomplished by outer lead bonding. Ru. That is, the wiring layer 1 on the wiring board 2
Outer lead bonding is performed by overlapping the outer end of lead 5 on top of lead 1 through a brazing material such as solder, heating and melting the brazing material using a heater chip, and then solidifying it. , the attachment of the chip assembly to the wiring board 2 can be completed.
第6図乃至第8図は、上記チツプ・アセンブリ
において使用可能な種々の形状の可撓性リードを
示すものであり、これらのリードは、必要とする
スプリングバツク圧力を得るために前述のリード
5に代えて適宜使用することができる。第6図の
リード5aは「く」の字状屈曲部においてそれ以
外の部分におけるより幅を狭くしたもので、これ
により前述のリード5に比べてリード5aの伸縮
を一層容易にさせることができる。また、第7図
のリード5bもチツプ側根元部、中央屈曲部及び
基板側根元部にそれぞれ切欠部P,Q及びRを設
けて伸縮を一層容易にさせるようにしたものであ
る。さらに、第8図に示したリード5dは、前述
のリード5,5a,5bがいずれもチツプ1の端
面にほぼ平行な平面内において屈曲を設けること
を基本にして伸縮性を得るようにしていたのに対
し、チツプ1の端面にほぼ直交する平面内におい
て屈曲を設けて伸縮性を得るようにしたものであ
る。リード5cは屈曲を階段状に形成したもので
あるが、破線5dに示すように突起状に形成する
など適宜変形しうることは勿論である。 FIGS. 6-8 illustrate various shapes of flexible leads that can be used in the tip assembly described above, and which can be used in combination with the lead 5 described above to obtain the required springback pressure. It can be used as appropriate instead. The lead 5a in FIG. 6 has a width narrower at the dogleg-shaped bent portion than at other parts, and this allows the lead 5a to expand and contract more easily than the lead 5 described above. . Further, the lead 5b shown in FIG. 7 is also provided with notches P, Q, and R at the chip side root portion, central bent portion, and substrate side root portion, respectively, to facilitate expansion and contraction. Furthermore, the leads 5d shown in FIG. 8 have elasticity based on the fact that the aforementioned leads 5, 5a, and 5b are all bent in a plane substantially parallel to the end surface of the chip 1. On the other hand, the chip 1 is bent in a plane substantially perpendicular to the end face thereof to obtain elasticity. Although the lead 5c is bent in a step-like shape, it goes without saying that it can be modified as appropriate, such as in a protruding shape as shown by the broken line 5d.
ここで、多層配線基板2の具体例を説明する。
配線基板2の材料としては、例えばSiO2ガラ
ス、ポリイミド樹脂、フツ素樹脂、アルミナ質セ
ラミツクス等を適宜採用できるが、一例としてア
ルミナ質セラミツクスを用いた場合を以下説明す
る。アルミナ粉末及び副原料粉末をバインダと共
に混合して泥漿となし、次いでシート状にキヤス
トし、乾燥し、加工基材(グリーン・シート)を
作る。この加工基材の上にパワー・ライン、グラ
ンド・ライン、信号ライン等の配線層を多重印刷
方式(厚膜多層方式)又は積層方式(薄膜多層方
式)で形成し、スルーホールも併せ形成する。こ
こで、メタライズ・ペーストは、耐熱金属、例え
ばW又はMoの単層、W及びMoをこの順序で積層
したもの、あるいはMo及びMnをこの順序で積層
したもの等を使用する。次に、加工基材を仕上げ
切断した後、焼成し、一体化した後、表面メタラ
イズ層にNiめつきを施す。 Here, a specific example of the multilayer wiring board 2 will be explained.
As the material of the wiring board 2, for example, SiO 2 glass, polyimide resin, fluororesin, alumina ceramics, etc. can be suitably employed, and as an example, a case where alumina ceramics is used will be described below. Alumina powder and auxiliary raw material powder are mixed with a binder to form a slurry, which is then cast into a sheet and dried to produce a processed base material (green sheet). Wiring layers such as power lines, ground lines, and signal lines are formed on this processed base material by a multiple printing method (thick film multilayer method) or a lamination method (thin film multilayer method), and through holes are also formed. Here, the metallization paste used is a heat-resistant metal such as a single layer of W or Mo, a layer of W and Mo laminated in this order, or a layer of Mo and Mn laminated in this order. Next, after finishing cutting the processed base material, it is fired and integrated, and then Ni plating is applied to the surface metallized layer.
次に、第9図に示すように、フランジ4及び端
子ピン6を銀ろう付け等の方法により取付ける。
第9図では、Ag−Cu共晶銀ろうからなるろう材
層12で配線基板2の裏面のメタライズ層11A
とフランジ4とを結合している。つづいて、フラ
ンジ4及びピン6を取付けた配線基板2の露出し
た金属面全体に無電解Niめつき及び無電解Auめ
つきをこの順序で施し、半田付け性を確保する。
この後、フランジ4にのみ通電して電気的にAu
めつきを施し、Auめつき層14を形成する。こ
のAuめつき層14はフランジ4と放熱体3とを
封着する際に良好な接着性を得るためのものであ
る。 Next, as shown in FIG. 9, the flange 4 and terminal pin 6 are attached by silver brazing or the like.
In FIG. 9, a metallized layer 11A on the back side of the wiring board 2 is formed by a brazing material layer 12 made of Ag-Cu eutectic silver solder.
and the flange 4. Next, electroless Ni plating and electroless Au plating are applied in this order to the entire exposed metal surface of the wiring board 2 to which the flange 4 and pin 6 are attached to ensure solderability.
After this, only flange 4 is energized to electrically Au.
Plating is applied to form an Au plating layer 14. This Au plating layer 14 is for obtaining good adhesion when sealing the flange 4 and the heat sink 3 together.
この後、配線基板2の表面側の配線層11のボ
ンド予定部に半田をマスク蒸着してから、その上
にリード5を対応的に配置し、前述のアウター・
リード・ボンデイングを実施する。これは、具体
的には、インナー・リード・ボンデイングの場合
と同様にヒーター・チツプでボンデイング部をお
さえつけ、基板側の半田を溶融させることにより
達成される。この場合、先に実施したインナー・
リード・ボンデイング部の半田が再溶融しないよ
う工夫する必要があるが、このための1つの解決
策は、アウター・リード・ボンデイング部に使用
する半田材料としてインナー・リード・ボンデイ
ング部に使用する半田材料より融点が低いものを
選定することである。 After that, solder is deposited with a mask on the bonding portion of the wiring layer 11 on the front side of the wiring board 2, and then the leads 5 are placed correspondingly thereon, and the aforementioned outer
Conduct lead bonding. Specifically, this is achieved by holding down the bonding portion with a heater chip and melting the solder on the substrate side, as in the case of inner lead bonding. In this case, the inner
It is necessary to take measures to prevent the solder in the lead bonding area from remelting, and one solution to this is to change the solder material used in the inner lead bonding area to the solder material used in the outer lead bonding area. The key is to select one with a lower melting point.
ところで、第9図において、放熱体3は、
Al,Cu,Mo等の熱伝導性のよい材料で構成され
るが、一例としてAlで構成した場合には、その
全面にNiめつきを施した後、ICチツプ1との接
合面以外の面に切削加工により放熱フイン3Aを
形成する。そして、この切削加工により露出した
Al面を陽極酸化して耐蝕性をもたせるようにす
る。この後、熱応力を緩和し且つ封止性をよくす
るために、放熱体3のICチツプ1との接合面に
Inめつきなどにより軟金属層15を形成する。こ
のときの状態を拡大して示したのが第10図であ
つて、同図において、17は軟金属層15の下の
Niめつき層、20はICチツプ1の裏面のAu蒸着
層をそれぞれ示している。なお、Inめつきの代り
に、Sn,Pb,Bi等の軟金属めつきを用いること
もできる。また、放熱体3には、この後必要に応
じてボルト7を係合させるべきねじ孔を設ける。 By the way, in FIG. 9, the heat sink 3 is
It is made of materials with good thermal conductivity such as Al, Cu, and Mo. For example, when it is made of Al, after Ni plating is applied to the entire surface, the surface other than the bonding surface with IC chip 1 is Heat dissipation fins 3A are formed by cutting. Then, this cutting process exposed the
The Al surface is anodized to provide corrosion resistance. After this, in order to relieve thermal stress and improve sealing performance,
A soft metal layer 15 is formed by In plating or the like. FIG. 10 shows an enlarged view of the state at this time, and in the same figure, 17 is below the soft metal layer 15.
The Ni plating layer and 20 indicate the Au vapor deposited layer on the back side of the IC chip 1, respectively. Note that instead of In plating, soft metal plating such as Sn, Pb, Bi, etc. can also be used. Further, the heat sink 3 is provided with a screw hole into which a bolt 7 is to be engaged later if necessary.
放熱体3を配線基板2に固定するにあたつて
は、ボルト7を用いてフランジ4に放熱体3を取
付ける。ここで、フランジ4には前もつて直径
0.2〜2mm程度の小孔を設けておくものとする。
ボルト7を締付けるにつれて、ICチツプ1は2
点鎖線で示す初期位置から矢印に示す方向に実線
の位置へ移動する。これはリード5が可撓性又は
伸縮性を有するために可能となるものである。次
に、モジユール全体を約160℃に加熱すると、In
からなる軟金属層15とAuめつき層14とは互
いに溶融しあつてIn−Au接合部13を形成し、
この部分が気密的に封止される。これと同時にチ
ツプ裏面のAu蒸着層20も放熱体3のIn層15
と共に溶融し、そこに強固な接合を形成する。こ
の後、先にフランジ4に設けておいた小孔を介し
て配線基板2と放熱体3との間の空間の空気を乾
燥空気に置換し、しかる後その小孔を半田付け等
の方法で封止し、ICモジユールを完成させる。
なお、このようにして完成したICモジユールを
修理する場合は、全体を約160℃に加熱すると共
にボルト7をはずすことにより接合部13におい
てフランジ4から放熱体3を分離させると共にチ
ツプ−放熱体間のIn−Au接合を解除させるよう
にすればよく、このようにすることによつてIC
チツプ1又はリード5が損傷を受けることは殆ど
ない。特にリード5は、160℃近辺の温度で溶融
しないPb−Sn系半田を用いてICチツプ1ないし
配線基板2にボンドしておくことにより修理の際
の加熱によつてはずれたり、ずれたりしないよう
にすることができるものである。 When fixing the heat sink 3 to the wiring board 2, the heat sink 3 is attached to the flange 4 using bolts 7. Here, flange 4 has a front diameter
A small hole of approximately 0.2 to 2 mm shall be provided.
As the bolt 7 is tightened, the IC chip 1
Move from the initial position indicated by the dotted chain line to the position indicated by the solid line in the direction indicated by the arrow. This is possible because the lead 5 is flexible or stretchable. Then, heating the whole module to about 160℃, In
The soft metal layer 15 and the Au plating layer 14 are melted together to form an In-Au joint 13,
This part is hermetically sealed. At the same time, the Au evaporated layer 20 on the back side of the chip also changes to the In layer 15 of the heat sink 3.
It melts together and forms a strong bond there. After this, the air in the space between the wiring board 2 and the heat sink 3 is replaced with dry air through the small hole previously provided in the flange 4, and then the small hole is closed by soldering or other methods. Seal and complete the IC module.
In addition, when repairing the IC module completed in this way, heat the entire unit to approximately 160°C and remove the bolts 7 to separate the heat sink 3 from the flange 4 at the joint 13, and also to separate the chip-heat sink between the chip and the heat sink. All you have to do is release the In-Au junction of the IC.
It is unlikely that the chip 1 or the leads 5 will be damaged. In particular, the leads 5 are bonded to the IC chip 1 or wiring board 2 using Pb-Sn solder that does not melt at temperatures around 160°C to prevent them from coming off or shifting due to heating during repairs. It is something that can be done.
第11図は、チツプ−放熱体接合構造の他の例
を示すものであり、この構造はICチツプ1の寸
法が大きく、放熱体3とICチツプ1との熱膨張
係数差による熱応力でICチツプ1にクラツクが
入るのを防止するのに好適なものである。すなわ
ち、Al製の放熱体3とICチツプ1との間に、Si
と熱膨張係数が近似したMo板16を適当な軟金
属層15を介して配置し、それによつて熱応力を
緩和するようにしたものであり、その接合部の詳
細は第12図に示すようになつている。第12図
において、第10図におけると同様な部分には同
様な符号を付して示し、17a,17bはMo板
16の両面に被着したNiめつき層、18a,1
8bはNiめつき層17a,17b上にそれぞれ
被着したAuめつき層、19a,19bはAuめつ
き層18a,18b上に被着したIn等の軟金属め
つき層をそれぞれ示す。このような構成にすれ
ば、第10図の場合と同様な作用効果が得られる
他に、Mo板16を介挿したことにより熱応力が
緩和されてICチツプ1のクラツク発生が防止さ
れるという作用効果が得られるものである。 FIG. 11 shows another example of a chip-heat sink bonding structure. In this structure, the IC chip 1 is large in size, and the IC chip is affected by thermal stress due to the difference in thermal expansion coefficient between the heat sink 3 and the IC chip 1. This is suitable for preventing cracks from entering the chip 1. In other words, there is a Si layer between the Al heat sink 3 and the IC chip 1.
A Mo plate 16 having a coefficient of thermal expansion similar to that of 1 is placed through a suitable soft metal layer 15 to relieve thermal stress, and the details of the joint are shown in Fig. 12. It's getting old. In FIG. 12, the same parts as in FIG.
Reference numeral 8b indicates an Au plating layer deposited on the Ni plating layers 17a and 17b, respectively, and 19a and 19b indicate soft metal plating layers such as In or the like deposited on the Au plating layers 18a and 18b, respectively. With such a configuration, in addition to obtaining the same effects as in the case of FIG. 10, insertion of the Mo plate 16 alleviates thermal stress and prevents the occurrence of cracks in the IC chip 1. It is something that provides action and effect.
なお、第11図の例では、各ICチツプ1毎に
別々にMo板16を配置したが、これはMo板16
とAl製放熱体3との接合部に気泡が入るのを最
小限におさえるためにしたものであつて、適当な
脱気法を用いることを前提にすれば、放熱体3の
チツプ1に対向した面全体に1枚のMo板を配置
することも可能である。 Note that in the example of FIG. 11, the Mo board 16 is arranged separately for each IC chip 1;
This was done to minimize the entry of air bubbles into the joint between the aluminum heat sink 3 and the heat sink 3, and assuming that an appropriate degassing method is used, it is possible to It is also possible to place one Mo board over the entire surface.
また、上記実施例では、放熱体3に各ICチツ
プ1の裏面をろう材を介して接合させて密な熱的
結合が得られるようにしたが、熱的結合度を多少
犠性にすることが許される場合には放熱体3に各
ICチツプ1を単に加圧接触させるだけでもよ
く、この場合には熱応力によるチツプ・クラツク
の発生は殆どなくすことができる。 In addition, in the above embodiment, the back surface of each IC chip 1 is bonded to the heat sink 3 via a brazing material to obtain a tight thermal bond, but the degree of thermal bonding may be sacrificed to some extent. If this is allowed, each
It is sufficient to simply bring the IC chips 1 into contact with each other under pressure, and in this case, the occurrence of chip cracks due to thermal stress can be almost eliminated.
さらに、放熱体としては、放熱フインを形成し
た前述のものの他に種々のものを使用できる。例
えば第13図に示すようなラジエータ構造のもの
は特に大電力用のICモジユールに好適である。
すなわち、第13図の放熱体30は、その本体内
の流路31に入口32から液体冷媒を注入して流
通させ、出口33から流出させるようにしたもの
で、その冷却・放熱作用は前述の放熱体3よりは
るかに大きいものである。 Further, as the heat radiating body, various kinds of heat radiating bodies can be used in addition to the above-mentioned heat radiating body formed with heat radiating fins. For example, a radiator structure as shown in FIG. 13 is particularly suitable for a high-power IC module.
That is, the heat dissipating body 30 shown in FIG. 13 has a liquid refrigerant injected into a channel 31 in its main body from an inlet 32 and flowing therethrough, and flowing out from an outlet 33, and its cooling and heat dissipation effects are as described above. It is much larger than the heat sink 3.
第1図は、本発明の一実施例によるICモジユ
ールの概略断面図、第2図及び第3図a〜dは、
上記ICモジユールに用いられるチツプ・アセン
ブリの製造過程を示すもので、第2図が上面図、
第3図a〜dが断面図、第4図a及びb並びに第
5図は、上記チツプ・アセンブリの配線基板への
取付構造を示すそれぞれ断面図及び側面図並びに
斜視図、第6図、第7図及び第8図は、上記チツ
プ・アセンブリにおいて使用可能な種々の形状の
可撓性リードを示すもので、第6図及び第7図が
側面図、第8図が断面図、第9図は、上記ICモ
ジユールにおける放熱体の取付構造を示す断面
図、第10図は、第9図の構造におけるチツプ−
放熱体接合部の詳細を示す断面図、第11図は、
チツプ−放熱体接合構造の他の例を示す断面図、
第12図は、第11図の接合構造の詳細を示す断
面図、第13図は、放熱体の他の例を示す断面図
である。
1……ICチツプ、2……配線基板、3……放
熱体、4……固定・封止用フランジ、5……可撓
性リード、6……端子ピン。
FIG. 1 is a schematic sectional view of an IC module according to an embodiment of the present invention, and FIGS. 2 and 3 a to 3d are
It shows the manufacturing process of the chip assembly used in the above IC module, and Figure 2 is a top view;
3a to 3d are sectional views, FIGS. 4a and 4b, and 5 are sectional views, side views, and perspective views, respectively, showing the mounting structure of the chip assembly to the wiring board, and FIGS. 7 and 8 show various shapes of flexible leads that can be used in the above-mentioned chip assembly. FIGS. 6 and 7 are side views, FIG. 8 is a sectional view, and FIG. 9 is a side view. 10 is a cross-sectional view showing the mounting structure of the heat sink in the above IC module, and FIG. 10 is a chip in the structure shown in FIG. 9.
A cross-sectional view showing the details of the heat sink joint part, FIG.
A sectional view showing another example of the chip-radiator joint structure,
FIG. 12 is a sectional view showing details of the joining structure shown in FIG. 11, and FIG. 13 is a sectional view showing another example of the heat sink. 1... IC chip, 2... Wiring board, 3... Heat sink, 4... Fixing/sealing flange, 5... Flexible lead, 6... Terminal pin.
Claims (1)
基板と、前記配線基板の主面に対向して、かつ前
記配線基板と一定の間隔をもつて配置された放熱
体と、前記配線基板と前記放熱体との間に配置さ
れて、前記配線基板の前記一方の主面に面する一
方の主面と前記放熱体に面する他方の主面とを有
する集積回路装置と、前記集積回路装置の前記一
方の主面にある複数の電極と対応する前記配線基
板の配線層との間を電気的接続するとともに、前
記集積回路装置の前記他方の主面が前記放熱体に
押圧するように弾力的に変形可能に形成された複
数のリードとをそなえたことを特徴とする集積回
路モジユール。 2 前記放熱体は前記集積回路装置の他方の主面
にろう材を介して接合されてなることを特徴とす
る特許請求の範囲第1項に記載された集積回路モ
ジユール。[Scope of Claims] 1. A wiring board having a desired wiring layer formed on one main surface, and a heat dissipating device disposed opposite to the main surface of the wiring board and at a constant distance from the wiring board. an integrated circuit disposed between the wiring board and the heat radiator, the integrated circuit having one main surface facing the one main surface of the wiring board and the other main surface facing the heat radiator. The device electrically connects a plurality of electrodes on the one main surface of the integrated circuit device to the corresponding wiring layer of the wiring board, and the other main surface of the integrated circuit device An integrated circuit module comprising a plurality of leads that are elastically deformable so as to be pressed against the body. 2. The integrated circuit module according to claim 1, wherein the heat radiator is bonded to the other main surface of the integrated circuit device via a brazing material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1979979A JPS55113351A (en) | 1979-02-23 | 1979-02-23 | Integrated circuit module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1979979A JPS55113351A (en) | 1979-02-23 | 1979-02-23 | Integrated circuit module |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55113351A JPS55113351A (en) | 1980-09-01 |
JPS6159660B2 true JPS6159660B2 (en) | 1986-12-17 |
Family
ID=12009387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1979979A Granted JPS55113351A (en) | 1979-02-23 | 1979-02-23 | Integrated circuit module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS55113351A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007158438A (en) * | 2005-11-30 | 2007-06-21 | Daihen Corp | Impedance converter |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57153457A (en) * | 1981-03-17 | 1982-09-22 | Nec Corp | Semiconductor mounting apparatus |
FR2580137A1 (en) * | 1985-04-05 | 1986-10-10 | Omron Tateisi Electronics Co | Assembly of electronic components |
JPS629640A (en) * | 1985-07-08 | 1987-01-17 | Nec Corp | Mounting structure of semiconductor parts |
US9554488B2 (en) * | 2014-04-18 | 2017-01-24 | Raytheon Company | Method to align surface mount packages for thermal enhancement |
CN113539995B (en) * | 2021-07-16 | 2024-04-12 | 威星国际半导体(深圳)有限公司 | High-thermal-conductivity silicon carbide device packaging structure and method |
-
1979
- 1979-02-23 JP JP1979979A patent/JPS55113351A/en active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007158438A (en) * | 2005-11-30 | 2007-06-21 | Daihen Corp | Impedance converter |
Also Published As
Publication number | Publication date |
---|---|
JPS55113351A (en) | 1980-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2548350B2 (en) | Heat dissipation interconnect tape used for tape self-bonding | |
US6900077B2 (en) | Methods of forming board-on-chip packages | |
US6479323B1 (en) | Method for attaching a lead frame to a heat spreader/heat slug structure | |
JPH07211832A (en) | Power radiating device and manufacture thereof | |
JP3367299B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
JPS59130449A (en) | Insulation type semiconductor element | |
JP2725448B2 (en) | Semiconductor device | |
JPH06204285A (en) | Semiconductor device and manufacture thereof | |
JPS6159660B2 (en) | ||
JP3139523B2 (en) | Radiation fin | |
JP3686047B2 (en) | Manufacturing method of semiconductor device | |
JP3314574B2 (en) | Method for manufacturing semiconductor device | |
JPH0974149A (en) | Small package and manufacture | |
JP3331146B2 (en) | Manufacturing method of BGA type semiconductor device | |
JPH08222670A (en) | Package for mounting semiconductor element | |
JPH05198708A (en) | Semiconductor integrated circuit device | |
JP7487798B2 (en) | Semiconductor device and method for manufacturing the same | |
JP4175339B2 (en) | Manufacturing method of semiconductor device | |
JPH0558569B2 (en) | ||
JPH11163229A (en) | Semiconductor device and manufacture thereof | |
JPH10200018A (en) | Semiconductor integrated circuit device and its manufacturing method | |
JPH03171744A (en) | Semiconductor device and manufacture thereof | |
JPH06342873A (en) | Manufacture of semiconductor device | |
JPH08139267A (en) | Multichip module | |
JPH05251602A (en) | Manufacture of hybrid ic |