JP3686047B2

JP3686047B2 - Manufacturing method of semiconductor device

Info

Publication number: JP3686047B2
Application number: JP2002094691A
Authority: JP
Inventors: 進柴田; 忠志犬塚
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2002-03-29
Filing date: 2002-03-29
Publication date: 2005-08-24
Anticipated expiration: 2015-09-04
Also published as: JP2002324873A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩのパッケージに係り、特に、ＬＳＩチップと略同じ大きさの半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来、この種のパッケージは、μ−ＢＧＡ、チップサイズパッケージ、ＣＳＰ等種々の名前で呼ばれ、また色々なタイプのチップサイズパッケージが開発されている。
【０００３】
このような、第２のチップサイズパッケージについては、例えば、実践講座「ＶＬＳＩパッケージング技術（下）」、日経ＢＰ社発行、１９９３年５月３１日１７４頁に記載されるものがあった。
【０００４】
図１１はかかる従来のチップサイズパッケージがセラミック基板に実装された全体断面図、図１２は図１１のＡ部拡大断面図である。
【０００５】
これらの図に示すように、ＬＳＩチップ１のアルミニューム電極２にＡｕのスタッドバンプ３が形成され、これが２層配線のセラミック基板５にフリップチップボンディングされている。
【０００６】
セラミック基板５の上配線層７と下配線層８はビアホール６でつながっている。このセラミック基板５とこのスタッドバンプ３とは、ＡｇＰｄペースト４で電気的につながり、このＡｇＰｄペースト４はこのセラミック基板５のビアホール６と電気的に接続されている。そのＬＳＩチップ１とこのセラミック基板５とは両者間に注入された封止樹脂９で固定されている。このセラミック基板５の裏面にはランド８Ａが形成され、ビアホール６と電気的に接続され、さらにこのランド８Ａは外部配線に接続される。
【０００７】
また、２層のプリント基板にＬＳＩをワイヤボンド後、ＬＳＩ搭載側をモールドし、パッケージ裏面にエリヤ状に半田バンプを形成する（実装は、この半田バンプにより、基板に直接ハンダ付けする）。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記した従来の構造ではＬＳＩを配線基板に実装するのに、２多層のセラミック基板を用いるので高価格となる。また、セラミックの膨張係数等の影響を除去するには、セラミックの厚さを０．４ｍｍ以下にする必要があり、安定に操作するにはセラミックとしては薄すぎる。
【０００９】
また、以下のような問題点を有している。
【００１０】
（１）プリント基板（上記文献ではエポキシ樹脂）とモールド樹脂間の密着性が悪く、両者の接合面からしばしば剥離が生ずる。
【００１１】
（２）プリント基板とモールド材の熱膨張係数の違いから、リフロー時、パッケージに反りが生じ、信頼性のある搭載が不可能となる。
【００１２】
（３）２層のプリント基板を配線基板に実装することになるので、価格が割高となる。
【００１３】
（４）モールド用の金型が必要であり、しかも、モールド材に離型剤の添加が必要である（モールド樹脂と基板、配線金属等の密着が悪くなる）。
【００１４】
（５）放熱が良くない。
【００１５】
（６）プリント基板（文献ではエポキシ樹脂）を用いるので、プリント基板の耐熱性を超える用途には用いられない。
【００１６】
など、多数の問題点があり、ファインピッチＱＦＰの未達分野をフォローする技術と称せられながら、その一般的な実用化が今なお危ぶまれている。
【００１７】
本発明は、上記問題点を除去し、樹脂と金属、樹脂とＬＳＩとの接続を確かなものにでき、信頼性の高い半導体装置の製造方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕半導体装置の製造方法において、第１の表面と、この第１の表面と反対側の第２の表面と、基準孔とを有する金属基板の前記第１の表面上に、表面に複数の電極を有する半導体チップを搭載する工程と、前記複数の電極と前記金属基板の前記第１の表面とを、前記基準孔を基準にしてワイヤにより接続する工程と、前記半導体チップ、前記ワイヤおよび前記金属基板の前記第１の表面を封止樹脂で封止する工程と、前記金属板をそれぞれの前記電極に対応させて分離する工程と、を含むことを特徴とする。
【００１９】
〔２〕上記〔１〕記載の半導体装置の製造方法において、前記金属板の前記第１の表面上には複数の前記半導体チップが搭載され、前記封止樹脂により、前記複数の半導体チップ間を含む前記金属基板の前記第１の表面を封止した後に、前記半導体チップ間の前記封止樹脂部分で分割することを特徴とする。
【００２０】
〔３〕上記〔１〕又は〔２〕記載の半導体装置の製造方法において、前記金属基板を分離した後に、前記分離した金属基板の前記第２の表面上に半田ボールを形成する工程を含むことを特徴とする。
【００２１】
〔４〕半導体装置の製造方法において、第１の表面と、この第１の表面と反対側の第２の表面と、基準孔とを有する金属基板の前記第１の表面上に、表面に複数の電極を有する半導体チップを搭載する工程と、前記複数の電極と前記金属基板の前記第１の表面とを電気的に接続する工程と、前記半導体チップおよび前記金属基板の前記第１の表面を封止樹脂で封止する工程と、前記基準孔を基準に前記金属板をそれぞれの前記電極に対応させて分離する工程と、を含むことを特徴とする。
【００２２】
〔５〕上記〔４〕記載の半導体装置の製造方法において、前記金属板の前記第１の表面上には複数の前記半導体チップが搭載され、前記封止樹脂により、前記複数の半導体チップ間を含む前記金属基板の前記第１の表面を封止した後に、前記半導体チップ間の前記封止樹脂部分で分割することを特徴とする。
【００２３】
〔６〕上記〔４〕又は〔５〕記載の半導体装置の製造方法において、前記金属基板を分離した後に、前記分離した前記金属基板の前記第２の表面上に半田ボールを形成する工程を含むことを特徴とする。
【００２４】
【発明の実施の形態】
以下、本発明の実施例について図を参照しながら説明する。
【００２５】
図１は本発明の第１実施例を示すＬＳＩを実装するための単層の樹脂基板の平面図、図２は図１のＡ−Ａ′断面図、図３はその樹脂基板を有する小型パッケージの断面図である。
【００２６】
ここで、ＬＳＩを実装するために、例えば、単層の樹脂基板を用いる。必ずしも樹脂に限定するものではないが、樹脂基板が現在のところ低価格であり望ましい。
【００２７】
図１において、１００は配線層を支える樹脂基板であり、ポリイミドフィルム、ガラスエポキシ基板が用いられる。ポリイミドフィルムの場合、５０μｍ前後の厚さが一般的である。ガラスエポキシ基板の場合は、通常のプリント基板を用いることができる。
【００２８】
１０１，１０２，１０３，…，１０８は、ＬＳＩの各電極とワイヤボンディングにより電気的に接続される銅配線板であり（必ずしも銅である必要はない）、略３５μｍ位の厚さがよく用いられる。１０１はランド１１１につながり、１０２はランド１１２につながり、１０３はランド１１３につながる。他も同様である。
【００２９】
ランド１１１内に点線で示された１２１は、樹脂基板１００の樹脂部に形成された穴である（従って、銅のランド１１１は樹脂基板１００の裏面に露出している）。
【００３０】
穴１２２，穴１２３，…，１２８も同様であり、樹脂基板１００の裏面に露出している。１３０はリードフレームにおけるダイパッドに相当する。このように、樹脂基板１００に銅配線板１０１，１０２，１０３，…，１０８、ランド１１１，１１２，１１３，…，１１８、ダイパッド１３０、そして、ダイパッド１３０には開口１３１等が形成されている。
【００３１】
本実施例に用いる樹脂基板をよりよく理解するため、図２に示すように、ダイパッド（金属板、例えば銅板）１３０の直下も樹脂が削除され開口１３１が形成されている。この穴１３１の形成は、本発明においては必ずしも必要ではない。
【００３２】
この様にして準備された樹脂基板１００のダイパッド１３０に、図３に示すように、ＬＳＩ１４０をダイスボンディングし、さらにＬＳＩ１４０の各電極から銅配線板１０１，１０２，１０３，…，１０８にワイヤボンディングを行う。次に、ＬＳＩ１４０，ワイヤ１４１，１４２等を保護するためモールド樹脂１４３でモールドを行う。
【００３３】
最後に、極通常の手法により半田ボール１５２，１５３を穴１２１，１２２，１２３，１２４，…，１２８の露出面に設置して一個のパッケージとする。このＬＳＩが放熱を特に必要とする場合は、ダイパッド１３０の裏面にも半田等のダイバッド（金属）１５１を設置し、配線基板に熱的に接続させ放熱効果をあげることができる。
【００３４】
図３において、モールド樹脂１４３を用いてモールドするが、その場合、全面にモールドする場合もある。いわゆる、ポッティング剤をポッティングするのみでもよい。１４１はＬＳＩ１４０の電極から銅配線板１０４にボンディングされたワイヤであり、１４２はＬＳＩ１４０の電極から銅配線板１０８にボンディングされたワイヤである。
【００３５】
そして、半田ボール１５２はランド１１４に、半田ボール１５３はランド１１８に接続されている。
【００３６】
図４は本発明の第２実施例を示すＬＳＩを実装するための単層の樹脂基板の平面図、図５はその樹脂基板にＬＳＩを実装した小型パッケージの断面（図４のＢ−Ｂ′線に対応する断面）図である。以下、第１実施例と同じ部分の説明は省略する。
【００３７】
上記第１実施例では配線基板に接続するための半田ボール１５２，１５３は、ＬＳＩ１４０の周囲に存在した。しかし、よりパッケージの寸法を小さくするため第２実施例では、その半田ボールのほとんどをＬＳＩの直下に設置する。
【００３８】
これらの図に示すように、銅配線板２０１の先端にあるランド２１１はＬＳＩ２４０の直下に存在する。２２１，２２４，２２８はランド２１１，２１４，２１８における樹脂にあけられた穴である（第１実施例と同様である）。銅配線板２０２は本実施例では、ＬＳＩ２４０の直下にはない。銅配線板２０４に連なるランド２１４は直下に存在する。以下同様である。図４の一点破線２３１は銅配線板２０１，２０３，２０４，２０５，２０７，２０８の上に塗布された絶縁シートである。
【００３９】
この基板の絶縁シート２３１にＬＳＩ２４０のダイスボンドを行い、次にワイヤボンド、樹脂２４３を被着した後、樹脂基板２００の樹脂側（本発明では裏面と記載）から穴２２８，２２４に半田ボール２３８，２３４を配置する。なお、図５において、２４１、２４２はワイヤ、２４３はモールド樹脂である。
【００４０】
図６は本発明の第３実施例を示すＬＳＩを実装するための単層の樹脂基板の平面図、図７はその樹脂基板にＬＳＩを実装した小型パッケージの断面（図６のＣ−Ｃ′線断面）図である。
【００４１】
この実施例では搭載するＬＳＩにバンプを形成し、フリップチップ方式により基板にひとまず実装し、チップサイズパッケージとし、次に、そのチップサイズパッケージを回路基板に実装する形態をとる。
【００４２】
図６において、既に述べた様に３００は樹脂基板であり、例えば、絶縁層に金属板を張り付け、この金属板を所望の形状にエッチング等により加工形成したものである。点線で囲った部分にＬＳＩ３５０が搭載される。３０１，３０２，３０３，３０４，…３０８は加工形成された銅等による金属配線板で、この部分にＬＳＩ３５０の各電極からワイヤがボンドされる。
【００４３】
３１１，３１２，３１３，３１４，…３１８は、それぞれ金属配線板３０１，３０２，３０３，３０４，…３０８と電気的に連なったランドであり、点線３５０の内側に設置されている。３２１，３２２，３２３，３２４，…３２８は各ランド３１１，３１２，３１３，３１４，…３１８の部分に絶縁層のみに形成された穴でありＬＳＩの搭載されない側には銅板が露出している。
【００４４】
一点破線３４１はこの基板に接着された絶縁シートであり、ランド３１１，３１２，３１３，３１４，…３１８の内側に存在する様に設置される。
【００４５】
このような基板にＬＳＩ３５０をフリップチップ実装した状態が図７に示されており、図６のＣ−Ｃ′線に沿う断面図である。図において、３４４、３４８はＬＳＩ３５０に形成された半田ボールであり、穴３２４，３２８の部分に半田ボール３３４，３３８が設置されている。必要に応じて樹脂モールドする。
【００４６】
次に、本発明の第４実施例について説明する。
【００４７】
この第４実施例では本発明のチップサイズパッケージと外部回路との電気接続に半田ボール等は使用せずパッケージの配線板の一部を加工して接続端子とする手法について説明する。
【００４８】
図８は本発明の第４実施例を示すＬＳＩを実装するための単層の樹脂基板の平面図、図９は図８のＤ−Ｄ′断面図、図１０はその樹脂基板を有する小型パッケージの断面図である。
【００４９】
これらの図に示すように、４００は配線板を支える絶縁基板、配線板４０１，４０２，４０３，…４０８等にＬＳＩが接続される。４２１，４２２，４２３，４２４，…４２８は絶縁板に形成された穴である。４１１は配線板４０１に連なり外部回路と接続する端子である。４１４は配線板４０４に連なり外部基板と接続する端子である。同様に、４１８は配線板４０８に連なり外部回路に接続する端子である。
【００５０】
端子４１１は穴４２１の場所で宙に浮いている。端子４１４は穴４２４の場所で宙に浮いている。端子４１８は穴４２８で宙に浮いている。他も同様である。この様な構造は通常の技術で容易に作製できる。例えば、穴を予め形成した絶縁基板に金属板を張り付け、これを表面からエッチングすればよい。
【００５１】
次に、宙に浮いたこれら端子を加工する。この加工も通常の手段で容易に実現できる。端子４１４，４１８は外部回路と接続し易いように変形している。
【００５２】
ＬＳＩを接続した状態が図１０に示されているが、要部を明確にするために、絶縁シートやモールド樹脂は図示されておらず、省略されている。
【００５３】
また、４５４，４５８はＬＳＩ４５０に形成されたバンプであり、配線板４０４，４０８に接続されている。
【００５４】
さらに、以下のような利用形態をとることができる。
【００５５】
（１）上記実施例では説明を容易にするため（樹脂）基板にＬＳＩを一個搭載した例を説明したが、複数個搭載することも可能であり、また同時にチップ部品等を搭載することも可能である。
【００５６】
（２）ＬＳＩ、チップ部品群を複数個基板に搭載後、それぞれを工程の途中、または最後に切り離すようにしてもよい。
【００５７】
（３）半田ボールを設置する場合は、半田レジストの記述は行わなかったが、基板の絶縁層部分にレジスト層の役目を兼ねさせたためであり、改めて半田レジスト層を塗布するようにしてもよい。
【００５８】
（４）第２実施例において、絶縁シートを用いた。この絶縁シートはＬＳＩをダイスボンドするときの接着剤で代用することができる。
【００５９】
（５）第３実施例においては、バンプを用いたが、そのバンプは金、銅等の場合、鉛−錫半田の場合等がある。また、絶縁シートはバンプが接続時溶融して流出するのを防ぐ半田ダムの役割を持たせるもので、金、銅等を用いた場合は特に必要としなかった。
【００６０】
（６）第４実施例においては、ＬＳＩがフリップチップ実装されているが、この実装方法に限ったものではなく、ワイヤボンド実装等他の実装方法によってもよい。また、外部回路との接続場所が常にＬＳＩ直下にある必要はない。
【００６１】
更に、単層配線基板の配線の先端部分を加工して接続端子とする説明を行ったが、必ずしも先端で有る必要はなく、途中部分を開口（スルーホール）上に浮かし、これを加工するようにしてもよい。
【００６２】
次に、本発明の第１参考例について説明する。
【００６３】
図１３〜図１８は本発明の第１参考例を示す構成図であり、図１３は本発明の第１参考例を示すＬＳＩの実装基板を示す斜視図、図１４は図１３のＥ−Ｅ′線断面図、図１５はそのＬＳＩの実装基板の平面図、図１６は本発明の第１参考例を示す小型パッケージの製造工程断面図である。
【００６４】
図１３において、５００は金属基板、例えばコバール板または銅板であり、３０〜１００μｍ厚である。この金属基板５００にＬＳＩ５１１，５１２，５１３，５１４，５１５，５１６，…を規則正しくダイスボンドする。例えば、ＬＳＩ５１１とＬＳＩ５１２との間隔Ｌ₁、ＬＳＩ５１１とＬＳＩ５１４との間隔Ｌ₂は既知である。お互いの角度も既知である。５０１，５０２…はボンディングを行う場合の基準孔である。基準孔５０１，５０２…と各ＬＳＩとの位置関係は既知である。
【００６５】
また、５２１，５２２，５２３，…，５３１，５３６は、ＬＳＩ５１１の各々のパッド（電極）から金属基板５００に張られたワイヤである。これらは通常のワイヤボンドによるものである。同様に、５４１，５４２，５４３，…，５５６はＬＳＩ５１２の各パッドと金属基板５００をつなぐワイヤ、５６１，…５６３，…，５７１はＬＳＩ５１４から金属基板５００にボンドされたワイヤである。
【００６６】
点線で示された円部６１０は金属基板５００における位置を示すもので、円部６１０にワイヤ５２１が接続される。同様に円部６１１にワイヤ５２２が接続され、円部６１２にワイヤ５２３が接続される。円部６３１にはワイヤ５６３が、円部６３２にはワイヤ５７１が接続されている。各円部はその位置が既知である。
【００６７】
上記したように、金属基板５００にＬＳＩがダイスボンド、ワイヤボンドされた後、全面に樹脂（ここでは、エポキシ樹脂）を被着した。図１４において、６５０は樹脂であり、この樹脂６５０を押圧しつつ加熱硬化させた。
【００６８】
この工程では金属基板５００をホットプレスにセットし、その表面からプレスを行った（この工程は理解が容易であるので図示していない）。
【００６９】
なお、今回はモールド金型は用いないので、樹脂６５０と金属基板５００、樹脂６５０とＬＳＩ５１１，５１２，５１３，…との密着を良くするための、カップリング剤を十分に活用することができた。また、樹脂６５０に離型剤は添加しなかった。
【００７０】
金属の種類、特にその熱膨張係数、厚さ、寸法により樹脂との間で応力が許容値以上の値で発生し、好ましくない状態が生ずることがある。予め金属基板５００を切断し、樹脂の収縮を許容する方法も有効であった。
【００７１】
ホットプレスと樹脂６５０との間には、プレス時に薄いエポキシ製のシートを挿入し、シートが樹脂６５０と接着した状態の時はシートはそのままにし、剥離作業は行わなかった。
【００７２】
プレスに際しては金属基板５００とプレス板間にスペーサーを入れ、圧力１５ｋｇ／ｃｍ²、温度８０℃で加圧時間１時間にわたって硬化した。スペーサーの寸法により樹脂の厚さをコントロールでき、また加圧硬化させることにより、ＬＳＩ等の存在による表面の凹凸も発生していなかった。
【００７３】
次に、金属基板５００を所望の形状にエッチングすることを試みた。金属基板５００は通常の金属を用いているので、そのエッチング加工は既存の技術を用いることができた。例えば、金属基板５００の表面にドライフィルムを被着し、マスクを用いて現像後、エッチング液で不要な部分を除去する。位置合わせは基準孔５０１，５０２…等を用いた。金属基板５００が銅の場合は、塩化鉄、塩化錫等による良好なエッチング液が開発されている。コバール等他の金属についても同様である。
【００７４】
図１５はエッチング終了後の金属基板である。５１１Ａはその裏面に図１のＬＳＩ５１１が搭載された部分であり、リードフレームのダイパッドに相当し、図１３ではＬＳＩ５１１の周辺に点線でその位置が示されている。５１２Ａ，５１３Ａ，…等についても同様である。
【００７５】
また、円部６１０の裏面にはワイヤ５２１（図１３参照）がつながっている。円部６１１の裏面にはワイヤ５２２（図１３参照）がつながっている。他の円部についても同様である。
【００７６】
図１６は金属基板のエッチング後の工程断面図である。つまり、図１３のＡ−Ａ′線に沿った断面図である。
【００７７】
まず、図１６（ａ）に示すように、ＬＳＩ５１１，５１４は樹脂６５０で封止されている。
【００７８】
次に、図１６（ｂ）に示すように、上記した全ての円部に半田ボールを接続するために、これら円部の接続場所以外の部分に半田レジスト７０１をコーティングする。
【００７９】
次いで、図１６（ｃ）に示すように、通常の半田ボール形成方法により、半田ボール７０２，７０３を形成した後、最後の工程として図１５に示した一点破線Ｃ１，Ｃ３，…，Ｃ２，Ｃ４，Ｃ６，Ｃ８，…に沿ってカッティングを行う。
【００８０】
次に、ＬＳＩの放熱を良好にするため、図１６（ｄ）に示すように、５１１Ａ，５１２Ａ、５１３Ａ，…にも半田等を被着し、基板との熱的接触を改良することも可能である。ここでは、熱伝導良好材７０４を半田ボールとともに具備した状況を示す。
【００８１】
図１７は本発明の第２参考例を示すＬＳＩの実装基板の平面図である。
【００８２】
図１７において、１０００は支持体であり、これに金属片（矩形部）１２１０，１２２０，１２３０，１２４０，１２５０，１２６０、また、金属片（円部）１０１０、１０２０、…１０５０，…が設置されている。作り方の一例として、１０００は支持体としての接着剤を塗布したカプトンテープであり、これに金属基板を張り付けた後エッチングにより図に示すような金属片の配置を得る。
【００８３】
次いで、金属片１２１０にＬＳＩを図１５と同じ様にダイボンドしたＬＳＩのパット（電極）から金属片１０１０，１０２０，…，１０５０…に各々ワイヤボンドを行う。金属片１２２０、１２３０、…についても同様である。
【００８４】
更に、エポキシ樹脂を全面に十分に被着後、既に第１実施例で述べたように、ホットプレスにより押圧、加熱しつつ硬化させる。次に、同じように、第１参考例で示したように、半田レジストの塗布、半田ボールの設置を行いその後、図１７に一点破線で示したＣ１，Ｃ３，Ｃ５，…，Ｃ２，Ｃ４，Ｃ６，Ｃ８等の位置をカッティングする。
【００８５】
図１８は本発明の第３参考例を示すＬＳＩの実装基板の平面図、図１９は図１８のＦ−Ｆ′線断面図である。ここでは、図１８に即して説明するが、他の小型パッケージ領域においても同様である。この参考例では金属片が配線の役目も担うものである。
【００８６】
この図において、金属片４０３０にはＬＳＩのパッドからのワイヤがボンドされるが金属片４０３０の裏面には半田ボールは設置されない。金属片４０３０はこれに連なる配線４０３１を経て金属片４０３２に達する。配線４０３１はＬＳＩの直下を通過する。この金属片４０３２の裏面に実装用の半田ボールが形成される。
【００８７】
また、金属片４０６０にもＬＳＩのパッドからのワイヤがボンドされるが配線４０６１を通って金属片４０６２に達し、この金属片４０６２の裏面に半田ボールが形成される。同様に、金属片４１１０にワイヤは接続されるが、金属片４１１０の裏面に半田ボールは形成されず、これに連なる配線４１１１を通って金属片４１１２に達し、この金属片４１１２の裏面に半田ボールが設置される。
【００８８】
ここで、金属片の形状を得る作業はＬＳＩの実装前であっても、樹脂の硬化後であってもよい。ＬＳＩの固定のためには、配線４１１１，４０３１等の幅を広く設計することも可能であるし、電気的につながっていない金属片を４２１０′，４２２０′，…の領域に相当する場所に設置しても良い（図示なし）。
【００８９】
エポキシ樹脂モールド、半田マスクの塗布、半田ボールの設置、樹脂のカッティング等は第２参考例及び第３参考例と全く同じである。全工程終了後における図１８のＦ−Ｆ′線に相当する場所の要部断面を図１９に示す。
【００９０】
図１９においては、４０５９，４１６０は半田ボール、４１００は半田レジスト、４４０６，４４１６はワイヤ、４５１４はＬＳＩ、４６５０はモールド樹脂である。
【００９１】
図２０〜図２２は本発明の第４参考例を示す構成図であり、図２０はそのＬＳＩの実装基板の斜視図、図２１は図２０の裏面図、図２２は図２０のＧ−Ｇ′線断面図である。
【００９２】
この参考例では、いわゆるマルチチップモジュール方式について説明する。
【００９３】
ＢＧＡに搭載するのは、ＬＳＩ４０２０とＬＳＩ４０３０、チップ部品４０４０であり多層配線４５００を含んでいる。
【００９４】
この参考例の工程では、ＬＳＩ４０２０とＬＳＩ４０３０、チップ部品４０４０を金属板４０１０の所定の場所にダイスボンドする（金属板４０１１は第１参考例におけるものと同様であるので、本参考例では図示しない）。ダイスボンドは、図２０に示すように行う。ただし、この工程では基板は４０１１であり、図の様な配線パターンは、まだ、形成されていない。形成されるとして実装の作業を行う。このダイスボンドの工程は全く通常の接続技術で行える。
【００９５】
次に、ＬＳＩ４０２０とＬＳＩ４０３０の各パッドから金属板４０１１に所定の場所にそれぞれワイヤボンドする。本ワイヤボンドの要領は第１参考例と同じである。また、多層配線部４５００をボンディング技術等で形成する。
【００９６】
ＬＳＩ、チップ部品及びワイヤの各々のボンディングの順序はこだわらない。
【００９７】
これらＬＳＩ４０２０とＬＳＩ４０３０、チップ部品４０４０、多層配線４５００、ボンディングされた多数のワイヤの群を、図２０に示すように、規則正しく金属板４０１１に形成していく。
【００９８】
次に、第１参考例のように、全面にエポキシ樹脂４６５０を被着し、ホットプレスで加熱、押圧してエポキシ樹脂を硬化させる。さらに、金属板４０１１の露出している側から、これも、第１参考例と同じ工程でエッチング加工する。エッチング加工後を図２１に示す。
【００９９】
図２１において、４０７１、４０７２の反対側の面にはＬＳＩ４０２０、４０３０が接続されている。４０４０はチップ部品である。その他基板４０１１がエッチング加工されて、金属片４４０１，４４０２，４４０３，４４０４，４４０５，４４０６，…になる。
【０１００】
このＢＧＡでは、接続用の半田ボールは完成後のモジュールの両端に設置するとした。この方針に基づいて、既成の手法で半田用レジストを塗布し、次に半田ボールを設置した。さらに、図２０の一点破線Ｃ１，Ｃ３，Ｃ５，…，Ｃ２，Ｃ４，Ｃ６，Ｃ８…に沿ってカッティングを行った。
【０１０１】
図２２に示すように、カッティングされた小型パッケージには、半田ボール４０３３，４０３４、半田レジスト４１００が形成されている。
【０１０２】
図２３は本発明の第５参考例を示すＬＳＩの実装基板の平面図、図２４は本発明の第５参考例を示す小型パッケージの断面（図２３のＨ−Ｈ′線断面）図である。
【０１０３】
この参考例ではＢＧＡの接続用半田ボールをＬＳＩ直下にも設置するようにしている。
【０１０４】
金属基板（図示なし）に第１参考例と同様に、複数のＬＳＩをダイスボンドするが、ダイスボンド前に絶縁シート５２１０，５２２０，…，５２６０をＬＳＩを設置する場所に接着しておく。（図２３は金属片１０１０をエッチング加工した後の図であるが、ＬＳＩ１０２１と絶縁シート５２１０等の関係を、この図から理解することができる）。
【０１０５】
ＬＳＩのダイスボンディング後は、図２３に示す金属片１０１０，１０２０，１０３０，１０４０，１０５０，…の各場所にＬＳＩの各パッドからワイヤボンディングを行う。この工程は第１実施例とほぼ同じである。さらにエポキシ樹脂の被着（図示せず）、加熱押圧による樹脂硬化を行う。
【０１０６】
次に、金属板４０１１を、図２３に示すように、エッチング加工する。この図において、金属片１０２０（裏面にワイヤが接続されている）に配線１０２１Ａが連なり、更に、ＬＳＩ１０２１の直下にある金属片１０２２に達している。金属片１０２２には半田ボールが後ほど設置される。金属片１１２１に関しても同様である。
【０１０７】
半田ボール設置後、図２３の一点破線Ｃ１，Ｃ３，Ｃ５，…，Ｃ２，Ｃ４，Ｃ６，Ｃ８，…に沿いカッティングを行う。
【０１０８】
更に、以下のような利用形態をとることができる。
【０１０９】
第１参考例で金属基板の材質を、銅、またはコバールとしたが、これらの金属に限ることではなく銅合金、または全く他の金属を用いることが可能であり、表面のメッキについても規定するものではない。
【０１１０】
金属基板については他の参考例についても同様である。またその厚さも限定するものではない。
【０１１１】
本発明の参考例においては、ＬＳＩの実装はワイヤボンディングにおいて説明したが、フリップチップ方式等他の方式によっても可能であることは言うまでもない。
【０１１２】
また、ＬＳＩ等をモールドするモールド材としてエポキシ樹脂として説明した。使用される状況により、例えば、耐熱が必要な雰囲気では耐熱性エポキシ樹脂、ポリイミド樹脂等が用いられるべきである。
【０１１３】
第１参考例においてホットプレスと樹脂間にプレス時樹脂膜を挿入するとしたが、これは硬化される樹脂とプレスとの接着を防ぐものであり、他の参考例においても同様である。樹脂膜でなく、紙等であってもよい。不要な場合も多い。
【０１１４】
上記参考例では、モジュールは外部との接続を半田ボールで行うと説明した。しかし、状況によっては半田ボールのかわりにリード線、リード端子を接続することも可能であり、またいわゆるリードレスパッケージと同様な実装方法も可能である。
【０１１５】
上記のような構成になっているので、半田ボールによる接続点を最も効率的な場所に設置することが可能となる。
【０１１６】
従来のリードフレームを用いた手法ではＬＳＩのパッドとパッケージのピンとが、そのまま対応してしまうので設計の自由度が無く、結果としてＬＳＩを搭載するプリント基板の配線を大きく引き回す必要もしばしば生じた。また、ＢＧＡでも、その内部で配置を変えようとするとプリント基板の総数が増え、価格上昇につながった。
【０１１７】
本発明の構造では簡単に接続点の配置を変更することができる。
【０１１８】
更に、プリント基板を用いないＭＣＭ（マルチチップモジュール）を得ることが可能である。近年電子機器の発達に伴い、例えば自動車のエンジンの近傍に低価格のＭＣＭを設置する要望も多い。従来のＦＲ−４基板からなるモジュールでは耐熱性等に問題があって搭載は不可能であった。
【０１１９】
更に、本発明によるＭＣＭでは十分対応が可能である。
【０１２０】
また、通常のＢＧＡに比べ、作製するのが容易である。またプリント基板を用いていないので実装時反りが生じ難く実装に便利である。
【０１２１】
また、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、それらを本発明の範囲から排除するものではない。
【０１２２】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
【０１２３】
（１）ＬＳＩにバンプを形成することなくパッケージを作製することが可能であり、しかも単層配線板を用いるので価格を低く抑えることができる。
【０１２４】
また、単層配線板にＬＳＩを実装し、パッケージを作製するようにしたので、小型化を図るとともに、価格を低く抑えることができる。
【０１２５】
（２）ＬＳＩの周辺に端子を形成するようにしたので、上記（１）の構成に加え、端子間の間隔を十分にとり、確実な接続を行うことができる。
【０１２６】
（３）単層配線板に形成されるバンプをＬＳＩの面積内に配置するようにしたので、上記（１）の構成に加え、集積度を高め、小型化を図ることができる。
【０１２７】
（４）略ＬＳＩの面積を有する単層配線板にＬＳＩを実装し、パッケージを作製するようにしたので、小型化を図るとともに、価格を低く抑えることができる。
【０１２８】
（５）前記単層配線基板の開口から金属配線板の先端または途中部分が突出した電極部を形成するようにしたので、集積度を高めるとともに、低価格のチップサイズパッケージを得ることができる。
【０１２９】
また、半田ボールを使用しないので接続部に傷がつき難い。実装前の素子評価にも便利である。
【０１３０】
（６）簡単な工程で、多くの小型パッケージを低価格で製造することができる。
【０１３１】
（７）従来のプリント基板を用いることなく、小型パッケージ（ＢＧＡ）を得ることができる。
【０１３２】
（８）プリント基板を用いないので、エポキシ樹脂と基板との剥離の心配が無い。いわゆる、モールド用の金型を用いないので、エポキシ樹脂に離型剤を入れる必要がなく、しかも、金属とエポキシ樹脂との接着を良くするカップリング剤を十分に用いることができる。
【０１３３】
従って、樹脂と金属、樹脂とＬＳＩとの接続を確かなものにでき、信頼性の高い小型パッケージを得ることができる。
【０１３４】
ＬＳＩのパッドからのワイヤを通った信号は、直接接続用の半田ボールに至るので、接続距離を短くでき、電気特性の良好な小型パッケージを得ることができる。
【０１３５】
工数が少なく、材料も少ないので低価格のパッケージを得ることができる。
【０１３６】
モールド用の金型が不要なので初期投資が少ない。
【０１３７】
更に、樹脂の硬化時、既に金属片が形成されているので、樹脂と金属との熱膨張係数の違いによる応力の発生は極めて小さい。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すＬＳＩを実装するための単層の樹脂基板の平面図である。
【図２】図１のＡ−Ａ′断面図である。
【図３】本発明の第１実施例を示す樹脂基板を有する小型パッケージの断面図である。
【図４】本発明の第２実施例を示すＬＳＩを実装するための単層の樹脂基板の平面図である。
【図５】本発明の第２実施例を示す樹脂基板にＬＳＩを実装した小型パッケージの断面（図４のＢ−Ｂ′線に対応する断面）図である。
【図６】本発明の第３実施例を示すＬＳＩを実装するための単層の樹脂基板の平面図である。
【図７】本発明の第３実施例を示す樹脂基板にＬＳＩを実装した小型パッケージの断面（図６のＣ−Ｃ′線に対応する断面）図である。
【図８】本発明の第４実施例を示すＬＳＩを実装するための単層の樹脂基板の平面図である。
【図９】図８のＤ−Ｄ′断面図である。
【図１０】本発明の第４実施例を示す樹脂基板を有する小型パッケージの断面図である。
【図１１】従来のチップサイズパッケージがセラミック基板に実装された全体断面図である。
【図１２】図１１のＡ部拡大断面図である。
【図１３】本発明の第１参考例を示すＬＳＩの実装基板を示す斜視図である。
【図１４】図１３のＥ−Ｅ′線断面図である。
【図１５】本発明の第１参考例を示すＬＳＩの実装基板の平面図である。
【図１６】本発明の第１参考例を示す小型パッケージの製造工程断面図である。
【図１７】本発明の第２参考例を示すＬＳＩの実装基板の平面図である。
【図１８】本発明の第３参考例を示すＬＳＩの実装基板の平面図である。
【図１９】図１８のＦ−Ｆ′線断面図である。
【図２０】本発明の第４参考例を示すＬＳＩの実装基板の斜視図である。
【図２１】図２０の裏面図である。
【図２２】図２０のＧ−Ｇ′線断面図である。
【図２３】本発明の第５参考例を示すＬＳＩの実装基板の平面図である。
【図２４】本発明の第５参考例を示す小型パッケージの断面（図２３のＨ−Ｈ′線に対応する断面）図である。
【符号の説明】
１００，２００，３００樹脂基板
１０１〜１０８，２０１〜２０８銅配線板
１１１〜１１８，２１１，２１４，２１８，３１１〜３１８ランド
１２１〜１２８，２２１，２２４，２２８，３２１〜３２８，４２１〜４２８穴
１３０，１５１，５１１Ａ，５１２Ａ，５１３Ａ，…５１６Ａダイパッド
１３１開口
１４０，２４０，３５０，４５０，５１１〜５１６，１０２１，４０２０，４０３０，４５１４ＬＳＩ
１４１，１４２，２４１，２４２，５２１，５２２，５２３，…５３１，５３６，５４１，５４２，５４３，…，５５６，５６１，…５６３，…５７１，４４０６，４４１６ワイヤ
１４３，２４３，４６５０モールド樹脂
１５２，１５３，２３４，２３８，３３４，３３８，７０２，７０３，４０３３，４０３４，４０５９，４１６０半田ボール
２３１，３４１絶縁シート
３０１〜３０８金属配線板
３４４，３４８，４５４，４５８バンプ
４００絶縁基板
４０１〜４０８配線板
４１１，４１４，４１８端子
５００金属基板
５０１，５０２… 基準孔
６１０，６１１，６１２，６１４，６２０，６２１，６３１，６３２円部
６５０，４６５０樹脂
７０１，４１００半田レジスト
７０４熱伝導良好材
１０００カプトンテープ（支持体）
１０１０，１０２０，１０２２，…，１０５０，１１６０，１２１０，１２２０，１２３０，１２４０，１２５０，１２６０，４０３０，４０３２，４０６０，４０６２，４１１０，４１１２，４４０１，４４０２，…４４０６金属片
１０２１Ａ，１０３１，１０６１，１１１１，４０３１，４０６１，４１１１配線
４０１１金属板
４０４０チップ部品
４５００多層配線
５２１０，５２２０，…，５２６０絶縁シート[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an LSI package, and more particularly, to a semiconductor device having approximately the same size as an LSI chip. Set It relates to a manufacturing method.
[0002]
[Prior art]
Conventionally, this type of package is called by various names such as μ-BGA, chip size package, and CSP, and various types of chip size packages have been developed.
[0003]
Such a second chip size package was described in, for example, a practical course “VLSI packaging technology (below)”, published by Nikkei Business Publications, Inc., May 31, 1993, page 174.
[0004]
FIG. 11 is an overall cross-sectional view in which such a conventional chip size package is mounted on a ceramic substrate, and FIG. 12 is an enlarged cross-sectional view of part A in FIG.
[0005]
As shown in these drawings, an Au stud bump 3 is formed on an aluminum electrode 2 of an LSI chip 1 and is flip-chip bonded to a ceramic substrate 5 having a two-layer wiring.
[0006]
The upper wiring layer 7 and the lower wiring layer 8 of the ceramic substrate 5 are connected by a via hole 6. The ceramic substrate 5 and the stud bump 3 are electrically connected by an AgPd paste 4, and the AgPd paste 4 is electrically connected to the via hole 6 of the ceramic substrate 5. The LSI chip 1 and the ceramic substrate 5 are fixed with a sealing resin 9 injected therebetween. A land 8A is formed on the back surface of the ceramic substrate 5 and is electrically connected to the via hole 6. The land 8A is further connected to an external wiring.
[0007]
Further, after wire-bonding the LSI to the two-layer printed circuit board, the LSI mounting side is molded, and solder bumps are formed on the back surface of the package in the form of an area (for mounting, the solder bumps are directly soldered to the substrate).
[0008]
[Problems to be solved by the invention]
However, the conventional structure described above is expensive because a two-layer ceramic substrate is used to mount the LSI on the wiring board. Further, in order to remove the influence of the expansion coefficient and the like of the ceramic, the thickness of the ceramic needs to be 0.4 mm or less, and it is too thin as a ceramic for stable operation.
[0009]
Moreover, it has the following problems.
[0010]
(1) The adhesion between the printed board (epoxy resin in the above document) and the mold resin is poor, and peeling often occurs from the joint surface between the two.
[0011]
(2) Due to the difference in thermal expansion coefficient between the printed circuit board and the mold material, the package is warped during reflow, and reliable mounting becomes impossible.
[0012]
(3) Since the two-layer printed board is mounted on the wiring board, the price is high.
[0013]
(4) A mold for molding is required, and a mold release agent needs to be added to the molding material (adhesion between the mold resin and the substrate, wiring metal, etc. becomes worse).
[0014]
(5) The heat dissipation is not good.
[0015]
(6) Since a printed board (epoxy resin in the literature) is used, it is not used for applications exceeding the heat resistance of the printed board.
[0016]
There are a number of problems such as these, and while it is called a technology that follows the unachieved field of fine pitch QFP, its general practical use is still in danger.
[0017]
The present invention eliminates the above-mentioned problems, makes it possible to ensure the connection between the resin and the metal, and the resin and the LSI, and provides a highly reliable semiconductor device. Set An object is to provide a manufacturing method.
[0018]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides
[1] In the method of manufacturing a semiconductor device, a plurality of surfaces are formed on the first surface of the metal substrate having a first surface, a second surface opposite to the first surface, and a reference hole. Mounting a semiconductor chip having a plurality of electrodes, connecting the plurality of electrodes and the first surface of the metal substrate with a wire with reference to the reference hole, the semiconductor chip, the wire, and The method includes a step of sealing the first surface of the metal substrate with a sealing resin, and a step of separating the metal plate corresponding to each of the electrodes.
[0019]
[2] In the method of manufacturing a semiconductor device according to [1], a plurality of the semiconductor chips are mounted on the first surface of the metal plate, and the sealing resin is used to connect the plurality of semiconductor chips. After sealing the first surface of the metal substrate, the metal substrate is divided at the sealing resin portion between the semiconductor chips.
[0020]
[3] The method for manufacturing a semiconductor device according to [1] or [2], including a step of forming solder balls on the second surface of the separated metal substrate after separating the metal substrate. It is characterized by.
[0021]
[4] In the method of manufacturing a semiconductor device, a plurality of surfaces are formed on the first surface of the metal substrate having a first surface, a second surface opposite to the first surface, and a reference hole. A step of mounting a semiconductor chip having a plurality of electrodes, a step of electrically connecting the plurality of electrodes and the first surface of the metal substrate, and the first surface of the semiconductor chip and the metal substrate. A step of sealing with a sealing resin, and a step of separating the metal plate in correspondence with each of the electrodes based on the reference hole.
[0022]
[5] In the method of manufacturing a semiconductor device according to [4], a plurality of the semiconductor chips are mounted on the first surface of the metal plate, and the sealing resin is used to connect the plurality of semiconductor chips. After sealing the first surface of the metal substrate, the metal substrate is divided at the sealing resin portion between the semiconductor chips.
[0023]
[6] The method of manufacturing a semiconductor device according to [4] or [5], including a step of forming solder balls on the second surface of the separated metal substrate after the metal substrate is separated. It is characterized by that.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0025]
1 is a plan view of a single-layer resin substrate for mounting an LSI according to a first embodiment of the present invention, FIG. 2 is a cross-sectional view taken along the line AA 'of FIG. 1, and FIG. 3 is a small package having the resin substrate. FIG.
[0026]
Here, in order to mount the LSI, for example, a single-layer resin substrate is used. Although not necessarily limited to resin, resin substrates are currently inexpensive and desirable.
[0027]
In FIG. 1, reference numeral 100 denotes a resin substrate that supports a wiring layer, and a polyimide film or a glass epoxy substrate is used. In the case of a polyimide film, a thickness of about 50 μm is common. In the case of a glass epoxy substrate, a normal printed circuit board can be used.
[0028]
101, 102, 103,..., 108 are copper wiring boards electrically connected to the respective LSI electrodes by wire bonding (not necessarily copper), and a thickness of about 35 μm is often used. . 101 is connected to the land 111, 102 is connected to the land 112, and 103 is connected to the land 113. Others are the same.
[0029]
121 indicated by a dotted line in the land 111 is a hole formed in the resin portion of the resin substrate 100 (therefore, the copper land 111 is exposed on the back surface of the resin substrate 100).
[0030]
The holes 122, 123,..., 128 are the same, and are exposed on the back surface of the resin substrate 100. 130 corresponds to a die pad in the lead frame. As described above, the copper wiring boards 101, 102, 103,..., 108, the lands 111, 112, 113,..., 118, the die pad 130, and the die pad 130 are formed with openings 131 and the like.
[0031]
In order to better understand the resin substrate used in this embodiment, as shown in FIG. 2, the resin is also removed just below the die pad (metal plate, for example, copper plate) 130 to form an opening 131. The formation of the hole 131 is not always necessary in the present invention.
[0032]
As shown in FIG. 3, LSI 140 is die-bonded to die pad 130 of resin substrate 100 prepared in this way, and wire bonding is performed from each electrode of LSI 140 to copper wiring boards 101, 102, 103,. Do. Next, in order to protect the LSI 140, the wires 141, 142, etc., molding is performed with a molding resin 143.
[0033]
Finally, the solder balls 152 and 153 are placed on the exposed surfaces of the holes 121, 122, 123, 124,. When this LSI requires heat dissipation, a die pad (metal) 151 such as solder can be installed on the back surface of the die pad 130 and thermally connected to the wiring board to increase the heat dissipation effect.
[0034]
In FIG. 3, the molding resin 143 is used for molding, but in that case, molding may be performed on the entire surface. It is also possible to only pot a so-called potting agent. 141 is a wire bonded to the copper wiring board 104 from the electrode of the LSI 140, and 142 is a wire bonded to the copper wiring board 108 from the electrode of the LSI 140.
[0035]
The solder ball 152 is connected to the land 114, and the solder ball 153 is connected to the land 118.
[0036]
4 is a plan view of a single-layer resin substrate for mounting an LSI according to a second embodiment of the present invention, and FIG. 5 is a cross-sectional view of a small package in which the LSI is mounted on the resin substrate (BB ′ in FIG. 4). FIG. Hereinafter, the description of the same part as the first embodiment is omitted.
[0037]
In the first embodiment, the solder balls 152 and 153 for connecting to the wiring board exist around the LSI 140. However, in order to further reduce the package size, in the second embodiment, most of the solder balls are placed directly under the LSI.
[0038]
As shown in these drawings, the land 211 at the tip of the copper wiring board 201 exists directly under the LSI 240. 221, 224, and 228 are holes formed in the resin in the lands 211, 214, and 218 (similar to the first embodiment). The copper wiring board 202 is not directly under the LSI 240 in this embodiment. A land 214 connected to the copper wiring board 204 exists immediately below. The same applies hereinafter. A dashed line 231 in FIG. 4 is an insulating sheet applied on the copper wiring boards 201, 203, 204, 205, 207 and 208.
[0039]
After the LSI 240 is die-bonded to the insulating sheet 231 of this substrate, and then a wire bond and a resin 243 are attached, solder balls 238 are inserted into the holes 228 and 224 from the resin side of the resin substrate 200 (described as the back surface in the present invention). , 234 are arranged. In FIG. 5, 241 and 242 are wires, and 243 is a mold resin.
[0040]
FIG. 6 is a plan view of a single-layer resin substrate for mounting an LSI according to a third embodiment of the present invention. FIG. 7 is a cross-sectional view of a small package in which the LSI is mounted on the resin substrate (CC ′ in FIG. FIG.
[0041]
In this embodiment, bumps are formed on an LSI to be mounted, and are first mounted on a substrate by a flip chip method to form a chip size package, and then the chip size package is mounted on a circuit board.
[0042]
In FIG. 6, reference numeral 300 denotes a resin substrate as described above. For example, a metal plate is attached to an insulating layer, and this metal plate is processed and formed into a desired shape by etching or the like. An LSI 350 is mounted in a portion surrounded by a dotted line. Reference numerals 301, 302, 303, 304,... 308 are formed metal wiring boards made of copper or the like, and wires are bonded from these electrodes of the LSI 350 to this portion.
[0043]
.., 318 are lands electrically connected to the metal wiring boards 301, 302, 303, 304,... 308, respectively, and are installed inside the dotted line 350. ... 328 are holes formed only in the insulating layers in the lands 311, 312, 313, 314,... 318, and a copper plate is exposed on the side where the LSI is not mounted.
[0044]
A one-dot broken line 341 is an insulating sheet bonded to the substrate, and is installed so as to exist inside the lands 311, 312, 313, 314,.
[0045]
FIG. 7 shows a state in which the LSI 350 is flip-chip mounted on such a substrate, and is a cross-sectional view taken along the line CC ′ of FIG. In the figure, reference numerals 344 and 348 denote solder balls formed on the LSI 350, and solder balls 334 and 338 are installed in the holes 324 and 328. Resin mold if necessary.
[0046]
Next, a fourth embodiment of the present invention will be described.
[0047]
In the fourth embodiment, a method will be described in which a solder ball or the like is not used for electrical connection between the chip size package of the present invention and an external circuit, and a part of the wiring board of the package is processed to form a connection terminal.
[0048]
8 is a plan view of a single-layer resin substrate for mounting an LSI according to a fourth embodiment of the present invention, FIG. 9 is a sectional view taken along the line DD 'of FIG. 8, and FIG. 10 is a small package having the resin substrate. FIG.
[0049]
As shown in these figures, reference numeral 400 denotes an insulating substrate that supports the wiring board, and the LSI is connected to the wiring boards 401, 402, 403,. Reference numerals 421, 422, 423, 424,... 428 are holes formed in the insulating plate. Reference numeral 411 denotes a terminal connected to the wiring board 401 and connected to an external circuit. Reference numeral 414 is a terminal connected to the external board connected to the wiring board 404. Similarly, reference numeral 418 is a terminal connected to the external circuit connected to the wiring board 408.
[0050]
The terminal 411 floats in the air at the hole 421. The terminal 414 floats in the air at the hole 424. The terminal 418 is suspended in the hole 428. Others are the same. Such a structure can be easily produced by ordinary techniques. For example, a metal plate may be attached to an insulating substrate in which holes are formed in advance and etched from the surface.
[0051]
Next, these terminals floating in the air are processed. This processing can also be easily realized by ordinary means. The terminals 414 and 418 are modified so as to be easily connected to an external circuit.
[0052]
FIG. 10 shows a state where the LSI is connected, but in order to clarify the main part, the insulating sheet and the mold resin are not shown and are omitted.
[0053]
Reference numerals 454 and 458 denote bumps formed on the LSI 450 and are connected to the wiring boards 404 and 408.
[0054]
Furthermore, the following usage forms can be taken.
[0055]
(1) In the above embodiment, an example in which one LSI is mounted on a (resin) substrate has been described for ease of explanation. However, it is possible to mount a plurality of LSIs, and it is also possible to mount chip parts and the like at the same time. It is.
[0056]
(2) After mounting a plurality of LSI and chip component groups on a substrate, each may be cut off during or at the end of the process.
[0057]
(3) When the solder balls are installed, the solder resist is not described, but it is because the insulating layer portion of the substrate also serves as the resist layer, and the solder resist layer may be applied again. .
[0058]
(4) In the second embodiment, an insulating sheet was used. This insulating sheet can be substituted with an adhesive for die bonding LSI.
[0059]
(5) In the third embodiment, bumps are used, but the bumps may be gold, copper or the like, or lead-tin solder. Further, the insulating sheet has a role of a solder dam that prevents the bump from melting and flowing out at the time of connection, and is not particularly required when gold, copper, or the like is used.
[0060]
(6) In the fourth embodiment, the LSI is flip-chip mounted, but is not limited to this mounting method, and may be another mounting method such as wire bond mounting. Further, the connection place with the external circuit does not always have to be directly under the LSI.
[0061]
Furthermore, although the explanation has been made that the tip portion of the wiring of the single-layer wiring board is processed into the connection terminal, it is not always necessary to be at the tip, and the middle portion is floated on the opening (through hole) and processed. It may be.
[0062]
Next, the first of the present invention 1 reference An example will be described.
[0063]
13 to 18 show the first embodiment of the present invention. 1 Reference example FIG. 13 is a block diagram of the present invention. 1 Reference example FIG. 14 is a cross-sectional view taken along line EE ′ of FIG. 13, FIG. 15 is a plan view of the LSI mounting substrate, and FIG. 1 Reference example It is a manufacturing process sectional view of a small package showing.
[0064]
In FIG. 13, reference numeral 500 denotes a metal substrate such as a Kovar plate or a copper plate, and has a thickness of 30 to 100 μm. LSIs 511, 512, 513, 514, 515, 516,... Are regularly die-bonded to the metal substrate 500. For example, the distance L between the LSI 511 and the LSI 512 ₁ , L between LSI 511 and LSI 514 ₂ Is known. The angle between each other is also known. Reference numerals 501, 502,... Are reference holes for bonding. The positional relationship between the reference holes 501, 502,... And each LSI is known.
[0065]
In addition, 521, 522, 523,..., 531, 536 are wires stretched from the respective pads (electrodes) of the LSI 511 to the metal substrate 500. These are due to ordinary wire bonds. Similarly, 541, 542, 543,..., 556 are wires that connect each pad of the LSI 512 and the metal substrate 500, and 561,... 563, ..., 571 are wires bonded from the LSI 514 to the metal substrate 500.
[0066]
A circular portion 610 indicated by a dotted line indicates a position on the metal substrate 500, and a wire 521 is connected to the circular portion 610. Similarly, a wire 522 is connected to the circular part 611, and a wire 523 is connected to the circular part 612. A wire 563 is connected to the circular portion 631, and a wire 571 is connected to the circular portion 632. Each circle has a known position.
[0067]
As described above, after the LSI was die-bonded and wire-bonded to the metal substrate 500, a resin (here, epoxy resin) was deposited on the entire surface. In FIG. 14, reference numeral 650 denotes a resin, and the resin 650 is heated and cured while being pressed.
[0068]
In this step, the metal substrate 500 was set in a hot press and pressed from the surface (this step is not shown because it is easy to understand).
[0069]
In addition, since a mold is not used this time, a coupling agent for improving the adhesion between the resin 650 and the metal substrate 500, and the resin 650 and the LSIs 511, 512, 513,. . Further, no release agent was added to the resin 650.
[0070]
Depending on the type of metal, particularly its thermal expansion coefficient, thickness, and dimensions, stress may occur between the resin and the allowable value, which may lead to undesirable conditions. A method of cutting the metal substrate 500 in advance and allowing the resin to shrink is also effective.
[0071]
A thin epoxy sheet was inserted between the hot press and the resin 650. When the sheet was bonded to the resin 650, the sheet was left as it was, and no peeling operation was performed.
[0072]
At the time of pressing, a spacer is inserted between the metal substrate 500 and the pressing plate, and the pressure is 15 kg / cm. ² And cured at a temperature of 80 ° C. for a pressing time of 1 hour. The thickness of the resin can be controlled by the dimensions of the spacers, and surface unevenness due to the presence of LSI or the like was not generated by pressure curing.
[0073]
Next, an attempt was made to etch the metal substrate 500 into a desired shape. Since the metal substrate 500 uses a normal metal, an existing technique can be used for the etching process. For example, a dry film is deposited on the surface of the metal substrate 500, and after development using a mask, unnecessary portions are removed with an etching solution. Reference holes 501, 502, etc. were used for alignment. In the case where the metal substrate 500 is copper, a good etching solution using iron chloride, tin chloride or the like has been developed. The same applies to other metals such as Kovar.
[0074]
FIG. 15 shows the metal substrate after etching. Reference numeral 511A denotes a portion where the LSI 511 of FIG. 1 is mounted on the back surface thereof, which corresponds to a die pad of the lead frame. In FIG. 13, the position is indicated by a dotted line around the LSI 511. The same applies to 512A, 513A,.
[0075]
A wire 521 (see FIG. 13) is connected to the back surface of the circular portion 610. A wire 522 (see FIG. 13) is connected to the back surface of the circular portion 611. The same applies to other circular portions.
[0076]
FIG. 16 is a process cross-sectional view after etching the metal substrate. That is, it is a cross-sectional view along the line AA ′ of FIG.
[0077]
First, as shown in FIG. 16A, the LSIs 511 and 514 are sealed with a resin 650.
[0078]
Next, as shown in FIG. 16B, in order to connect the solder balls to all the circular portions described above, a solder resist 701 is coated on the portions other than the connection portions of these circular portions.
[0079]
Next, as shown in FIG. 16 (c), after forming solder balls 702 and 703 by a normal solder ball forming method, as the last step, the dashed lines C1, C3,..., C2, C4 shown in FIG. , C6, C8,...
[0080]
Next, in order to improve the heat dissipation of the LSI, as shown in FIG. 16 (d), it is also possible to improve the thermal contact with the substrate by applying solder or the like to 511A, 512A, 513A,. It is. Here, a situation in which the heat conduction good material 704 is provided together with the solder balls is shown.
[0081]
FIG. 17 shows the present invention. 2 Reference It is a top view of the mounting substrate of LSI which shows an example.
[0082]
In FIG. 17, 1000 is a support, on which metal pieces (rectangular parts) 1210, 1220, 1230, 1240, 1250, 1260 and metal pieces (circular parts) 1010, 1020,... 1050,. ing. As an example of the manufacturing method, reference numeral 1000 denotes a Kapton tape coated with an adhesive as a support. A metal substrate is attached to the tape, and an arrangement of metal pieces as shown in the figure is obtained by etching.
[0083]
Next, wire bonding is performed to the metal pieces 1010, 1020,..., 1050, from the LSI pads (electrodes) obtained by die bonding the LSI to the metal pieces 1210 in the same manner as in FIG. The same applies to the metal pieces 1220, 1230,.
[0084]
Further, after sufficiently covering the entire surface of the epoxy resin, as already described in the first embodiment, it is cured by pressing and heating with a hot press. Then, in the same way, 1 reference As shown in the example, solder resist is applied and solder balls are installed, and then the positions of C1, C3, C5,..., C2, C4, C6, C8, etc., indicated by the one-dot broken line in FIG.
[0085]
FIG. 18 shows the present invention. 3 Reference FIG. 19 is a cross-sectional view taken along the line FF ′ of FIG. 18. Here, description will be made with reference to FIG. 18, but the same applies to other small package regions. this reference In the example, the metal piece also serves as a wiring.
[0086]
In this figure, a wire from an LSI pad is bonded to the metal piece 4030, but no solder ball is placed on the back surface of the metal piece 4030. The metal piece 4030 reaches the metal piece 4032 through the wiring 4031 connected thereto. The wiring 4031 passes directly under the LSI. A solder ball for mounting is formed on the back surface of the metal piece 4032.
[0087]
Further, a wire from the LSI pad is also bonded to the metal piece 4060, but reaches the metal piece 4062 through the wiring 4061, and a solder ball is formed on the back surface of the metal piece 4062. Similarly, a wire is connected to the metal piece 4110, but no solder ball is formed on the back surface of the metal piece 4110, and reaches the metal piece 4112 through the wiring 4111 connected to the metal piece 4110. Is installed.
[0088]
Here, the work of obtaining the shape of the metal piece may be before the LSI is mounted or after the resin is cured. In order to fix the LSI, the wirings 4111, 4031, etc. can be designed to be wide, and metal pieces that are not electrically connected are placed in locations corresponding to the regions 4210 ′, 4220 ′,. It may be done (not shown).
[0089]
Epoxy resin mold, solder mask application, solder ball installation, resin cutting, etc. 2 Reference Example and number 3 Reference Exactly the same as the example. FIG. 19 shows a cross-section of the main part at a location corresponding to the line FF ′ in FIG. 18 after the completion of all the steps.
[0090]
In FIG. 19, 4059 and 4160 are solder balls, 4100 is a solder resist, 4406 and 4416 are wires, 4514 is an LSI, and 4650 is a mold resin.
[0091]
20 to 22 show the first aspect of the present invention. 4 Reference FIG. 20 is a perspective view of an LSI mounting board, FIG. 21 is a rear view of FIG. 20, and FIG. 22 is a cross-sectional view taken along line GG ′ of FIG.
[0092]
this reference In the example, a so-called multichip module system will be described.
[0093]
The LSI 4020, the LSI 4030, and the chip component 4040 are mounted on the BGA and include the multilayer wiring 4500.
[0094]
this reference In the example process, the LSI 4020, the LSI 4030, and the chip component 4040 are die-bonded at predetermined positions on the metal plate 4010 (the metal plate 4011 is the first plate). 1 reference Since it is similar to the one in the example, reference Not shown in the example). The die bonding is performed as shown in FIG. However, in this step, the substrate is 4011, and the wiring pattern as shown in the figure has not been formed yet. The mounting work is done as it is formed. This die bonding process can be carried out by a general connection technique.
[0095]
Next, wire bonding is performed from the pads of the LSI 4020 and the LSI 4030 to the metal plate 4011 at predetermined positions. The procedure for this wire bond is 1 reference Same as example. Further, the multilayer wiring portion 4500 is formed by a bonding technique or the like.
[0096]
The order of bonding of LSI, chip parts, and wires is not particular.
[0097]
These LSI 4020 and LSI 4030, chip component 4040, multilayer wiring 4500, and a large number of bonded wires are regularly formed on a metal plate 4011 as shown in FIG.
[0098]
Next 1 reference As in the example, an epoxy resin 4650 is deposited on the entire surface, and heated and pressed by a hot press to cure the epoxy resin. Furthermore, from the exposed side of the metal plate 4011, this is also 1 reference Etching is performed in the same process as the example. FIG. 21 shows the state after the etching process.
[0099]
In FIG. 21, LSIs 4020 and 4030 are connected to the opposite surface of 4071 and 4072. Reference numeral 4040 denotes a chip component. In addition, the substrate 4011 is etched to form metal pieces 4401, 4402, 4403, 4404, 4405, 4406,.
[0100]
In this BGA, the solder balls for connection are installed at both ends of the completed module. Based on this policy, a soldering resist was applied by an established method, and then solder balls were installed. Further, cutting was performed along the dashed lines C1, C3, C5,..., C2, C4, C6, C8.
[0101]
As shown in FIG. 22, solder balls 4033 and 4034 and a solder resist 4100 are formed in the cut small package.
[0102]
FIG. 23 shows the present invention. 5 Reference FIG. 24 is a plan view of an LSI mounting board showing an example. 5 Reference FIG. 24 is a cross-sectional view (cross-sectional view taken along line HH ′ of FIG. 23) of a small package showing an example.
[0103]
this reference In the example, a solder ball for BGA connection is also installed directly under the LSI.
[0104]
First on a metal substrate (not shown) 1 reference As in the example, a plurality of LSIs are die-bonded, but before the die-bonding, insulating sheets 5210, 5220,..., 5260 are bonded to the place where the LSIs are installed. (FIG. 23 is a diagram after the metal piece 1010 is etched, but the relationship between the LSI 1021 and the insulating sheet 5210 and the like can be understood from this diagram).
[0105]
After the die bonding of the LSI, wire bonding is performed from each pad of the LSI to each of the metal pieces 1010, 1020, 1030, 1040, 1050,... Shown in FIG. This process is almost the same as the first embodiment. Further, epoxy resin is deposited (not shown) and the resin is cured by heating and pressing.
[0106]
Next, the metal plate 4011 is etched as shown in FIG. In this figure, a wiring 1021A is connected to a metal piece 1020 (wire is connected to the back surface), and further reaches a metal piece 1022 directly below the LSI 1021. Solder balls are installed on the metal piece 1022 later. The same applies to the metal piece 1121.
[0107]
After the solder balls are installed, cutting is performed along the dashed lines C1, C3, C5,..., C2, C4, C6, C8,.
[0108]
Furthermore, the following usage forms can be taken.
[0109]
First 1 reference In the example, the material of the metal substrate is copper or Kovar, but it is not limited to these metals, and copper alloys or other metals can be used, and the surface plating is not specified. .
[0110]
For other metal substrates reference The same applies to the examples. Further, the thickness is not limited.
[0111]
Of the present invention reference In the example, the mounting of the LSI has been described by wire bonding, but it is needless to say that it can be performed by other methods such as a flip chip method.
[0112]
Moreover, it demonstrated as an epoxy resin as a molding material which molds LSI etc. Depending on the situation used, for example, heat-resistant epoxy resin, polyimide resin, etc. should be used in an atmosphere that requires heat resistance.
[0113]
First 1 reference In the example, it is assumed that a resin film is inserted between the hot press and the resin at the time of pressing, but this prevents adhesion between the resin to be cured and the press. reference The same applies to the examples. Paper or the like may be used instead of the resin film. Often unnecessary.
[0114]
the above reference In the example, it was explained that the module is connected to the outside with solder balls. However, depending on the situation, it is possible to connect lead wires and lead terminals instead of solder balls, and a mounting method similar to a so-called leadless package is also possible.
[0115]
Since it is configured as described above, the connection point by the solder ball can be installed at the most efficient place.
[0116]
In the conventional method using the lead frame, the LSI pad and the package pin correspond to each other as they are, so there is no degree of freedom in design, and as a result, the wiring of the printed circuit board on which the LSI is mounted often needs to be largely routed. Also, even with BGA, the total number of printed circuit boards increased when trying to change the arrangement inside, leading to an increase in price.
[0117]
In the structure of the present invention, the arrangement of the connection points can be easily changed.
[0118]
Furthermore, it is possible to obtain an MCM (multichip module) that does not use a printed circuit board. In recent years, with the development of electronic devices, for example, there is a large demand for installing a low-cost MCM in the vicinity of an automobile engine. A conventional module comprising an FR-4 substrate has a problem in heat resistance and cannot be mounted.
[0119]
Furthermore, the MCM according to the present invention can sufficiently cope.
[0120]
In addition, it is easier to manufacture than a normal BGA. Further, since no printed circuit board is used, warpage is unlikely to occur during mounting, which is convenient for mounting.
[0121]
Further, the present invention is not limited to the above-described embodiments, and various modifications can be made based on the spirit of the present invention, and they are not excluded from the scope of the present invention.
[0122]
【The invention's effect】
As described above in detail, according to the present invention, the following effects can be obtained.
[0123]
(1) A package can be manufactured without forming bumps on an LSI, and a single-layer wiring board is used, so that the price can be kept low.
[0124]
In addition, since the LSI is mounted on the single-layer wiring board and the package is manufactured, the size can be reduced and the price can be kept low.
[0125]
(2) Since the terminals are formed in the periphery of the LSI, in addition to the configuration of (1), a sufficient space can be secured between the terminals to ensure reliable connection.
[0126]
(3) Since the bumps formed on the single-layer wiring board are arranged within the area of the LSI, in addition to the configuration of (1), the degree of integration can be increased and the size can be reduced.
[0127]
(4) Since the LSI is mounted on the single-layer wiring board having a substantially LSI area and the package is manufactured, the size can be reduced and the price can be kept low.
[0128]
(5) Since the electrode part in which the tip or middle part of the metal wiring board protrudes from the opening of the single-layer wiring board is formed, the degree of integration can be increased and a low-cost chip size package can be obtained.
[0129]
Further, since no solder ball is used, the connection portion is hardly damaged. It is convenient for device evaluation before mounting.
[0130]
(6) Many small packages can be manufactured at a low cost by a simple process.
[0131]
(7) A small package (BGA) can be obtained without using a conventional printed circuit board.
[0132]
(8) Since a printed circuit board is not used, there is no worry about peeling between the epoxy resin and the circuit board. Since a so-called mold is not used, it is not necessary to add a release agent to the epoxy resin, and a coupling agent that improves the adhesion between the metal and the epoxy resin can be sufficiently used.
[0133]
Therefore, the connection between the resin and the metal and the resin and the LSI can be ensured, and a highly reliable small package can be obtained.
[0134]
Since the signal passing through the wire from the LSI pad reaches the solder ball for direct connection, the connection distance can be shortened and a small package with good electrical characteristics can be obtained.
[0135]
Since the number of man-hours is small and the materials are also small, a low-priced package can be obtained.
[0136]
Less initial investment because no mold is required.
[0137]
Furthermore, since the metal piece has already been formed when the resin is cured, the occurrence of stress due to the difference in thermal expansion coefficient between the resin and the metal is extremely small.
[Brief description of the drawings]
FIG. 1 is a plan view of a single-layer resin substrate for mounting an LSI according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG.
FIG. 3 is a sectional view of a small package having a resin substrate according to the first embodiment of the present invention.
FIG. 4 is a plan view of a single-layer resin substrate for mounting an LSI according to a second embodiment of the present invention.
FIG. 5 is a cross-sectional view (cross-section corresponding to the line BB ′ in FIG. 4) of a small package in which an LSI is mounted on a resin substrate according to a second embodiment of the present invention.
FIG. 6 is a plan view of a single-layer resin substrate for mounting an LSI according to a third embodiment of the present invention.
7 is a cross-sectional view (cross-section corresponding to the line CC ′ in FIG. 6) of a small package in which an LSI is mounted on a resin substrate according to a third embodiment of the present invention.
FIG. 8 is a plan view of a single-layer resin substrate for mounting an LSI according to a fourth embodiment of the present invention.
FIG. 9 is a cross-sectional view taken along the line DD ′ of FIG.
FIG. 10 is a sectional view of a small package having a resin substrate according to a fourth embodiment of the present invention.
FIG. 11 is an overall cross-sectional view of a conventional chip size package mounted on a ceramic substrate.
12 is an enlarged cross-sectional view of a part A in FIG.
FIG. 13 shows the first of the present invention. 1 reference It is a perspective view which shows the mounting substrate of LSI which shows an example.
14 is a cross-sectional view taken along line EE ′ of FIG.
FIG. 15 shows the present invention. First reference It is a top view of the mounting substrate of LSI which shows an example.
FIG. 16 shows the present invention. First reference It is manufacturing process sectional drawing of the small package which shows an example.
FIG. 17 shows the first of the present invention. 2 Reference It is a top view of the mounting substrate of LSI which shows an example.
FIG. 18 shows the first of the present invention. 3 Reference It is a top view of the mounting substrate of LSI which shows an example.
19 is a sectional view taken along line FF ′ of FIG.
FIG. 20 shows the first of the present invention. 4 Reference It is a perspective view of the mounting substrate of LSI which shows an example.
FIG. 21 is a back view of FIG. 20;
22 is a cross-sectional view taken along the line GG ′ of FIG.
FIG. 23 shows the first of the present invention. 5 Reference It is a top view of the mounting substrate of LSI which shows an example.
FIG. 24 shows the first of the present invention. 5 Reference FIG. 24 is a cross-sectional view (a cross-section corresponding to the line HH ′ in FIG. 23) of a small package showing an example.
[Explanation of symbols]
100, 200, 300 Resin substrate
101-108, 201-208 copper wiring board
111-118, 211, 214, 218, 311-318 land
121-128, 221,224,228,321-328,421-428 hole
130, 151, 511A, 512A, 513A,... 516A Die pad
131 opening
140, 240, 350, 450, 511-516, 1021, 4020, 4030, 4514 LSI
141, 142, 241, 242, 521, 522, 523, ... 531, 536, 541, 542, 543, ..., 556, 561, ... 563, ... 571, 4406, 4416 wires
143, 243, 4650 Mold resin
152,153,234,238,334,338,702,703,4033,4034,4059,4160 Solder ball
231,341 Insulation sheet
301-308 Metal wiring board
344, 348, 454, 458 Bump
400 Insulating substrate
401-408 Wiring board
411,414,418 terminals
500 Metal substrate
501, 502 ... Reference hole
610, 611, 612, 614, 620, 621, 631, 632 Circle
650, 4650 resin
701, 4100 Solder resist
704 Good thermal conductivity material
1000 Kapton tape (support)
1010, 1020, 1022, ..., 1050, 1160, 1210, 1220, 1230, 1240, 1250, 1260, 4030, 4032, 4060, 4062, 4110, 4112, 4401, 4402, ... 4406 Metal pieces
1021A, 1031, 1061, 1111, 4031, 4061, 4111 wiring
4011 Metal plate
4040 chip parts
4500 multilayer wiring
5210, 5220, ..., 5260 Insulation sheet

Claims

(A) A semiconductor chip having a plurality of electrodes on the first surface of a metal substrate having a first surface, a second surface opposite to the first surface, and a reference hole. Mounting process,
(B) connecting the plurality of electrodes and the first surface of the metal substrate with a wire with reference to the reference hole;
(C) sealing the first surface of the semiconductor chip, the wire and the metal substrate with a sealing resin;
(D) separating the metal plate corresponding to each of the electrodes;
A method for manufacturing a semiconductor device, comprising:

2. The method of manufacturing a semiconductor device according to claim 1, wherein a plurality of the semiconductor chips are mounted on the first surface of the metal plate, and the metal substrate includes the plurality of semiconductor chips by the sealing resin. A method of manufacturing a semiconductor device, comprising: sealing the first surface of the semiconductor chip and then dividing the semiconductor chip between the semiconductor chips.

3. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of forming solder balls on the second surface of the separated metal substrate after separating the metal substrate. Manufacturing method.

(A) A semiconductor chip having a plurality of electrodes on the first surface of a metal substrate having a first surface, a second surface opposite to the first surface, and a reference hole. Mounting process,
(B) electrically connecting the plurality of electrodes and the first surface of the metal substrate;
(C) sealing the first surface of the semiconductor chip and the metal substrate with a sealing resin;
(D) separating the metal plate in correspondence with each of the electrodes based on the reference hole;
A method for manufacturing a semiconductor device, comprising:

5. The method of manufacturing a semiconductor device according to claim 4, wherein a plurality of the semiconductor chips are mounted on the first surface of the metal plate, and the metal substrate includes a space between the plurality of semiconductor chips by the sealing resin. A method of manufacturing a semiconductor device, comprising: sealing the first surface of the semiconductor chip and then dividing the semiconductor chip between the semiconductor chips.

6. The method of manufacturing a semiconductor device according to claim 4, further comprising a step of forming solder balls on the second surface of the separated metal substrate after separating the metal substrate. Device manufacturing method.