JPS6159586A - Ｉｃカ−ド読取書込装置 - Google Patents
Ｉｃカ−ド読取書込装置Info
- Publication number
- JPS6159586A JPS6159586A JP59180617A JP18061784A JPS6159586A JP S6159586 A JPS6159586 A JP S6159586A JP 59180617 A JP59180617 A JP 59180617A JP 18061784 A JP18061784 A JP 18061784A JP S6159586 A JPS6159586 A JP S6159586A
- Authority
- JP
- Japan
- Prior art keywords
- card
- cpu
- voltage
- writing
- write voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＩＣカード読取書込装置に係る。ＩＣカードは
カードにＩＣを搭載したもので、記憶容量が大きく、ま
たカード使用中にＩＣ内部のメモリにデータを書き込む
ことができるので、磁気カードを上廻る用途が見込める
ものとして、ＩＣカード読取書込装置と共に開発が進め
られている。
カードにＩＣを搭載したもので、記憶容量が大きく、ま
たカード使用中にＩＣ内部のメモリにデータを書き込む
ことができるので、磁気カードを上廻る用途が見込める
ものとして、ＩＣカード読取書込装置と共に開発が進め
られている。
従来の技術
ＩＣカードのＩＣはＣＰＵと書込用メモリとしてのＦ
ＲＯＭ （グロダラム可能なＲＯＭ ）を内蔵している
。
ＲＯＭ （グロダラム可能なＲＯＭ ）を内蔵している
。
ＩＣカード読取書込装置にＩＣカードを挿入すると、Ｉ
Ｃカード読取書込装置のＣＰＵがＩＣカードのＣＰＵと
の間で信号を送受信する。そし−て、ＩＣカードのＦ
ＲＯＭへデータを書込む場合、ＩＣカードのＣＰＵの駆
動電圧と一般的に異なる書込電圧に切換えてから書込を
行なう。
Ｃカード読取書込装置のＣＰＵがＩＣカードのＣＰＵと
の間で信号を送受信する。そし−て、ＩＣカードのＦ
ＲＯＭへデータを書込む場合、ＩＣカードのＣＰＵの駆
動電圧と一般的に異なる書込電圧に切換えてから書込を
行なう。
発明が解決しようとする問題点
ＩＣカード読取書込装置でＩＣカードのＣＰＵを駆動す
る電圧は一般に同一（５ｖ）であるが、ＦＲＯＭに供給
すべき書込電圧（Ｖ、、）は、ＩＣカードの種類によっ
て内蔵されているＦ ＲＯＭの仕様が異なるために、異
なる場合が考えられる。従来、通常のＰ ＲＯＭ Ｏ書
込電圧は３９ｉ類程度（１２Ｖ、 ２１Ｖ、 ２５Ｖ）
に分れている。また、ＩＣカードの場合には内部素子が
よ９高密度であるから、低電圧（５Ｖ程度）下での書き
込みが行なわれることも予想される。このようにＩＣカ
ードによって異なる書込電圧に対応して、ＩＣカード読
取書込装置の書込電圧を簡単に切り換え得ることが望ま
しい。
る電圧は一般に同一（５ｖ）であるが、ＦＲＯＭに供給
すべき書込電圧（Ｖ、、）は、ＩＣカードの種類によっ
て内蔵されているＦ ＲＯＭの仕様が異なるために、異
なる場合が考えられる。従来、通常のＰ ＲＯＭ Ｏ書
込電圧は３９ｉ類程度（１２Ｖ、 ２１Ｖ、 ２５Ｖ）
に分れている。また、ＩＣカードの場合には内部素子が
よ９高密度であるから、低電圧（５Ｖ程度）下での書き
込みが行なわれることも予想される。このようにＩＣカ
ードによって異なる書込電圧に対応して、ＩＣカード読
取書込装置の書込電圧を簡単に切り換え得ることが望ま
しい。
問題点を解決するための手段
上記問題点を解決するための本発明による手段は、電源
と、ＩＣカードからの情報にもとづいて出力の書込電圧
を制御する念めの指示を行な５書込電圧切換制御手段と
、その指示に従って電源の出力電圧を指定された書込電
圧に変換する電圧変換回路とからなる。
と、ＩＣカードからの情報にもとづいて出力の書込電圧
を制御する念めの指示を行な５書込電圧切換制御手段と
、その指示に従って電源の出力電圧を指定された書込電
圧に変換する電圧変換回路とからなる。
作用
本発明では、Ｆ ＲＯＭへの書き込みの際、ＩＣカード
が指定する書込電圧のデータをＩＣカード読取装置内の
ＣＰＵ （マイコン）が読取シ、ＣＰＵの制御によって
書込電圧を所望の書込電圧に設定する。
が指定する書込電圧のデータをＩＣカード読取装置内の
ＣＰＵ （マイコン）が読取シ、ＣＰＵの制御によって
書込電圧を所望の書込電圧に設定する。
すなわち、書込電圧の切換はマイコン制御によって自動
的に行なわれる。また、本発明のＩＣカード読取書込装
置では、電源の出力電圧を何種類かの書込電圧に変換す
る電圧変換回路を有しているので、１種類の電源を用い
て、必要な多種類の書込電圧の設定が可能になる。
的に行なわれる。また、本発明のＩＣカード読取書込装
置では、電源の出力電圧を何種類かの書込電圧に変換す
る電圧変換回路を有しているので、１種類の電源を用い
て、必要な多種類の書込電圧の設定が可能になる。
実施例
図面を参照して本発明の実施例について説明する。
第１図は本発明の詳細な説明するブロック図である。Ｉ
Ｃカード読取書込装置１１は電源１２゜電圧変換回路１
３．および書込電圧切換制御手段を有している。書込電
圧切換制御手段は、実際には、ＩＣカード読取書込装置
１１の読取書込操作を担うマイコン（図では便宜上ｒ
ＣＰＵ■」と標記する。）１４の一部である。一方、Ｉ
Ｃカード１５のＩＣはデータ処理部（図では便宜上ｒ
ＣＰＵ■」と標記する。）１６と書込用ＲＯＭ１７を有
する。ＩＣカード読取書込装置１１（７）ＣＰＵ■１４
と電圧切換回路１３の間、ＩＣカード１５のＣＰＵ■と
ＲＯＭ１７の間はデータバス１８．１９で結ばれておシ
、またＩＣカード１５をＩＣカード読取書込装置に挿入
するとＣＰＵ■１４とＣＰＵ■１６の間もデータバスで
結ばれるようになっている。
Ｃカード読取書込装置１１は電源１２゜電圧変換回路１
３．および書込電圧切換制御手段を有している。書込電
圧切換制御手段は、実際には、ＩＣカード読取書込装置
１１の読取書込操作を担うマイコン（図では便宜上ｒ
ＣＰＵ■」と標記する。）１４の一部である。一方、Ｉ
Ｃカード１５のＩＣはデータ処理部（図では便宜上ｒ
ＣＰＵ■」と標記する。）１６と書込用ＲＯＭ１７を有
する。ＩＣカード読取書込装置１１（７）ＣＰＵ■１４
と電圧切換回路１３の間、ＩＣカード１５のＣＰＵ■と
ＲＯＭ１７の間はデータバス１８．１９で結ばれておシ
、またＩＣカード１５をＩＣカード読取書込装置に挿入
するとＣＰＵ■１４とＣＰＵ■１６の間もデータバスで
結ばれるようになっている。
操作を説明すると、ＩＣカード１５をＩＣカード読取書
込装置１１の所定の入口に挿入すると、ＩＣカード１５
に設けられた端子を介してＩＣカード１５のＣＰＵ０１
６とＩＣカード読取書込装置１１のＣＰＵ■１４が接続
され、ＣＰＵ■１６の駆動電圧（例えばＳＶ）においテ
ＣＰＵ■１４とＣＰＵ■１６の間の信号の交換が行なわ
れる。そして、カード挿入時にＣＰＵ■１６からＣＰＵ
■１４にＲＯＭ １７の書込電圧（例えば２１ｖ）が指
示され、この指示に従ってＩＣカード１５に書込みを行
なうべき場合がくると、ＩＣカード１５が書込を受入れ
る準備が完了した後ＣＰＵ■１４が書込電圧切換回路１
３を制御する。これによって、電源１２の出力電圧が書
込電圧切換回路１３を介して所定の書込電圧（２１Ｖ）
に変換され、この書込電圧がＲＯＭ １７に供給されて
、書き込みが行なわれる。
込装置１１の所定の入口に挿入すると、ＩＣカード１５
に設けられた端子を介してＩＣカード１５のＣＰＵ０１
６とＩＣカード読取書込装置１１のＣＰＵ■１４が接続
され、ＣＰＵ■１６の駆動電圧（例えばＳＶ）においテ
ＣＰＵ■１４とＣＰＵ■１６の間の信号の交換が行なわ
れる。そして、カード挿入時にＣＰＵ■１６からＣＰＵ
■１４にＲＯＭ １７の書込電圧（例えば２１ｖ）が指
示され、この指示に従ってＩＣカード１５に書込みを行
なうべき場合がくると、ＩＣカード１５が書込を受入れ
る準備が完了した後ＣＰＵ■１４が書込電圧切換回路１
３を制御する。これによって、電源１２の出力電圧が書
込電圧切換回路１３を介して所定の書込電圧（２１Ｖ）
に変換され、この書込電圧がＲＯＭ １７に供給されて
、書き込みが行なわれる。
第２図は書込電圧切換制御手段の一部と電圧変換回路の
例を示す回路図である。同図において、２１はＩＣカー
ド読取書込装置のＣＰＵ （第１図のＣＰＵ■）、２２
はスイッチングレギュレータ回路、２３はスイッチング
レギュレータ回路の出力を調整するための回路、２４は
電源接続端子、２５は書込電圧出力端子である。ＣＰＵ
２１で回路２３を介してスイッチングレギュレータ回
路２２が制御され、その結果、電源電圧ｖ、ｎがスイッ
チングレギュレータ回路２２を介して所定の書込電圧ｖ
ｐｐに変換される。ＣＰＵ２１は、ＩＣカードからの情
報にもとづいて所望の、書込電圧を達成すべく回路２３
を制御する。
例を示す回路図である。同図において、２１はＩＣカー
ド読取書込装置のＣＰＵ （第１図のＣＰＵ■）、２２
はスイッチングレギュレータ回路、２３はスイッチング
レギュレータ回路の出力を調整するための回路、２４は
電源接続端子、２５は書込電圧出力端子である。ＣＰＵ
２１で回路２３を介してスイッチングレギュレータ回
路２２が制御され、その結果、電源電圧ｖ、ｎがスイッ
チングレギュレータ回路２２を介して所定の書込電圧ｖ
ｐｐに変換される。ＣＰＵ２１は、ＩＣカードからの情
報にもとづいて所望の、書込電圧を達成すべく回路２３
を制御する。
回路２３において、お互いに並列接続された複数個（図
では３個）の抵抗ｒｌ ｌ ｒｚ １ ｒ３にはそれぞ
れ直列にトランジスタＴｒｏ、 ｌ Ｔｒｌ ｒ Ｔｒ
２が接続され、これらのトランジスタＴｒｏ ＋Ｔｒｌ
＋Ｔｒ３はＣＰＵ ２１の出力によってスイッチン
グ制御されるようになっている。また、これら複数個の
並列抵抗ｒｌ＋ｒｇｓｒ３は抵抗Ｒ１と直列に接続され
、その中間点はスイッチングレギュレータ回路２２のコ
ンパレータ３１の一方の端ａに接続されている。
では３個）の抵抗ｒｌ ｌ ｒｚ １ ｒ３にはそれぞ
れ直列にトランジスタＴｒｏ、 ｌ Ｔｒｌ ｒ Ｔｒ
２が接続され、これらのトランジスタＴｒｏ ＋Ｔｒｌ
＋Ｔｒ３はＣＰＵ ２１の出力によってスイッチン
グ制御されるようになっている。また、これら複数個の
並列抵抗ｒｌ＋ｒｇｓｒ３は抵抗Ｒ１と直列に接続され
、その中間点はスイッチングレギュレータ回路２２のコ
ンパレータ３１の一方の端ａに接続されている。
並列抵抗ｒ１ｚｒ２ｒｒ３ と直列に接続されたトラン
ジスタＴｒｏ ｚ Ｔｒｌ ｒ Ｔｒ２ がＣＰＵ
２１によってスイッチングされると並列抵抗ｒｌ ＋
ｒｚ ） ｒ３の合計抵抗Ｒ２はトランジスタＴｒＯ＋
Ｔｒｌ ＋Ｔｒ２のスイッチングの仕方に応じて何種類
かに変化する。
ジスタＴｒｏ ｚ Ｔｒｌ ｒ Ｔｒ２ がＣＰＵ
２１によってスイッチングされると並列抵抗ｒｌ ＋
ｒｚ ） ｒ３の合計抵抗Ｒ２はトランジスタＴｒＯ＋
Ｔｒｌ ＋Ｔｒ２のスイッチングの仕方に応じて何種類
かに変化する。
並列抵抗がｒｌ ＋ ｒ２１ ｒｌの３個の場合、合計
抵抗Ｒ２は下記表の７穏類の値を取ることができる。
抵抗Ｒ２は下記表の７穏類の値を取ることができる。
表
スイッチングレギュレータ回路２２は、既存のスイッチ
ングレギュレータ用ＩＣを用いることができる。スイッ
チングレギュレータ回路２２のコンパレータ３１の一方
の端ａに書込電圧Ｖ が抵抗ｐ Ｒ１を介してフィードバックされる。スイッチングレギ
ュレータ回路２２はコンパレータ３１のもう一方の端す
に与えられた基準電圧ｖｒｅｆ と、前記の端ａへの入
力電圧を等しくするように働く。
ングレギュレータ用ＩＣを用いることができる。スイッ
チングレギュレータ回路２２のコンパレータ３１の一方
の端ａに書込電圧Ｖ が抵抗ｐ Ｒ１を介してフィードバックされる。スイッチングレギ
ュレータ回路２２はコンパレータ３１のもう一方の端す
に与えられた基準電圧ｖｒｅｆ と、前記の端ａへの入
力電圧を等しくするように働く。
従って、抵抗Ｒ２の両端間にかかる電圧はｖｒｅｆに等
しくなシ、その結果、直列抵抗Ｒ１ｘ Ｒ２の両端間に
かかる電圧Ｖ は下記式で表わされる値にｐ なる。
しくなシ、その結果、直列抵抗Ｒ１ｘ Ｒ２の両端間に
かかる電圧Ｖ は下記式で表わされる値にｐ なる。
尚、図中、３２は発振器で、Ｌはコイルで発振回路の一
部をなしているり こうして、基準電圧ｖｒｅｆおよび抵抗Ｒ１を一定にし
ておけば、ＣＰＵ ２１でトランジスタＴｒＯｒ Ｔｒ
１＋Ｔｒ２をスイッチング制御して並列抵抗ｒ１１ ｒ
２＋ ｒｌの合計抵抗Ｒ２を変えることによって、書込
電圧ｖｐｐを変えることができる。前述の如く、並列抵
抗が３個からなっていれば、抵抗Ｒ２の抵抗値を７種類
に変えることができ、書込電圧ｖｐｐも７種類に設定で
きる。
部をなしているり こうして、基準電圧ｖｒｅｆおよび抵抗Ｒ１を一定にし
ておけば、ＣＰＵ ２１でトランジスタＴｒＯｒ Ｔｒ
１＋Ｔｒ２をスイッチング制御して並列抵抗ｒ１１ ｒ
２＋ ｒｌの合計抵抗Ｒ２を変えることによって、書込
電圧ｖｐｐを変えることができる。前述の如く、並列抵
抗が３個からなっていれば、抵抗Ｒ２の抵抗値を７種類
に変えることができ、書込電圧ｖｐｐも７種類に設定で
きる。
尚、第２図の回路はあくまで例であって限定的なもので
はない。ｇに、スイッチングレギュレータ回路の種類と
接続法はその他の適当なものでもよい。
はない。ｇに、スイッチングレギュレータ回路の種類と
接続法はその他の適当なものでもよい。
発明の効果
本発明によ５．ｒｃカードの内部メモリへの書込電圧を
マイコンを利用して容易に切）換えることができ、かつ
１穏類の電源から何種類もの書込電圧が設定できるので
合理的である。
マイコンを利用して容易に切）換えることができ、かつ
１穏類の電源から何種類もの書込電圧が設定できるので
合理的である。
第１図は本発明の構成を示すブロック図、第２図は本発
明の実施例の要部回路図である。 ２１・・・ＣＰＵ、２２・・・スイッチングレギュレー
タ回路、２４・・・電源端子、２５・・・書込電圧出力
端子、３１・・・コンパレータ、３２・・・発Ｍ 器。 第１図 第２図 升理士山口昭之
明の実施例の要部回路図である。 ２１・・・ＣＰＵ、２２・・・スイッチングレギュレー
タ回路、２４・・・電源端子、２５・・・書込電圧出力
端子、３１・・・コンパレータ、３２・・・発Ｍ 器。 第１図 第２図 升理士山口昭之
Claims (1)
- １．電源と、ＩＣカードからの情報にもとづいて書込電
圧を該ＩＣカードが指定する書込電圧に制御するための
指示を行なう書込電圧切換制御手段と、前記電源からの
電圧を該書込電圧切換制御手段からの指示に従って前記
ＩＣカードが指定する前記書込電圧に変換する電圧変換
回路とを有することを特徴とするＩＣカード読取書込装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59180617A JPS6159586A (ja) | 1984-08-31 | 1984-08-31 | Ｉｃカ−ド読取書込装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59180617A JPS6159586A (ja) | 1984-08-31 | 1984-08-31 | Ｉｃカ−ド読取書込装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6159586A true JPS6159586A (ja) | 1986-03-27 |
Family
ID=16086354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59180617A Pending JPS6159586A (ja) | 1984-08-31 | 1984-08-31 | Ｉｃカ−ド読取書込装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6159586A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4920256A (en) * | 1987-03-02 | 1990-04-24 | Crouzet | Universal electronic payment terminal base including memory card programming voltage booster |
| US5128523A (en) * | 1989-11-07 | 1992-07-07 | Laboratoire Europeen De Recherches Electroniques Avancees Societe En Nom Collectif | Microcontrolled reader for smart cards |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59107483A (ja) * | 1982-12-10 | 1984-06-21 | Nippon Telegr & Teleph Corp <Ntt> | Ｉｃカ−ドへの書込み処理方法 |
-
1984
- 1984-08-31 JP JP59180617A patent/JPS6159586A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59107483A (ja) * | 1982-12-10 | 1984-06-21 | Nippon Telegr & Teleph Corp <Ntt> | Ｉｃカ−ドへの書込み処理方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4920256A (en) * | 1987-03-02 | 1990-04-24 | Crouzet | Universal electronic payment terminal base including memory card programming voltage booster |
| US5128523A (en) * | 1989-11-07 | 1992-07-07 | Laboratoire Europeen De Recherches Electroniques Avancees Societe En Nom Collectif | Microcontrolled reader for smart cards |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4291370A (en) | Core memory interface for coupling a processor to a memory having a differing word length | |
| CN1742458B (zh) | 在调试过程中用于控制数据处理系统的方法和设备 | |
| US4810948A (en) | Constant-voltage regulated power supply circuit | |
| US4547853A (en) | Electronic postage meter reset circuit | |
| EP0337368B1 (en) | Controller | |
| US5172342A (en) | Portable semiconductor memory unit | |
| DE3280331D1 (de) | Steuervorrichtung fuer einen schrittmotor. | |
| Tanaka et al. | A quick intelligent program architecture for 3 V-only NAND-EEPROMs | |
| JPS6159586A (ja) | Ｉｃカ−ド読取書込装置 | |
| JP2735435B2 (ja) | メモリカードのメモリ制御用回路 | |
| US5034674A (en) | Motor driving voltage control device | |
| CN104008074B (zh) | 大规模集成电路和信息处理系统 | |
| US6175521B1 (en) | Voltage regulator for programming electrically programmable non-volatile memory cells in a cell matrix | |
| JPS623516B2 (ja) | ||
| JPS622399B2 (ja) | ||
| US7457068B2 (en) | Magnetic disk drive with efficient power generation | |
| JPH041704B2 (ja) | ||
| CN108702087B (zh) | 多重模式低电流双电压的自我调节lcd泵系统 | |
| JPH09212598A (ja) | Ｉｃカード用携帯端末装置 | |
| US6870701B2 (en) | Motor driving device and disk device | |
| JP2717662B2 (ja) | パルス幅変調回路及び該回路を用いた安定化電源 | |
| JPS6053399B2 (ja) | メモリコントロ−ル装置 | |
| JP2942809B2 (ja) | 非接触型ｉｃカード | |
| JPS63170712A (ja) | 電圧供給制御方式 | |
| JPS62254249A (ja) | カード記憶容量読取り方式 |