JPS6158857B2 - - Google Patents

Info

Publication number
JPS6158857B2
JPS6158857B2 JP54107251A JP10725179A JPS6158857B2 JP S6158857 B2 JPS6158857 B2 JP S6158857B2 JP 54107251 A JP54107251 A JP 54107251A JP 10725179 A JP10725179 A JP 10725179A JP S6158857 B2 JPS6158857 B2 JP S6158857B2
Authority
JP
Japan
Prior art keywords
data
line
signal
circuit
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54107251A
Other languages
English (en)
Other versions
JPS5631120A (en
Inventor
Hiroyoshi Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10725179A priority Critical patent/JPS5631120A/ja
Publication of JPS5631120A publication Critical patent/JPS5631120A/ja
Publication of JPS6158857B2 publication Critical patent/JPS6158857B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明はデータ転送装置のインターフエース動
作を確認する方式に関する。
従来、データ転送装置のインターフエース動作
を確認するには、稼動時に接続される装置(接続
装置と称す)を接続してデータの送受信を実際に
行なつていた。しかし、この方法は、不良発生時
にデータ転送装置が悪いのか接続装置が不良なの
か判定すのに手間取るとともに、接続装置を用意
する必要がある不便がある。
本発明の目的は、接続装置と接続することなく
データ転送装置のインターフエース動作を容易に
確認できる方式を提供することにある。
しかして本発明によれば、データ転送装置のイ
ンターフエース線の制御線が折返され、また信号
線が折返えされるか特定レベルに固定され、この
状態でデータ転送装置は自装置の送信信号を受信
することによつてインターフエース動作を自己判
定する。
第1図は本発明の一実施例を示すブロツク図で
ある。
DAT1〜DAT8はインターフエース線の信号
線(データ線)、STBL,RMSEL,ACKXL,
SELALはインターフエース線の制御線である。
通常動作では、データ転送装置は信号線DAT1
〜DAT8を通じて接続装置(図示せず)からデ
ータ信号(DAT1〜DAT8と呼ぶ)をパラレル
受信し、制御線STBL,RMSELを通じて制御装
置(STBL,RMSELと呼ぶ)を受信し、また制
御線ACKXL、SELALを通じて制御信号
(ACKXL,SELALと呼ぶ)を接続装置へ送出す
る。DAT1〜DAT8は受信バツフア回路3で受
信され、その出力は受信データラツチ回路6で一
旦ラツチされて受信データ読取回路7に取込まれ
る。STBLおよびRMSELは受信バツフア回路4
で受信され、STBLの受信出力は受信データラツ
チ回路6のクロツク入力Cに供給され、RMSEL
の受信出力はコントロール信号読取回路8に供給
される。送信バツフア回路5は、インターフエー
ス信号制御回路9から入力される信号
ACKXLR,SELALRにしたがつてACKXL,
SELAL信号を出力する。
本データ転送装置の通常動作(接続装置を接続
した時の動作)を第2図のタイムチヤートによつ
て簡単に説明する。
RMSEL信号は接続装置により本装置に対して
データを送信する為の送信要求信号であり、
SELAL信号はこの送信要求RMSELに対して本装
置が受信可能であることを知らせる為の応答信号
である。STBL信号はDAT1〜DAT8のパラレ
ルデータの確立後に本装置に対してこのデータの
取込みを要求する信号である。ACKXL信号は1
データ(8ビツト)受信終了したことを接続装置
に知らせる為の応答信号である。さて、RMSEL
信号がローレベルになり、本装置が受信可能であ
れば、SELAL信号をローレベルにする。接続装
置はSELAL信号がローレベルになつたのを確認
して、DAT1〜DAT8にデータを確立し、
STBL信号をローレベルにする。本装置は、
STBL信号がローレベルの時にDAT1〜DAT8
のデータを取込み、受信終了時点でACKXL信号
をローレベルにする。以上で、1データ(8ビツ
ト)の受信動作が終了する。
再び第1図において、本発明のインターフエー
ス動作確認方式を実施するために、インターフエ
ース線群はインターフエースケーブル2を通じて
スイツチボツクス1に接続され、スイツチSW1
〜SW10によつて図示のように結線されてい
る。スイツチボツクス1内のスイツチSW1〜
SW8はパラレルデータDAT1〜DAT8を設定
する為のスイツチであり、各々、受信バツフア回
路3内のTTLゲート入力に接続されている為、
対応データをオンでローレベル、オフでハイレベ
ルに設定できる。スイツチSW9,SW10は折
返し試験の為に信号線STBLとACKL、および
SELALとRMSELをそれぞれ相互接続する為のス
イツチである。
試験時、スイツチSW9,SW10をオンにし
てインターフエース信号制御回路9より
SELALRをハイレベルにセツトすれば、送信バ
ツフア回路5がSELALをローレベルにする。
SELALはスイツチSW10によりRMSELに接続
されているので、ローレベルのRMSELが折返さ
れ、受信バツフア回路4を介してコントロール信
号読取回路8に読取られ受信可能状態となる。こ
のようにして、SELALに一致したRMSEL信号を
受信することができ、インターフエース線
(SELAL,RMSELの動作を確認することができ
る。同様に、インターフエース制御回路9より
ACKXLRにパルス信号を与えることにより、送
信バツフア回路5を介して第2図のような
ACKXL信号を送信することができる。これはス
イツチSW9によりSTBLに折返され、受信バツ
フア回路4を介して受信データラツチ回路6のク
ロツク入力Cに入る。またスイツチSW1〜SW
8によつて設定したデータは、受信バツフア回路
3を介して受信データラツチ回路6に入りSTBL
信号(クロツク入力)の立下りでラツチされ、受
信データ読取回路7に入る。以上により、スイツ
チSW1〜SW8で設定したデータが受信できた
かどうか確認することにより、本装置単体でイン
ターフエース動作の良否を判定することができ
る。
第3図は本発明の他の一実施例のブロツク図で
あり、第1図と同等部分には同符号が付してあ
る。
前記実施例との構成上の相違は、送信データバ
ツフア回路10および送信データ制御回路11が
付加され、インターフエース線の送受信側の信号
線がスイツチボツクス1内で折返されていること
である。
インターフエース動作確認時は、送信データを
送信データ制御回路11で作成し送信データバツ
フア回路10により送信し、スイツチボツクス1
で折返し受信バツフア回路3で受信させる。前記
実施例と同様に、ACKXL信号を起動して受信
し、送信データと受信データの比較を行うことに
よりインターフエース信号線の確認ができる。イ
ンターフエース制御線の動作は前記実施例と同様
である。
尚、スイツチボツクス1内のスイツチSW9,
SW10を廃止し制御線間を直接接続してもよ
い。
以上に述べたように、本発明によればデータ転
送装置に接続装置を接続することなく簡単にイン
ターフエース動作を確認でき、また接続装置を接
続した場合の障害発生時におけるような障害切分
けに手間取る等の不都合もなくなる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロツク図、
第2図は第1図のデータ転送装置のインターフエ
ース動作を説明するためのタイムチヤート、第3
図は本発明の他の一実施例を示すブロツク図であ
る。 1……スイツチボツクス、2……インターフエ
ースケーブル、3……受信バツフア回路、4……
受信バツフア回路、5……送信バツフア回路、6
……受信データラツチ回路、7……受信データ読
取回路、8……コントロール信号読取回路、9…
…インターフエース信号制御回路、10……送信
データバツフア回路、11……送信データ制御回
路、SW1〜SW10……スイツチ、DAT1〜
DAT8……信号線(データ線)およびデータ信
号、STBL,RMSEL,ACKXL,SELAL……制
御線および制御信号。

Claims (1)

    【特許請求の範囲】
  1. 1 他装置から送信要求信号を受ける入力制御線
    と、他装置からデータの取り込みタイミング信号
    を受ける入力制御線と、他装置にデータ受信可能
    であることを知らせる出力制御線と、他装置にデ
    ータ受信が終了したことを知らせる出力制御線
    と、他装置から前記データを入力するデータ線
    と、前記入力データ線から前記データを前記タイ
    ミング信号に同期して取り込む受信回路と、他装
    置へデータを出力するデータ線と、前記出力デー
    タ線へデータを送出する送信回路とを有するデー
    タ転送装置において、前記データ転送装置の前記
    受信可能線を前記送信要求線に折り返し、前記受
    信終了線を前記タイミング線に折り返し、さらに
    前記出力データ線を前記入力データ線に折り返し
    た構成の下に、前記データ転送装置は前記受信可
    能信号を送出し、前記出力データ線にデータを送
    出し、データ受信終了信号を送出し、前記送信回
    路が送信するデータと前記受信回路が受信するデ
    ータとを比較することを特徴とするインターフエ
    ース動作確認方式。
JP10725179A 1979-08-24 1979-08-24 Confirming system for interface action Granted JPS5631120A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10725179A JPS5631120A (en) 1979-08-24 1979-08-24 Confirming system for interface action

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10725179A JPS5631120A (en) 1979-08-24 1979-08-24 Confirming system for interface action

Publications (2)

Publication Number Publication Date
JPS5631120A JPS5631120A (en) 1981-03-28
JPS6158857B2 true JPS6158857B2 (ja) 1986-12-13

Family

ID=14454305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10725179A Granted JPS5631120A (en) 1979-08-24 1979-08-24 Confirming system for interface action

Country Status (1)

Country Link
JP (1) JPS5631120A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2793087B2 (ja) * 1992-08-04 1998-09-03 株式会社ピーエフユー Scsi_i/f試験装置

Also Published As

Publication number Publication date
JPS5631120A (en) 1981-03-28

Similar Documents

Publication Publication Date Title
EP0335424A3 (en) Improved parity checking apparatus
US4759015A (en) Ring network system for transmission of multicast information
JPS6158857B2 (ja)
JP3445443B2 (ja) 通信制御方法
JPS6260860B2 (ja)
JPH0644763B2 (ja) デ−タ転送方式
JPH0122300Y2 (ja)
JPH0472427B2 (ja)
JPS6354265B2 (ja)
JPS5946144B2 (ja) デ−タ伝送装置
JPH0234518B2 (ja)
JPS5816211B2 (ja) デ−タバス試験装置
JP2847719B2 (ja) データ転送装置
JPH0213871B2 (ja)
JPH0458055B2 (ja)
JPS63181070A (ja) バス切替方式
JPH0121650B2 (ja)
JPS59207763A (ja) デ−タ伝送回線のル−プ式全二重通信方式
JPH0319055A (ja) データ転送装置
JPS5952329A (ja) デ−タ端末装置
JPS6266741A (ja) ル−プ伝送システムにおける伝送エラ−防止装置
JPS6239577B2 (ja)
JPS6160164A (ja) デ−タ転送装置
JPS59139426A (ja) バスインタ−フエ−ス
JPS6332299B2 (ja)