JPS6156419A - 半導体装置用シ−ト貼付装置 - Google Patents
半導体装置用シ−ト貼付装置Info
- Publication number
- JPS6156419A JPS6156419A JP59156633A JP15663384A JPS6156419A JP S6156419 A JPS6156419 A JP S6156419A JP 59156633 A JP59156633 A JP 59156633A JP 15663384 A JP15663384 A JP 15663384A JP S6156419 A JPS6156419 A JP S6156419A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- sheet
- pasting
- shielding sheet
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3164—Partial encapsulation or coating the coating being a foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
- H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体チップ上に遮蔽シートを貼付する半導
体装置用シート貼付装置に関ｌず。
体装置用シート貼付装置に関ｌず。
利か奈會枝嚇沖
高集積化された半導体メモリ、特に容量に電荷を保持す
ることによって情報の記憶がなされるダイナミック型ラ
ンダム・アクセス・メモリなどにおいては、外部より飛
来する、またはパッケージなどの材料に含まれる微量の
放射性元素より放射されるα線によって記憶が損なわれ
る、所謂ソフト・エラーが問題になる。
ることによって情報の記憶がなされるダイナミック型ラ
ンダム・アクセス・メモリなどにおいては、外部より飛
来する、またはパッケージなどの材料に含まれる微量の
放射性元素より放射されるα線によって記憶が損なわれ
る、所謂ソフト・エラーが問題になる。
このソフト・エラーを防止する方法として、α線の飛程
（入射α粒子のエネルギーが１７２になる距ｊ３ｔｉ）
の小さい例えばポリイミドなどの樹脂膜を半導体チップ
上に設けて遮蔽することが行われており、該遮蔽にあた
っては、該樹脂膜の厚さを均−にし然も所要領域を確実
に覆うことが重要であ上記遮蔽は、従来、第２図に示す
ように、リードフレームＬＰに取付けられて、ワイヤＷ
の配線が終わった半導体チップＣ上に、例えばポリイミ
ドなどの溶液を矢印の如く滴下し硬化させて樹脂膜Ｐを
形成することによって行っていた。
（入射α粒子のエネルギーが１７２になる距ｊ３ｔｉ）
の小さい例えばポリイミドなどの樹脂膜を半導体チップ
上に設けて遮蔽することが行われており、該遮蔽にあた
っては、該樹脂膜の厚さを均−にし然も所要領域を確実
に覆うことが重要であ上記遮蔽は、従来、第２図に示す
ように、リードフレームＬＰに取付けられて、ワイヤＷ
の配線が終わった半導体チップＣ上に、例えばポリイミ
ドなどの溶液を矢印の如く滴下し硬化させて樹脂膜Ｐを
形成することによって行っていた。
しかしながら、かく形成された樹脂膜Ｐは、所要領域を
覆っているが周辺部の厚さが中央部より薄くなり、α線
に対する遮蔽が不確実である問題を有している。
” この対策として、第３図図示のように、樹脂膜Ｐの代わ
りに厚さが均一である例えばポリイミドなどの遮蔽シー
トＳを貼付する方法がある。
覆っているが周辺部の厚さが中央部より薄くなり、α線
に対する遮蔽が不確実である問題を有している。
” この対策として、第３図図示のように、樹脂膜Ｐの代わ
りに厚さが均一である例えばポリイミドなどの遮蔽シー
トＳを貼付する方法がある。
この貼付は、遮蔽シートＳの貼付側面に常温では粘着性
のない接着剤を予め被着しておくことと、貼付に際して
チップＣを加熱付することにより可能である。
のない接着剤を予め被着しておくことと、貼付に際して
チップＣを加熱付することにより可能である。
然し、チップＣにはワイヤＷが接続されており、然もワ
イヤＷは例えば０．０２５ｍ−φと極めて細いので、貼
付する際の遮蔽シートＳの位置制御は０．０１ｎ程度の
ネｎ度を要し、手作業では困難であってそのための製造
装置（貼付装置）を必要とする。
イヤＷは例えば０．０２５ｍ−φと極めて細いので、貼
付する際の遮蔽シートＳの位置制御は０．０１ｎ程度の
ネｎ度を要し、手作業では困難であってそのための製造
装置（貼付装置）を必要とする。
上記問題点は、基体上に搭載された半導体チップの位置
を認識して該チップの位置合わせをする機構と、遮蔽シ
ートをテープ状材料から打ち抜く機構と、該シートを保
持し該チップ上に貼付する機構とを具えて、該シートを
該チップに貼付する本発明の半導体装置用シート貼付装
置によって解決される。
を認識して該チップの位置合わせをする機構と、遮蔽シ
ートをテープ状材料から打ち抜く機構と、該シートを保
持し該チップ上に貼付する機構とを具えて、該シートを
該チップに貼付する本発明の半導体装置用シート貼付装
置によって解決される。
本発明によれば、前記位置合わせをする機構は、電子光
学的パターン認識装置によって前記チップのパターン位
置を認識し、該認識した位置を予め設定した基準位置に
近づけるように前記基体を移動させる構成であり、前記
打ち抜く機構は、前記遮蔽シートの貼付面を重力方向側
にして該貼付面、１１カ１８．工、よ、１あ９、カワ６
イ、オうユｉＡ？ ４１、 ！前記遮蔽シートを、打
ち抜かれた位置において貼付面の反対面を吸着して保持
し、前記チップ上に搬送して貼付する構成である。
学的パターン認識装置によって前記チップのパターン位
置を認識し、該認識した位置を予め設定した基準位置に
近づけるように前記基体を移動させる構成であり、前記
打ち抜く機構は、前記遮蔽シートの貼付面を重力方向側
にして該貼付面、１１カ１８．工、よ、１あ９、カワ６
イ、オうユｉＡ？ ４１、 ！前記遮蔽シートを、打
ち抜かれた位置において貼付面の反対面を吸着して保持
し、前記チップ上に搬送して貼付する構成である。
本発明の製造装置（遮蔽シート貼付装置）においては、
■ 前記位置合わせをする機構により、前記チップを該
装置に対する所定の第一の位置に正確に配置可能である
。
装置に対する所定の第一の位置に正確に配置可能である
。
■ 前記打ち抜く機構により、前記遮蔽シートは、打ち
抜かれた際その位置（該装置に対する所定の第二の位置
）に安定して留まっている。
抜かれた際その位置（該装置に対する所定の第二の位置
）に安定して留まっている。
■ 前記貼付する機構により、該遮蔽シートは、第一の
位置から第二の位置に精度良く搬送されて貼付される。
位置から第二の位置に精度良く搬送されて貼付される。
ことにより、所望される０、０１ｍ程度の精度を確保し
て遮蔽シートを半導体チップに貼付することが可能とな
り、半導体チップに対するα線の遮蔽を確実なものにす
ることが可能になる。
て遮蔽シートを半導体チップに貼付することが可能とな
り、半導体チップに対するα線の遮蔽を確実なものにす
ることが可能になる。
更に、前記位置合わせをする機構に対して半導体チップ
を搭載した前記基体を、また、前記打ち抜く機構に対し
て遮蔽シートの材料となる前記テープを搬入搬出する機
構を付加するならば、自動貼付装置を容易に形成するこ
とが可能である。
を搭載した前記基体を、また、前記打ち抜く機構に対し
て遮蔽シートの材料となる前記テープを搬入搬出する機
構を付加するならば、自動貼付装置を容易に形成するこ
とが可能である。
以下本発明による遮蔽シート貼付装置の一実施例の構成
を平面図（ａ）、ａ−ａ′ｖｆｒ面図（ｂｌ、ｂ−ｂ断
面図（Ｃ）、ｃ−ｃ断面図（ｄ）で示す第１図により説
明する。全図を通じ同一符号は同一対象物を示す。
を平面図（ａ）、ａ−ａ′ｖｆｒ面図（ｂｌ、ｂ−ｂ断
面図（Ｃ）、ｃ−ｃ断面図（ｄ）で示す第１図により説
明する。全図を通じ同一符号は同一対象物を示す。
第１図図示において、１は載せたリードフレームＬＦを
水平ＸＹ方向に移動させるテーブル、２はテーブル１上
のリードフレームＬＰに搭載された半導体チップＣのパ
ターン位置を光学的に入力して認識するためのテレビカ
メラ、３はｘｉシートｓの材料であるテープＴを下方か
ら打ち抜き遮蔽シートＳを形成する打抜き機構、４は打
ち抜かれた遮蔽シートＳを吸着保持しチップＣ上にＩＭ
送し貼付する貼付機構のヘッドである。
水平ＸＹ方向に移動させるテーブル、２はテーブル１上
のリードフレームＬＰに搭載された半導体チップＣのパ
ターン位置を光学的に入力して認識するためのテレビカ
メラ、３はｘｉシートｓの材料であるテープＴを下方か
ら打ち抜き遮蔽シートＳを形成する打抜き機構、４は打
ち抜かれた遮蔽シートＳを吸着保持しチップＣ上にＩＭ
送し貼付する貼付機構のヘッドである。
また、５と６は遮蔽シートＳ貼付前後のリードフレーム
しＦを収容する搬入マガジンと搬出マガジン、７はリー
ドフレームＬＦをマガジン５からテーブル１にまたテー
ブル１からマガジン６に搬送する搬送機構、８は打抜き
前にロール状に巻かれているテープＴを保持する繰り出
しリール、９は打抜き後のテープＴを巻き取る巻取りリ
ールである。
しＦを収容する搬入マガジンと搬出マガジン、７はリー
ドフレームＬＦをマガジン５からテーブル１にまたテー
ブル１からマガジン６に搬送する搬送機構、８は打抜き
前にロール状に巻かれているテープＴを保持する繰り出
しリール、９は打抜き後のテープＴを巻き取る巻取りリ
ールである。
ここで使用するテープＴは、遮蔽シートＳの材料となる
もので、先に述べたような例えば厚さ約Ｑ、１ｍｍのポ
リイミドからなり片面に常温では粘着性のない接着剤が
被着されたものである。
もので、先に述べたような例えば厚さ約Ｑ、１ｍｍのポ
リイミドからなり片面に常温では粘着性のない接着剤が
被着されたものである。
また、遮蔽シートＳの大きさは、対象となるチップＣに
よって定まるものであり、通常は一辺が３〜１０ｆｌ程
度の矩形である。
よって定まるものであり、通常は一辺が３〜１０ｆｌ程
度の矩形である。
この遮蔽シート貼付装置は、次のような作動により遮蔽
シートＳをチップＣに貼付する。
シートＳをチップＣに貼付する。
■ 搬送機構７が、マガジン５に収容されているリード
フレームＬＰを図（ａ１図上右端のチップＣがカメラ２
の下に来るようにテーブル１に町 １般送
する。
フレームＬＰを図（ａ１図上右端のチップＣがカメラ２
の下に来るようにテーブル１に町 １般送
する。
■ 該チップＣのメモリセル部をカメラ２が認識し、図
示されない制御機構の制御により、該メモリセル部が予
め設定した第一の位置に位置するようテーブル１がリー
ドフレームＬＰを移動させる。
示されない制御機構の制御により、該メモリセル部が予
め設定した第一の位置に位置するようテーブル１がリー
ドフレームＬＰを移動させる。
■ テーブル１の一部が加熱されており、この熱により
リードフレームＬＰを介して該チップＣを加熱する。
リードフレームＬＰを介して該チップＣを加熱する。
■ 上記と並行して打抜き機構３が、リール８から接着
剤が被着されている面を下にして引き出され打抜き機構
３にかけられているテープＴを打ち抜いて遮蔽シートＳ
を形成する（図（ａ） （Ｃ１（ｄｌ参照）。遮蔽シー
トＳは、打ち抜かれた位置（第二の位置）に留まってい
る。
剤が被着されている面を下にして引き出され打抜き機構
３にかけられているテープＴを打ち抜いて遮蔽シートＳ
を形成する（図（ａ） （Ｃ１（ｄｌ参照）。遮蔽シー
トＳは、打ち抜かれた位置（第二の位置）に留まってい
る。
■ ヘッド４が、第二の位置で降下して遮蔽シートＳを
吸引保持した後、上昇し該チップＣの上方第一の位置ま
で遮蔽シートＳを搬送し、降下して遮蔽シートＳを加熱
されている該チップＣに押圧貼付する（図（ａｌ （ｄ
）参照）。
吸引保持した後、上昇し該チップＣの上方第一の位置ま
で遮蔽シートＳを搬送し、降下して遮蔽シートＳを加熱
されている該チップＣに押圧貼付する（図（ａｌ （ｄ
）参照）。
■ ヘッド４が、遮蔽シートＳの吸引保持を解
（１除し、逆ルートを経て復帰する（図（ａｌ
（ｄ）参照）。
（１除し、逆ルートを経て復帰する（図（ａｌ
（ｄ）参照）。
■ 二番目のチップＣがカメラ２の下に来るようにテー
ブル１がリードフレームＬＰを図（ａｌ （ｂ１図上右
側に送り、■以降の作動に進む。
ブル１がリードフレームＬＰを図（ａｌ （ｂ１図上右
側に送り、■以降の作動に進む。
■ 打抜き機構３がテープＴを図（ａ） （ｅ）図上右
側に送り、■以降の作動に進む。
側に送り、■以降の作動に進む。
■ 一つのリードフレームＬＦにおける全チップＣに対
する貼付作業が終了したら、搬送機構７・が、テープ１
にある該リードフレームＬＦを図（ａｌ （ｂ１図上右
側に搬送しマガジン６に収容し、続いて■を行う。
する貼付作業が終了したら、搬送機構７・が、テープ１
にある該リードフレームＬＦを図（ａｌ （ｂ１図上右
側に搬送しマガジン６に収容し、続いて■を行う。
■ テープＴの打抜きが終わり打抜き機構３から繰り出
された部分は、リール８が巻き取る。
された部分は、リール８が巻き取る。
■ 上記作動は、図示しない制御機構の制御により自動
的に行われる。
的に行われる。
以上の作動において、上記■■および機構的に１般送位
置精度が確保される■の関係から判るように、遮蔽シー
トＳを貼付する位置精度は、所望のＱ、Ｑ１ｍ程度を充
分に確保出来ている。
置精度が確保される■の関係から判るように、遮蔽シー
トＳを貼付する位置精度は、所望のＱ、Ｑ１ｍ程度を充
分に確保出来ている。
以上説明したように、本発明による構成によれば、所望
される０、０１ｍｍ程度の精度を確保して遮蔽シートを
半導体チップに貼付することが可能なシート貼付装置が
提供出来て、半導体チップに対するα線の遮蔽を確実な
ものにすることを可能にさせる効果がある。
される０、０１ｍｍ程度の精度を確保して遮蔽シートを
半導体チップに貼付することが可能なシート貼付装置が
提供出来て、半導体チップに対するα線の遮蔽を確実な
ものにすることを可能にさせる効果がある。
図面において、
第１図は本発明による遮蔽シート貼付装置の一実施例の
構成を示す平面図（ａ）、ａ−ａ断面図（ｂ）、ｂ−ｂ
断面図（Ｃ１、ｃ−ｃ断面図（ｄ）、第２図は樹脂液滴
下により半導体チップが遮蔽された状態を示す側面図、 第３図は遮蔽シート貼付により半導体チップが遮蔽され
た状態を示す側面図である。 また、図中において、 １はテーブル、 ２はテレビカメラ、３は打抜
き機構、 ４は貼付ヘッド、５．６はマガジン、
７は搬送機構、８．９はリール、 Ｓは遮蔽
シート、ＬＰはリードフレーム、 Ｃは半導体チップ、
Ｗはワイヤ、 Ｐは樹脂膜、をそれぞれ示す
。
構成を示す平面図（ａ）、ａ−ａ断面図（ｂ）、ｂ−ｂ
断面図（Ｃ１、ｃ−ｃ断面図（ｄ）、第２図は樹脂液滴
下により半導体チップが遮蔽された状態を示す側面図、 第３図は遮蔽シート貼付により半導体チップが遮蔽され
た状態を示す側面図である。 また、図中において、 １はテーブル、 ２はテレビカメラ、３は打抜
き機構、 ４は貼付ヘッド、５．６はマガジン、
７は搬送機構、８．９はリール、 Ｓは遮蔽
シート、ＬＰはリードフレーム、 Ｃは半導体チップ、
Ｗはワイヤ、 Ｐは樹脂膜、をそれぞれ示す
。
Claims (3)
- （１）基体上に搭載された半導体チップの位置を認識し
て該チップの位置合わせをする機構と、遮蔽シートをテ
ープ状材料から打ち抜く機構と、該シートを保持し該チ
ップ上に貼付する機構とを具えて、該シートを該チップ
に貼付することを特徴とする半導体装置用シート貼付装
置。 - （２）前記位置合わせをする機構は、電子光学的パター
ン認識装置によって前記チップのパターン位置を認識し
、該認識した位置を予め設定した基準位置に近づけるよ
うに前記基体を移動させる構成であることを特徴とする
、特許請求の範囲第１項記載の半導体装置用シート貼付
装置。 - （３）前記打ち抜く機構は、前記遮蔽シートの貼付面を
重力方向側にして該貼付面側から打ち抜く構成であり、
前記貼付する機構は、前記遮蔽シートを、打ち抜かれた
位置において貼付面の反対面を吸着して保持し、前記チ
ップ上に搬送して貼付する構成であることを特徴とする
、特許請求の範囲第１項記載の半導体装置用シート貼付
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59156633A JPS6156419A (ja) | 1984-07-27 | 1984-07-27 | 半導体装置用シ−ト貼付装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59156633A JPS6156419A (ja) | 1984-07-27 | 1984-07-27 | 半導体装置用シ−ト貼付装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6156419A true JPS6156419A (ja) | 1986-03-22 |
| JPH0325016B2 JPH0325016B2 (ja) | 1991-04-04 |
Family
ID=15631941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59156633A Granted JPS6156419A (ja) | 1984-07-27 | 1984-07-27 | 半導体装置用シ−ト貼付装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6156419A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1988002551A1 (en) * | 1986-09-26 | 1988-04-07 | General Electric Company | Method and apparatus for packaging integrated circuit chips employing a polymer film overlay layer |
| US5094709A (en) * | 1986-09-26 | 1992-03-10 | General Electric Company | Apparatus for packaging integrated circuit chips employing a polymer film overlay layer |
| US6012502A (en) * | 1995-07-31 | 2000-01-11 | Micron Technology, Inc. | Apparatus for attaching adhesive tape to lead-on-chip leadframes |
| US6281044B1 (en) | 1995-07-31 | 2001-08-28 | Micron Technology, Inc. | Method and system for fabricating semiconductor components |
-
1984
- 1984-07-27 JP JP59156633A patent/JPS6156419A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1988002551A1 (en) * | 1986-09-26 | 1988-04-07 | General Electric Company | Method and apparatus for packaging integrated circuit chips employing a polymer film overlay layer |
| US5094709A (en) * | 1986-09-26 | 1992-03-10 | General Electric Company | Apparatus for packaging integrated circuit chips employing a polymer film overlay layer |
| US6012502A (en) * | 1995-07-31 | 2000-01-11 | Micron Technology, Inc. | Apparatus for attaching adhesive tape to lead-on-chip leadframes |
| US6025212A (en) * | 1995-07-31 | 2000-02-15 | Micron Technology, Inc. | Method for attaching semiconductor dice to lead-on-chip leadframes |
| US6281044B1 (en) | 1995-07-31 | 2001-08-28 | Micron Technology, Inc. | Method and system for fabricating semiconductor components |
| US6626222B1 (en) | 1995-07-31 | 2003-09-30 | Micron Technology, Inc. | System for fabricating semiconductor components |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0325016B2 (ja) | 1991-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3724068A (en) | Semiconductor chip packaging apparatus and method | |
| US6629553B2 (en) | Method and system for mounting semiconductor device, semiconductor device separating system, and method for fabricating IC card | |
| US20030088959A1 (en) | Wafer transfer apparatus | |
| KR20040049473A (ko) | 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치 | |
| JPH0635229B2 (ja) | 電子識別カ−ドの製造方法及び装置 | |
| TWI818183B (zh) | 樹脂黏貼機 | |
| US7096914B2 (en) | Apparatus for bonding a chip using an insulating adhesive tape | |
| JPS6156419A (ja) | 半導体装置用シ−ト貼付装置 | |
| US6412641B1 (en) | Packaging for encapsulated dice employing EMR-sensitive adhesives | |
| US3785903A (en) | Loading of compliant tape | |
| JP2001068487A (ja) | チップボンディング方法及びその装置 | |
| KR20190042419A (ko) | 반도체 제조 장치 및 반도체 장치의 제조 방법 | |
| JPH08133560A (ja) | 粘着性テープ片の貼着装置および貼着方法 | |
| JP3592924B2 (ja) | Ｉｃチップの供給方法、供給装置、及びそれに使用する短冊テープ状支持体 | |
| JP3592838B2 (ja) | Ｔａｂ部品の圧着装置 | |
| JP3013213B2 (ja) | 電子部品の標印装置および方法 | |
| JPWO2005073902A1 (ja) | 電子回路基板中間部材、その製造方法、その製造装置、非接触ｉｄカード類の製造方法、およびその装置 | |
| KR890001893B1 (ko) | 소형전자기기의 제조방법 | |
| JPH0131694B2 (ja) | ||
| JPH0378238A (ja) | フィルム露光装置 | |
| JPS60148152A (ja) | 半導体製造装置 | |
| TW202411148A (zh) | 片材的定位裝置、定位方法、及對於電子零件之遮罩層的形成方法 | |
| JPH11217546A (ja) | 圧着方法及び圧着装置 | |
| JPS6151936A (ja) | チツプ部品の自動マウント方法 | |
| JP3357125B2 (ja) | 電子部品用キャリヤテープの形成方法及び装置 |