JPS6151532U - - Google Patents
Info
- Publication number
- JPS6151532U JPS6151532U JP13351784U JP13351784U JPS6151532U JP S6151532 U JPS6151532 U JP S6151532U JP 13351784 U JP13351784 U JP 13351784U JP 13351784 U JP13351784 U JP 13351784U JP S6151532 U JPS6151532 U JP S6151532U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- cpu
- turned
- switching element
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000007599 discharging Methods 0.000 claims 2
- 230000000737 periodic effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Description
第１図は本考案の一実施例を示す回路図、第２
図および第３図は動作を示すタイミングチヤート
である。 １…ＣＰＵ、３…比較器、Ｃ２…コンデンサ、
Ｄ２…ダイオード、Ｔｒ…トランジスタ。
図および第３図は動作を示すタイミングチヤート
である。 １…ＣＰＵ、３…比較器、Ｃ２…コンデンサ、
Ｄ２…ダイオード、Ｔｒ…トランジスタ。
Claims (1)
- ＣＰＵからの周期的パルスによつてオンするス
イツチング素子と、このスイツチング素子のオン
によつてコンデンサを充電しかつオフによつて放
電する充放電回路と、前記コンデンサの端子電圧
を判定した結果に基いてＣＰＵにリセツト信号を
送出する判定回路とを備えたＣＰＵのリセツト回
路において、前記判定回路のリセツト信号出力に
よつて前記スイツチング素子を強制的にオンする
手段を設けたことを特徴とするＣＰＵのリセツト
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984133517U JPH04418Y2 (ja) | 1984-09-04 | 1984-09-04 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984133517U JPH04418Y2 (ja) | 1984-09-04 | 1984-09-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6151532U true JPS6151532U (ja) | 1986-04-07 |
| JPH04418Y2 JPH04418Y2 (ja) | 1992-01-08 |
Family
ID=30692059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984133517U Expired JPH04418Y2 (ja) | 1984-09-04 | 1984-09-04 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04418Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59132652A (ja) * | 1983-01-20 | 1984-07-30 | Sanyo Electric Co Ltd | 半導体読出し専用メモリのデ−タ固定方法 |
-
1984
- 1984-09-04 JP JP1984133517U patent/JPH04418Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59132652A (ja) * | 1983-01-20 | 1984-07-30 | Sanyo Electric Co Ltd | 半導体読出し専用メモリのデ−タ固定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04418Y2 (ja) | 1992-01-08 |