JPS6150465A - 誤動作防止装置 - Google Patents
誤動作防止装置Info
- Publication number
- JPS6150465A JPS6150465A JP17284884A JP17284884A JPS6150465A JP S6150465 A JPS6150465 A JP S6150465A JP 17284884 A JP17284884 A JP 17284884A JP 17284884 A JP17284884 A JP 17284884A JP S6150465 A JPS6150465 A JP S6150465A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal processing
- terminal
- output
- picture tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビジョン受像機に用いられるディジタル
回路の誤動作防止装置に関するものである。
回路の誤動作防止装置に関するものである。
従来例の構成とその問題点
テレビジョン受像機の信号処理回路のディジタル化が進
んでいる。これは部品点数の削減、調整の自動化等の長
所があるが、一方、アナログ信号処理に比して誤動作に
対して剥いという面がある。
んでいる。これは部品点数の削減、調整の自動化等の長
所があるが、一方、アナログ信号処理に比して誤動作に
対して剥いという面がある。
すなわち、受像管の管内放電等により強い外来雑音が信
号処理部に加わった場合には、アナログ回路の場合であ
れば破壊しない限り、−足時間後に正常に復帰するが、
ディジタル回路の場合には初期データ（アナログ回路で
は可変抵抗等で与えられていたものに相当するディジタ
ル信号）が損われてし１つだ場合には回路が破壊してい
なくとも復帰できないということになる。
号処理部に加わった場合には、アナログ回路の場合であ
れば破壊しない限り、−足時間後に正常に復帰するが、
ディジタル回路の場合には初期データ（アナログ回路で
は可変抵抗等で与えられていたものに相当するディジタ
ル信号）が損われてし１つだ場合には回路が破壊してい
なくとも復帰できないということになる。
以下、図面を参照して従来の回路の問題点を説明する。
第１図はディジタル信号処理回路を持つ一例のテレビジ
ョン受像機の全体図を初期データ設定部分に注目してブ
ロック化したものである。
ョン受像機の全体図を初期データ設定部分に注目してブ
ロック化したものである。
１はテレビジョン受像機の主電源スイッチが投入された
時に電源電圧の立ち土がりを検出する回路、２は制御用
マイクロコンピュータ、３はディジタル信号処理回路で
、チューナー４からの信号を処理して受像管５に出力す
る。１ず、制御用マイクロコンピュータ２は電源投入検
出回路１からの信号によりディジタル信号処理回路３に
初期設定デ−タを送る。以後、ディジタル信号処理回路
３はそのデータに基づいて信号処理を行なう。
時に電源電圧の立ち土がりを検出する回路、２は制御用
マイクロコンピュータ、３はディジタル信号処理回路で
、チューナー４からの信号を処理して受像管５に出力す
る。１ず、制御用マイクロコンピュータ２は電源投入検
出回路１からの信号によりディジタル信号処理回路３に
初期設定デ−タを送る。以後、ディジタル信号処理回路
３はそのデータに基づいて信号処理を行なう。
ところが、テレビジョン受像機内においては受像管６か
ら管内放電などによる強力な雑音が発生されることがあ
りうる。この場合、その雑音によリディジタル信号処理
回路３において初期データが損われた場合には正常な動
作に復帰できず、視覚上明らかな受信性能の劣化が生じ
るという問題がある。
ら管内放電などによる強力な雑音が発生されることがあ
りうる。この場合、その雑音によリディジタル信号処理
回路３において初期データが損われた場合には正常な動
作に復帰できず、視覚上明らかな受信性能の劣化が生じ
るという問題がある。
発明の目的
本発明は、上記のような従来の問題点を解消するもので
、受像管の管内放電の際にもディジタル信号処理回路を
速やかに正常動作に復帰させることが再能な誤動作防止
装置を提供することを目的とする。
、受像管の管内放電の際にもディジタル信号処理回路を
速やかに正常動作に復帰させることが再能な誤動作防止
装置を提供することを目的とする。
発明の構成
゛本発明による誤動作防止装置においては、受像管のグ
リッドに設けであるスパークギヤソゲの受ｌ
偉管外部導電膜への帰路側端子に入力端子を接続し
た電圧検出器と、その検出出力を入力として一足幅のパ
ルスを出力する単安定マルチバイブレータとを設け、そ
のパルス出力によりディジタル回路の初期設定を行なう
ようにしたものであり、受像管の管内放電の発生を検出
してたときには自動的にディジタル回路に初期データを
設定することができ、速やかに正常動作状態に復帰させ
ることができて誤動作を防止できるものである。
リッドに設けであるスパークギヤソゲの受ｌ
偉管外部導電膜への帰路側端子に入力端子を接続し
た電圧検出器と、その検出出力を入力として一足幅のパ
ルスを出力する単安定マルチバイブレータとを設け、そ
のパルス出力によりディジタル回路の初期設定を行なう
ようにしたものであり、受像管の管内放電の発生を検出
してたときには自動的にディジタル回路に初期データを
設定することができ、速やかに正常動作状態に復帰させ
ることができて誤動作を防止できるものである。
実施例の説明
以下、本発明の一実施例を、図面を参照し、説明する。
第２図は、本発明の一実施例の全体図である。
、第１図と同一ブロックには同一番号を付す。
従来例のものに対し、受像管の管内放電の発生を検出す
る端子６と、再度、電源投入時と同様の初期設定動作を
行なわせる出力端子７とを持つ誤動作防止装置８を付加
したものである。
る端子６と、再度、電源投入時と同様の初期設定動作を
行なわせる出力端子７とを持つ誤動作防止装置８を付加
したものである。
ディジタル信号処理回路３が誤動作する程度風、ｏＷｎ
ｍｔいヵ、工６□１□１え、９ （には、出力端
子７からのパルスにより電源投入検出回路１に電源を投
入したのと同じ状態を発生させ、制御用マイクロコンピ
ュータ１を通じて初期データをディジタル信号処理回路
３に送り設定する。
ｍｔいヵ、工６□１□１え、９ （には、出力端
子７からのパルスにより電源投入検出回路１に電源を投
入したのと同じ状態を発生させ、制御用マイクロコンピ
ュータ１を通じて初期データをディジタル信号処理回路
３に送り設定する。
次に、誤動作防止装置８の具体構成例について第３図を
参照し説明する。第２図と同一ブロックには同一番号を
付す。受像管５はパイポテンシャル型のものとする。９
はそのホーカス電＠！（グリッド）、１０はそこに接続
されたスパークギャップ、１１はスパークギヤノブ１０
と受像管６の外部導電膜間の線のインピーダンス、１１
Ｖｉ電圧比較器、１２は比較基準電、圧、１３は単安定
マルチバイブレータ、１４はバッフ１−回路である。
参照し説明する。第２図と同一ブロックには同一番号を
付す。受像管５はパイポテンシャル型のものとする。９
はそのホーカス電＠！（グリッド）、１０はそこに接続
されたスパークギャップ、１１はスパークギヤノブ１０
と受像管６の外部導電膜間の線のインピーダンス、１１
Ｖｉ電圧比較器、１２は比較基準電、圧、１３は単安定
マルチバイブレータ、１４はバッフ１−回路である。
以下、その動作を説明する。映像管５は陽極電圧回路（
例えば最大３０ＫＶ）で管内放電をおこす可能性があり
、カンード等の保護用にスパークギャップ１ｏが通常使
用されている。ここではホーカス電極９に設けられてい
るスパークギャップ１０（設定値は１２ＫＶ程度）を利
用する。このスパークギャップ１０にスパークが発生し
た場合に特に誤動作し易いとの実験例による。
例えば最大３０ＫＶ）で管内放電をおこす可能性があり
、カンード等の保護用にスパークギャップ１ｏが通常使
用されている。ここではホーカス電極９に設けられてい
るスパークギャップ１０（設定値は１２ＫＶ程度）を利
用する。このスパークギャップ１０にスパークが発生し
た場合に特に誤動作し易いとの実験例による。
スパークギャップ１０の受像管５の外部４電膜への帰路
の線のインピーダンス１１は理想的にはゼロであるが、
実際にはｍΩオーダーで存在するた゛め、スパークが発
生した瞬間にスパークギャップ１０のアース側端子６の
電位がアース電位に対してパルス状に上昇する。このパ
ルス間隔はμｓｅｃオーダーで、他回路をドライブする
には不十分なので、単安定マルチバイブレータ１３でパ
ルス幅を広げた後、出力バノファ回路１４の出カフで電
源投入検出回路１をドライブする。なお、電圧比較器１
１は軽度のスパークでは、本回路が動作しないように動
作を安定化きせるごとを目的とする。
の線のインピーダンス１１は理想的にはゼロであるが、
実際にはｍΩオーダーで存在するた゛め、スパークが発
生した瞬間にスパークギャップ１０のアース側端子６の
電位がアース電位に対してパルス状に上昇する。このパ
ルス間隔はμｓｅｃオーダーで、他回路をドライブする
には不十分なので、単安定マルチバイブレータ１３でパ
ルス幅を広げた後、出力バノファ回路１４の出カフで電
源投入検出回路１をドライブする。なお、電圧比較器１
１は軽度のスパークでは、本回路が動作しないように動
作を安定化きせるごとを目的とする。
第４図に具体回路例を示す。誤動作防止回路８を第３図
との対応において説明すると、ツェナーダイオード１５
とトランジスタ１６は、電圧比較器１１と比較基準電圧
１２に対応する。トランジスタ１７．１８は単安定マル
チバイブレータ１３に対応する。トランジスタ１９は出
カバソファ１′５１路１４に対応する。また、電源投入
検出回路部１は、トランジスタ２０．２１がらなり、ト
ランジスタ２１のベースに誤動作防止回路出力アを接続
する。端子２２は、制御用マイクロコンピュータ２への
電源立ち土奢す検出出力を伝える端子である。
との対応において説明すると、ツェナーダイオード１５
とトランジスタ１６は、電圧比較器１１と比較基準電圧
１２に対応する。トランジスタ１７．１８は単安定マル
チバイブレータ１３に対応する。トランジスタ１９は出
カバソファ１′５１路１４に対応する。また、電源投入
検出回路部１は、トランジスタ２０．２１がらなり、ト
ランジスタ２１のベースに誤動作防止回路出力アを接続
する。端子２２は、制御用マイクロコンピュータ２への
電源立ち土奢す検出出力を伝える端子である。
１ず、電源投入検出回路１の動作を説明する。
電源電圧がゼロから足常電圧捷で上昇していくとき、ト
ランジスタ２０［ツェナーダイオード２４で決するある
電圧以上に電源電圧２３がならないとオンしない。した
がって、このときトランジスタ２１はオンしており、出
力端子２２Ｖｉ低レベルである。そして、電源電圧２３
が十分に大きくなるとトランジスタ２ｏがオンになり、
トランジスタ２１がオフになり、出力端子２２は高レベ
ルになる。制御用のマイクロコンピュータ２は、端子２
２の電位が低レベルから高レベルになったときに初期デ
ータをディジタル信号処理回路３に伝送する。
ランジスタ２０［ツェナーダイオード２４で決するある
電圧以上に電源電圧２３がならないとオンしない。した
がって、このときトランジスタ２１はオンしており、出
力端子２２Ｖｉ低レベルである。そして、電源電圧２３
が十分に大きくなるとトランジスタ２ｏがオンになり、
トランジスタ２１がオフになり、出力端子２２は高レベ
ルになる。制御用のマイクロコンピュータ２は、端子２
２の電位が低レベルから高レベルになったときに初期デ
ータをディジタル信号処理回路３に伝送する。
次に、誤動作防止回路８の動作を説明する。定常状態で
はトランジスタ１８はオンし、トランジスタ１７はオフ
し、トランジスタ１９はカプトオフしており、電源投入
検出回路１とは無関係である。きて、端子６の電位がト
ランジスタ１６のベース・エミッタ電圧間とツェナーダ
イオード１５の和の電圧以上になると、トランジスタ１
６はオンになる。このとき、キャパシタ２５のトランジ
スタ１８のベース側の電位は約０．６Ｖでありトランジ
スタ１７のコレクタ側は電源電位であったので、瞬間的
にはこの電２位差が保持きれ、トランジスタ１６のコレ
クタ、したがってトランジスタ１７のコレクタが低レベ
ルになったときにトランジスタ１８のベース電位が負に
なり、カットオフする。したがって、トランジスタ１８
のコレクタは高レベルになり、トランジスタ１７はオン
で安定すると共に、バッファトランジスタ１９を通じて
誤動作防止回路の出力端子７を高レベルにする。
はトランジスタ１８はオンし、トランジスタ１７はオフ
し、トランジスタ１９はカプトオフしており、電源投入
検出回路１とは無関係である。きて、端子６の電位がト
ランジスタ１６のベース・エミッタ電圧間とツェナーダ
イオード１５の和の電圧以上になると、トランジスタ１
６はオンになる。このとき、キャパシタ２５のトランジ
スタ１８のベース側の電位は約０．６Ｖでありトランジ
スタ１７のコレクタ側は電源電位であったので、瞬間的
にはこの電２位差が保持きれ、トランジスタ１６のコレ
クタ、したがってトランジスタ１７のコレクタが低レベ
ルになったときにトランジスタ１８のベース電位が負に
なり、カットオフする。したがって、トランジスタ１８
のコレクタは高レベルになり、トランジスタ１７はオン
で安定すると共に、バッファトランジスタ１９を通じて
誤動作防止回路の出力端子７を高レベルにする。
したがって、電源投入検出回路１のトランジスタ２１は
オンし出力端子２２が低レベルになる。トランジスタ１
７がオンしている間、キャパシタ２６１は抵抗２６を通
じて充電されていく。そして、トランジスタ１８がオン
する。このため、出力バッファトランジスタ１９を通じ
て誤動作防止回路の出カフは低レベルになり、電源投入
検出回路１のトランジスタ２１がオフし、その出力２２
が高レベルになる。
オンし出力端子２２が低レベルになる。トランジスタ１
７がオンしている間、キャパシタ２６１は抵抗２６を通
じて充電されていく。そして、トランジスタ１８がオン
する。このため、出力バッファトランジスタ１９を通じ
て誤動作防止回路の出カフは低レベルになり、電源投入
検出回路１のトランジスタ２１がオフし、その出力２２
が高レベルになる。
すなわち、誤動作防止回路８の入力端子６がある電位以
上になったときにキャパシタ２６と抵抗２６で決する、
ある−足期間だけ誤動作防止回路 ４１の出力２２が
低レベルになり、高レベルに復帰する時に制御用マイク
ロコンピュータ２を通じて初期データがディジタル信号
処理回路３に送られる。これにより、ディジタル信号処
理回路３が再び初期状態に復帰し、速やかに正常動作に
戻ることができる。
上になったときにキャパシタ２６と抵抗２６で決する、
ある−足期間だけ誤動作防止回路 ４１の出力２２が
低レベルになり、高レベルに復帰する時に制御用マイク
ロコンピュータ２を通じて初期データがディジタル信号
処理回路３に送られる。これにより、ディジタル信号処
理回路３が再び初期状態に復帰し、速やかに正常動作に
戻ることができる。
なおここで、説明した実施例はディスクリート部品によ
り低コストに構成したものであるが、ＴＴＬ回路等を使
用する構成も考えられる。
り低コストに構成したものであるが、ＴＴＬ回路等を使
用する構成も考えられる。
発明の効果
以上のように、本発明によれば、テレビジョン受像機の
ディジタル信号処理回路に誤動作が生じると予測はれる
レベル以上の受像管管内放電が起った時には、それを検
出してディジタル信号処理回路に再度初期データを初期
状態に復帰きせることにより、受像管の管内放電による
雑音によってディジタル信号処理回路が誤動作して視覚
性能に重要な欠点が生じるのを防止することができ、誤
動作による障害を防止することができる。
ディジタル信号処理回路に誤動作が生じると予測はれる
レベル以上の受像管管内放電が起った時には、それを検
出してディジタル信号処理回路に再度初期データを初期
状態に復帰きせることにより、受像管の管内放電による
雑音によってディジタル信号処理回路が誤動作して視覚
性能に重要な欠点が生じるのを防止することができ、誤
動作による障害を防止することができる。
第１図は従来のディジタル信号処理回路を含んだテレビ
ジョン受像機のブロック図、第２図は本発明による誤動
作防止回路を備えたテレビジョン受像機のブロック図、
第３図は本発明の一実施例の誤動作防止薙］の内部構成
のブロック図と管内放電検出回路の回路図、第４図は本
発明の一実施例における誤動作防止％−ｆｌｏ回路図で
ある。 １・・・・・・電源投入検出回路、２・・・・制御用マ
イクロコンピュータ、３・・・・・・ディジタル信号処
理回路、５・・・・・・受像管、９・・・・ホーカス電
極（グリッド）、１ｏ・・・・スパークギャップ、１１
・・ 電圧検出器、１３・・・・・単安定マルチバイブ
レータ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図 第２図 第３図
ジョン受像機のブロック図、第２図は本発明による誤動
作防止回路を備えたテレビジョン受像機のブロック図、
第３図は本発明の一実施例の誤動作防止薙］の内部構成
のブロック図と管内放電検出回路の回路図、第４図は本
発明の一実施例における誤動作防止％−ｆｌｏ回路図で
ある。 １・・・・・・電源投入検出回路、２・・・・制御用マ
イクロコンピュータ、３・・・・・・ディジタル信号処
理回路、５・・・・・・受像管、９・・・・ホーカス電
極（グリッド）、１ｏ・・・・スパークギャップ、１１
・・ 電圧検出器、１３・・・・・単安定マルチバイブ
レータ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図 第２図 第３図
Claims (1)
- テレビジョン受像機の受像管の電極に設けられたスパー
クギャップの受像管外部導電膜への帰路側の端子に入力
端子が接続された電圧検出器と、その電圧検出器の検出
出力を入力として一定幅のパルスを出力する回路と、そ
のパルス出力によりディジタル回路の初期設定を行なう
回路とを備えた誤動作防止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17284884A JPS6150465A (ja) | 1984-08-20 | 1984-08-20 | 誤動作防止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17284884A JPS6150465A (ja) | 1984-08-20 | 1984-08-20 | 誤動作防止装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6150465A true JPS6150465A (ja) | 1986-03-12 |
Family
ID=15949433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17284884A Pending JPS6150465A (ja) | 1984-08-20 | 1984-08-20 | 誤動作防止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6150465A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6298363U (ja) * | 1985-12-09 | 1987-06-23 |
-
1984
- 1984-08-20 JP JP17284884A patent/JPS6150465A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6298363U (ja) * | 1985-12-09 | 1987-06-23 | ||
| JPH0513093Y2 (ja) * | 1985-12-09 | 1993-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5345583A (en) | Method and apparatus for momentarily interrupting power to a microprocessor to clear a fault state | |
| US20030158700A1 (en) | Watchdog arrangement | |
| JPH0942129A (ja) | 内燃機関の点火装置 | |
| WO2020062817A1 (zh) | 一种抑制电源浪涌电压电流的控制电路及电源 | |
| US5430596A (en) | CRT protector circuit | |
| US4317056A (en) | Voltage monitoring and indicating circuit | |
| US4056758A (en) | Light spot suppression circuit for a cathode ray tube | |
| JPS6150465A (ja) | 誤動作防止装置 | |
| CN209784946U (zh) | 一种基于单片机的可控制复位电路 | |
| US4900951A (en) | Latch-up restoration circuit | |
| RU2407212C2 (ru) | Схема подавления повышения напряжения и панельный телевизионный приемник | |
| JP3535520B2 (ja) | リセット回路 | |
| WO2001095110A2 (en) | Watchdog arrangement | |
| CN212162799U (zh) | 一种多重电源保护及重启电路 | |
| JPH0132367Y2 (ja) | ||
| JPH0435942Y2 (ja) | ||
| KR0142718B1 (ko) | 텔레비전의 쇼트 프로텍트 지연회로 | |
| US6498630B1 (en) | X-ray protection circuit | |
| JPS63178759A (ja) | 突入電流防止回路 | |
| JP2780567B2 (ja) | 集積回路の給電装置 | |
| JPS6016129A (ja) | 電源リセツト回路 | |
| JPH0241403Y2 (ja) | ||
| JPH1065931A (ja) | Ｃｒｔディスプレイ装置の保護回路 | |
| JPH06252984A (ja) | データ伝送端末機器 | |
| JPS5856116A (ja) | リセツト回路 |