JPS6150327B2 - - Google Patents
Info
- Publication number
- JPS6150327B2 JPS6150327B2 JP55132168A JP13216880A JPS6150327B2 JP S6150327 B2 JPS6150327 B2 JP S6150327B2 JP 55132168 A JP55132168 A JP 55132168A JP 13216880 A JP13216880 A JP 13216880A JP S6150327 B2 JPS6150327 B2 JP S6150327B2
- Authority
- JP
- Japan
- Prior art keywords
- count
- clock
- count value
- counter
- clock pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007689 inspection Methods 0.000 claims description 5
- 230000010365 information processing Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 108010005939 Ciliary Neurotrophic Factor Proteins 0.000 description 17
- 102100031614 Ciliary neurotrophic factor Human genes 0.000 description 17
- 238000012360 testing method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明はクロツクパルスにより同期して動作す
る情報処理システムに係り、特に一定周期の高速
なメインクロツクを有する情報処理システムに於
けるクロツクパルスの検査方式に関する。
る情報処理システムに係り、特に一定周期の高速
なメインクロツクを有する情報処理システムに於
けるクロツクパルスの検査方式に関する。
従来のクロツクパルス検査方式はクロツクパル
スでリトリガモノステーブルマルチバイブレータ
を動作させ、その出力とクロツクパルスのアンド
を取り、アンドが取れなければエラーとしてい
た。この方式は高速クロツクに追随出来るリトリ
ガモノテーブルマルチバイブレータ、が必要であ
るが、クロツク周期が50ナノ秒以下になると追随
することが困難となること及びクロツクラインの
ノイズによるクロツクパルスの増加に対して検査
することが出来ない等の欠点がある。
スでリトリガモノステーブルマルチバイブレータ
を動作させ、その出力とクロツクパルスのアンド
を取り、アンドが取れなければエラーとしてい
た。この方式は高速クロツクに追随出来るリトリ
ガモノテーブルマルチバイブレータ、が必要であ
るが、クロツク周期が50ナノ秒以下になると追随
することが困難となること及びクロツクラインの
ノイズによるクロツクパルスの増加に対して検査
することが出来ない等の欠点がある。
本発明の目的は上記欠点を除くため比較的高速
なクロツクに対してもクロツクパルスの検査が可
能でクロツクパルスの抜けのみならずクロツクパ
ルスの増加に対しても検査することが出来るクロ
ツクパルス検査方式を提供することにある。
なクロツクに対してもクロツクパルスの検査が可
能でクロツクパルスの抜けのみならずクロツクパ
ルスの増加に対しても検査することが出来るクロ
ツクパルス検査方式を提供することにある。
本発明はクロツクパルスにより同期して動作す
る情報処理システムにおいて、前記クロツクパル
スを計数し所定の偶数計数値で巡回する第１のカ
ウンタと、前記第１のカウンタが、前記クロツク
パルスが正常な時間間隔で到来している時に最大
計数値の半分を計数するのに要する時間に等しい
時間だけそれぞれ動作し、且つ前記第１のカウン
タの計数値がそれぞれ、最大計数値、最大計数値
の半分の計数値になつたことで動作を開始する第
１および第２のモノステーブルマルチバイブレー
タ（以後モノステーブルと省略する）と、前記第
１および第２のモノステーブルの何れか一方が動
作している時のみ前記クロツクパルスを計数し、
前記第１のカウントと同一の計数値で巡回する第
２のカウンタとを設け、前記第１のカウンタおよ
び前記第２のカウンタの計数値を比較することで
前記クロツクパルスの抜けおよび増加を検出する
ものである。
る情報処理システムにおいて、前記クロツクパル
スを計数し所定の偶数計数値で巡回する第１のカ
ウンタと、前記第１のカウンタが、前記クロツク
パルスが正常な時間間隔で到来している時に最大
計数値の半分を計数するのに要する時間に等しい
時間だけそれぞれ動作し、且つ前記第１のカウン
タの計数値がそれぞれ、最大計数値、最大計数値
の半分の計数値になつたことで動作を開始する第
１および第２のモノステーブルマルチバイブレー
タ（以後モノステーブルと省略する）と、前記第
１および第２のモノステーブルの何れか一方が動
作している時のみ前記クロツクパルスを計数し、
前記第１のカウントと同一の計数値で巡回する第
２のカウンタとを設け、前記第１のカウンタおよ
び前記第２のカウンタの計数値を比較することで
前記クロツクパルスの抜けおよび増加を検出する
ものである。
以下図面に従い詳細に説明する。
第１図は本発明の一実施例を示す回路のブロツ
ク図である。１及び３は４ビツトバイナリイカウ
ンタで２及び４はデコーダで５及び６はモノステ
ーブルマルチバイブレータ、７及び８はフリツプ
フロツプで９及び１０は排他論理回路、１１は論
理積回路である。第２図、第３図及び第４図はタ
イムチヤートで第２図は正常に動作している場合
であり、第３図はクロツクパルス抜けを生じた場
合を示し、第４図はクロツクパルスの増加を生じ
た場合を示す。各タイムチヤートに記入されてい
る記号は第１図のブロツク図に記入されている記
号が示す各部の動作状態を表わす。第１図のブロ
ツク図と第２図のタイムチヤートにより正常動作
につき説明する。電源投入によりパワーレデイ信
号PRはオンとなり４ビツトバイナリイカウンタ
１を起動し被検査用クロツクパルスCLOCKによ
り計数を開始する。その出力CNTAは第２図に示
すCNTAの通りＯよりＦ迄カウントしこの動作を
繰り返す。デコーダ２はCNTAをデコードしてカ
ウント７信号CNT７をカウント７の時オンとし
てモノステーブルマルチバイブレータ５へ、カウ
ントＦ信号CNTFをカウントＦの時オンとしてモ
ノステーブルマルチバイブレータ６と４ビツトバ
イナリイカウンタ３と排他論理回路１０及びフリ
ツプフロツプ７へ送る。カウント７信号CNT７
はモノステーブルマルチバイブレータ５を動作さ
せ、その出力信号MSAは８クロツク分以上で９
クロツク分にならない間だけオンとなる。同様に
カウントＦ信号CNTFはモノステーブルマルチバ
イブレータ６を動作させ、その出力MSBは８ク
ロツク分以上で９クロツク分にならない間だけオ
ンとなる。一方フリツプフロツプ７はパワーレデ
イ信号PRがオンとなつてから最初のカウントＦ
信号CNTFでオンとなる。モノステーブルマルチ
バイブレータ５の出力MSAとモノステーブルマ
ルチバイブレータ６の出力MSBは排他論理回路
９に入り、その出力の排他信号CNTUは最初の入
力信号MSAによりオンとなつて４ビツトバイナ
リイカウンタ３は起動されクロツクパルス
CLOCKにより計数を開始する。排他信号CNTU
は８クロツク毎に１クロツク分に満たない短い時
間オフとなるが、４ビツトバイナリイカウンタ３
はクロツクパルスCLOCKが入力する前に排他信
号CNTUが再びオンとなつているため、計数動作
を継続する。従つて、その出力CNTBによりデコ
ーダ４はCNTBをデコードしてカウントＦの時
CNTF′をオンとする。但しパワーレデイ信号PR
がオンとなつてから最初のカウントＦ信号CNTF
が４ビツトバイナリイカウンタ３をリセツトする
迄は４ビツトバイナリイカウンタ１と３の出力
CNTAとCNTBの値は一致していないが、フリツ
プフロツプ７の出力FF１がオンとなつてからは
CNTAとCNTBの値は一致しカウントＦ信号
CNTFとデコーダ４のデコード信号CNTF′は排
他論理回路１０に入るがCNTFとCNTF′はオ
ン、オフの位相が同一のため排他論理回路１０の
出力はオフのままであり、FF１がオンであつて
も論理積回路１１の出力はオフでありフリツプフ
ロツプ８の出力エラー信号信号ERRはオンとな
らない。これは被検査用クロツクパルスCLOCK
が正常であることを示す。パワーレデイPRがオ
ンとなつてから最初のカウントがＦになる迄は
CNTAとCNTBの値が一致せずCNTFとCNTF′の
排他信号はオンとなるがFF1がオンとなつている
いため論理積回路１１の出力がオンとならず従つ
てERR信号はオンとならない。
ク図である。１及び３は４ビツトバイナリイカウ
ンタで２及び４はデコーダで５及び６はモノステ
ーブルマルチバイブレータ、７及び８はフリツプ
フロツプで９及び１０は排他論理回路、１１は論
理積回路である。第２図、第３図及び第４図はタ
イムチヤートで第２図は正常に動作している場合
であり、第３図はクロツクパルス抜けを生じた場
合を示し、第４図はクロツクパルスの増加を生じ
た場合を示す。各タイムチヤートに記入されてい
る記号は第１図のブロツク図に記入されている記
号が示す各部の動作状態を表わす。第１図のブロ
ツク図と第２図のタイムチヤートにより正常動作
につき説明する。電源投入によりパワーレデイ信
号PRはオンとなり４ビツトバイナリイカウンタ
１を起動し被検査用クロツクパルスCLOCKによ
り計数を開始する。その出力CNTAは第２図に示
すCNTAの通りＯよりＦ迄カウントしこの動作を
繰り返す。デコーダ２はCNTAをデコードしてカ
ウント７信号CNT７をカウント７の時オンとし
てモノステーブルマルチバイブレータ５へ、カウ
ントＦ信号CNTFをカウントＦの時オンとしてモ
ノステーブルマルチバイブレータ６と４ビツトバ
イナリイカウンタ３と排他論理回路１０及びフリ
ツプフロツプ７へ送る。カウント７信号CNT７
はモノステーブルマルチバイブレータ５を動作さ
せ、その出力信号MSAは８クロツク分以上で９
クロツク分にならない間だけオンとなる。同様に
カウントＦ信号CNTFはモノステーブルマルチバ
イブレータ６を動作させ、その出力MSBは８ク
ロツク分以上で９クロツク分にならない間だけオ
ンとなる。一方フリツプフロツプ７はパワーレデ
イ信号PRがオンとなつてから最初のカウントＦ
信号CNTFでオンとなる。モノステーブルマルチ
バイブレータ５の出力MSAとモノステーブルマ
ルチバイブレータ６の出力MSBは排他論理回路
９に入り、その出力の排他信号CNTUは最初の入
力信号MSAによりオンとなつて４ビツトバイナ
リイカウンタ３は起動されクロツクパルス
CLOCKにより計数を開始する。排他信号CNTU
は８クロツク毎に１クロツク分に満たない短い時
間オフとなるが、４ビツトバイナリイカウンタ３
はクロツクパルスCLOCKが入力する前に排他信
号CNTUが再びオンとなつているため、計数動作
を継続する。従つて、その出力CNTBによりデコ
ーダ４はCNTBをデコードしてカウントＦの時
CNTF′をオンとする。但しパワーレデイ信号PR
がオンとなつてから最初のカウントＦ信号CNTF
が４ビツトバイナリイカウンタ３をリセツトする
迄は４ビツトバイナリイカウンタ１と３の出力
CNTAとCNTBの値は一致していないが、フリツ
プフロツプ７の出力FF１がオンとなつてからは
CNTAとCNTBの値は一致しカウントＦ信号
CNTFとデコーダ４のデコード信号CNTF′は排
他論理回路１０に入るがCNTFとCNTF′はオ
ン、オフの位相が同一のため排他論理回路１０の
出力はオフのままであり、FF１がオンであつて
も論理積回路１１の出力はオフでありフリツプフ
ロツプ８の出力エラー信号信号ERRはオンとな
らない。これは被検査用クロツクパルスCLOCK
が正常であることを示す。パワーレデイPRがオ
ンとなつてから最初のカウントがＦになる迄は
CNTAとCNTBの値が一致せずCNTFとCNTF′の
排他信号はオンとなるがFF1がオンとなつている
いため論理積回路１１の出力がオンとならず従つ
てERR信号はオンとならない。
第３図のタイムチヤートにより被検査用クロツ
クパルスCLOCKのパルス抜けが生じた場合の説
明を行う。第３図CLOCKに示す如く途中でクロ
ツクパルスが抜けたと仮定する。CNTAはカウン
ト５のとき２てに延びている。MSBは８クロツ
ク分以上で９クロツク分にならない間だけオンと
るためカウント０〜６の間オンでありMSAも８
クロツク分以上で９クロツク分にならない間だけ
オンとなるためカウント８〜Ｆの間オンである。
このためMSAとMSBの排他信号CNTUはカウン
ト７で、次のクロツクパルスまでの間一度オフと
なる。従つてCNTBの値はカウント５と７で２て
に延びる。このためCNTAのカウントＦのとき４
ビツトバイナリイカウンタ３はCNTF信号でリセ
ツトされカウントＥからカウント０へ戻るためデ
コーダ４のデコード信号CNTF′とCNTFの排他
信号はオンとなり、従つて論理積回路１１の出力
もオンとなりフリツプフロツプ８の出力ERRは
オンとなりリセツト信号RESETが来る迄オンの
状態を維持しエラー報告が行われる。
クパルスCLOCKのパルス抜けが生じた場合の説
明を行う。第３図CLOCKに示す如く途中でクロ
ツクパルスが抜けたと仮定する。CNTAはカウン
ト５のとき２てに延びている。MSBは８クロツ
ク分以上で９クロツク分にならない間だけオンと
るためカウント０〜６の間オンでありMSAも８
クロツク分以上で９クロツク分にならない間だけ
オンとなるためカウント８〜Ｆの間オンである。
このためMSAとMSBの排他信号CNTUはカウン
ト７で、次のクロツクパルスまでの間一度オフと
なる。従つてCNTBの値はカウント５と７で２て
に延びる。このためCNTAのカウントＦのとき４
ビツトバイナリイカウンタ３はCNTF信号でリセ
ツトされカウントＥからカウント０へ戻るためデ
コーダ４のデコード信号CNTF′とCNTFの排他
信号はオンとなり、従つて論理積回路１１の出力
もオンとなりフリツプフロツプ８の出力ERRは
オンとなりリセツト信号RESETが来る迄オンの
状態を維持しエラー報告が行われる。
第４図のタイムチヤートにより被検査用クロツ
クパルスCLOCKのパルス増加が生じた場合の説
明を行う。第４図CLOCKに示す如く途中でクロ
ツクパルスが増加したと仮定する。CNTAはカウ
ント４及び５で連続してカウントアツプする。
MSBは８クロツク分以上で９クロツク分になら
ない間だけオンとなるためカウント０〜８の間オ
ンであり、MSAも８クロツク分以上で９クロツ
ク分にならない間だけオンとなるためカウント８
〜Ｆの間オンとなる。このためMSAとMSBの排
他信号CNTUはカウント８で、次のクロツクパル
スまでの間一度オフとなる。従つてCNTBの値は
カウント４及び５で連続してカウントアツプし且
つカウント８で２てに延びる。このためCNTAの
カウントＦのとき４ビツトバイナリイカウンタ３
はCNTF信号でリセツトされカウントＥからカウ
ント０へ戻るためデコーダ４のデコード信号
CNTF′とCNTFの排他信号はオンとなり、従つ
て論理積回路１１の出力もオンとなりフリツプフ
ロツプ８の出力ERRはオンとなりリセツト信号
RESETが出来る迄オンの状態を維持しエラー報
告が行われる。
クパルスCLOCKのパルス増加が生じた場合の説
明を行う。第４図CLOCKに示す如く途中でクロ
ツクパルスが増加したと仮定する。CNTAはカウ
ント４及び５で連続してカウントアツプする。
MSBは８クロツク分以上で９クロツク分になら
ない間だけオンとなるためカウント０〜８の間オ
ンであり、MSAも８クロツク分以上で９クロツ
ク分にならない間だけオンとなるためカウント８
〜Ｆの間オンとなる。このためMSAとMSBの排
他信号CNTUはカウント８で、次のクロツクパル
スまでの間一度オフとなる。従つてCNTBの値は
カウント４及び５で連続してカウントアツプし且
つカウント８で２てに延びる。このためCNTAの
カウントＦのとき４ビツトバイナリイカウンタ３
はCNTF信号でリセツトされカウントＥからカウ
ント０へ戻るためデコーダ４のデコード信号
CNTF′とCNTFの排他信号はオンとなり、従つ
て論理積回路１１の出力もオンとなりフリツプフ
ロツプ８の出力ERRはオンとなりリセツト信号
RESETが出来る迄オンの状態を維持しエラー報
告が行われる。
以上説明した如く本発明はクロツクパルスをま
とめてカウントするのでモノステーブルマルチバ
イブレータのパルス幅が比較的大きな値で使用出
来、高速クロツクの検査に非常に有効である。
とめてカウントするのでモノステーブルマルチバ
イブレータのパルス幅が比較的大きな値で使用出
来、高速クロツクの検査に非常に有効である。
クロツクパルスの抜けのみならずクロツクパル
スの増加に対する検査が可能である。
スの増加に対する検査が可能である。
検査回路はクロツクを供給しているシステム内
のどの位置に実装しても良く、場合によつてはシ
ステム内の数箇所に同時に検査回路を設けて検査
を行なうことも可能である。
のどの位置に実装しても良く、場合によつてはシ
ステム内の数箇所に同時に検査回路を設けて検査
を行なうことも可能である。
実際に使用している末端のクロツクパルスを使
用出来、従来からの既製品で動作している装置に
簡単に追加実装して装置の信頼度を向上させるこ
とが出来る。
用出来、従来からの既製品で動作している装置に
簡単に追加実装して装置の信頼度を向上させるこ
とが出来る。
モノステーブルマルチバイブレータを２組に分
けたためモノステーブルマルチバイブレータに対
する負担が軽くなり、しかも連続してクロツクパ
ルスの検査が行なえる様になつた。
けたためモノステーブルマルチバイブレータに対
する負担が軽くなり、しかも連続してクロツクパ
ルスの検査が行なえる様になつた。
第１図は本発明の一実施例を示す回路のブロツ
ク図である。第２図は正常に動作中のタイムチヤ
ートで第３図のクロツクパルスの抜けを生じた場
合のタイムチヤートで第４図はクロツクパルスの
増加を生じた場合のタイムチヤートである。 １及び３は４ビツトバイナリイカウンタ、２及
び４はデコーダ５及び６はモノステーブルマルチ
バイブレータ、７及び８はフリツプフロツプであ
る。
ク図である。第２図は正常に動作中のタイムチヤ
ートで第３図のクロツクパルスの抜けを生じた場
合のタイムチヤートで第４図はクロツクパルスの
増加を生じた場合のタイムチヤートである。 １及び３は４ビツトバイナリイカウンタ、２及
び４はデコーダ５及び６はモノステーブルマルチ
バイブレータ、７及び８はフリツプフロツプであ
る。
Claims (1)
- 【特許請求の範囲】 １ クロツクパルスにより同期して動作する情報
処理システムにおけるクロツクパルス検査方式で
あつて、 前記クロツクパルスを計数し所定の偶数計数値
で巡回する第１のカウンタと、 前記第１のカウンタが、前記クロツクパルスが
正常な時間間隔で到来している時に最大計数値の
半分を計数するのに要する時間に等しい時間だけ
それぞれ動作し、且つ前記第１のカウンタの計数
値がそれぞれ、最大計数値、最大計数値の半分の
計数値になつたことで動作を開始する第１および
第２のモノステーブルマルチバイブレータと、 前記第１および第２のモノステーブルマルチバ
イブレータの何れか一方が動作している時のみ前
記クロツクパルスを計数し、前記第１のカウント
と同一の計数値で巡回する第２のカウンタとを有
し、 前記第１のカウンタおよび前記第２のカウンタ
の計数値を比較することで前記クロツクパルスの
抜けおよび増加を検出することを特徴とするクロ
ツクパルス検査方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55132168A JPS5757328A (en) | 1980-09-22 | 1980-09-22 | Inspecting system of clock pulse |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55132168A JPS5757328A (en) | 1980-09-22 | 1980-09-22 | Inspecting system of clock pulse |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5757328A JPS5757328A (en) | 1982-04-06 |
| JPS6150327B2 true JPS6150327B2 (ja) | 1986-11-04 |
Family
ID=15074949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55132168A Granted JPS5757328A (en) | 1980-09-22 | 1980-09-22 | Inspecting system of clock pulse |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5757328A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60132221A (ja) * | 1983-12-20 | 1985-07-15 | Yamatake Honeywell Co Ltd | クロツクパルスの異常検出方法 |
-
1980
- 1980-09-22 JP JP55132168A patent/JPS5757328A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5757328A (en) | 1982-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4139147A (en) | Asynchronous digital circuit testing and diagnosing system | |
| US4775840A (en) | Noise removing circuit | |
| US4468746A (en) | Apparatus for determining interval between two events | |
| US3651315A (en) | Digital products inspection system | |
| US4232388A (en) | Method and means for encoding and decoding digital data | |
| JPH0467811B2 (ja) | ||
| US4160154A (en) | High speed multiple event timer | |
| US4025768A (en) | Method and apparatus for testing and diagnosing data processing circuitry | |
| US4379993A (en) | Pulse failure monitor circuit employing selectable frequency reference clock and counter pair to vary time period of pulse failure indication | |
| JPS6150327B2 (ja) | ||
| US3056108A (en) | Error check circuit | |
| US4926427A (en) | Software error detection apparatus | |
| US4578666A (en) | Method of comparing data with asynchronous timebases | |
| US3191013A (en) | Phase modulation read out circuit | |
| JPS63312754A (ja) | エラ−発生回路 | |
| JPS62131637A (ja) | タイミングジツタ測定方式 | |
| SU1706028A1 (ru) | Частотный селектор | |
| JPS6142895B2 (ja) | ||
| SU473180A1 (ru) | Устройство дл проверки схем сравнени | |
| SU1092742A1 (ru) | Устройство дл определени достоверности информации | |
| SU1108453A1 (ru) | Устройство дл функционально-динамического контрол логических схем | |
| SU1168952A1 (ru) | Устройство дл контрол дискретной аппаратуры с блочной структурой | |
| JPS6249936B2 (ja) | ||
| JPS5853257A (ja) | デイジタルデ−タ受信回路 | |
| SU1160414A1 (ru) | Устройство дл контрол логических блоков |