JPS6148730B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、マトリツクス状に配列された座標
位置にキースイツチが設けられている多項目入力
装置から各種の識別データを送出する場合のデー
タ送出方式に関し、特に各識別データを中央処理
装置（以下CPUという）の処理能力に対応する
ビツト数の任意のグループに分けて送出すること
により、CPUの負担の軽減と、CPUとデータ入
力装置間の信号ライン数を最少にしたデータ送出
方式を提供する。

座標位置識別機構とページ識別機構とブツク識
別機構とを備えた多項目入力装置や、座標位置識
別機構とパネル識別機構とを備えた多項目入力装
置等は、各種コンピユータシステムのデータ入力
装置として、従来から広く用いられている。

この場合に、データ入力装置からCPUへ各識
別データを送出するための従来の第１のデータ送
出方式としては、例えば座標位置データとページ
データとブツクデータとを、並列的に一度に送出
する方式が知られている。

しかし、このように一度にすべての識別データ
を送出する方式では、それぞれのデータの情報量
が多いときには、全体のデータ量が大きくなり、
通常のCPUが処理可能なビツト数を越えてしま
う。そのため、結果的には、CPUでは複数回に
わたつてデータを取り込まなければならず、
CPUの負担が増加するという不都合があつた。

また、従来の第２のデータ送出方式としては、
各識別データに対するCPU側からのデータ送出
要求によつて、それぞれのデータを送出する方式
も知られている。

このデータ送出方式によれば、CPUの処理能
力を越えるビツト数のデータが一度に送出される
という不都合は減少される。しかしながら、デー
タ送出要求用の信号ラインを複数本必要とするの
で、CPUとデータ入力装置間の信号ライン数が
増加するという不都合があつた。

そこで、この発明の多項目入力装置のデータ送
出方式では、従来のデータ送出方式におけるこれ
らの不都合を解決し、CPUの処理能力に対応し
たビツト数の識別データを、最少限の信号ライン
によつて順次送出することができるようにするこ
とを目的とする。

そのために、この発明のデータ送出方式におい
ては、多項目入力装置から送出される座標位置デ
ータと、ページデータとブツクデータあるいはパ
ネルデータ等の識別データを、CPUからのデー
タ送出要求に応じて、シーケンシヤルに順次デー
タの送出を行うようにしている。

図面は、この発明のデータ送出方式を実施する
ために使用される制御回路の一例を示すブロツク
図である。図面において、１は座標位置識別機
構、２はページ識別機構、３はブツク識別機構、
４はデータセレクタ、５はデイレイ回路、６はカ
ウンタ、７はアンドゲート回路を示す。

この場合には、データグループとして、座標
位置データ、ページデータ、ブツクデータの
３グループに区分されているものとする。

この図面に示された制御回路では、座標位置識
別機構１とページ識別機構２とブツク識別機構３
とから、それぞれ発生される座標位置データとペ
ージデータとブツクデータの各識別データは、デ
ータセレクタ４によつて順次セレクトされて、同
一の信号ラインによりCPU側へ送出されるよう
になつている。

このデータセレクタ４における送出データのセ
レクトは、カウンタ６によつて行われる。すなわ
ち、第１のストローブ信号によりカウンタ６がク
リアされることによつて、座標位置データがセレ
クトされ、以下CPU側からのデータ送出要求信
号により順次歩進されるカウンタ６の出力信号
（選択信号）によつて、ページデータ、ブツクデ
ータの順序でセレクトされる。

この場合に、次に送出されるデータグループに
ついてのCPU側へのストローブ信号は、１回の
データ送出に必要な時間だけ遅延させるデイレイ
回路５によつて制御される。そのため、第１のス
トローブ信号あるいはCPU側からのデータ送出
要求信号は、このデイレイ回路５によつて遅延さ
れて、カウンタ６によりゲートを開かれたアンド
ゲート回路７から、第２のストローブ信号として
CPU側へ送出される。

次に図面の制御回路の動作を説明する。

まず、オペレータによつて、多項目入力装置
の、特に図示はされていないキーボード上にマト
リツクス状に配列されたキースイツチの１つが選
択操作されると、座標位置識別機構１からは、選
択された座標位置に対応する座標位置データと第
１のストローブ信号とが発生される。

この第１のストローブ信号は、カウンタ６とデ
イレイ回路５へ与えられる。そのため、カウンタ
６がクリアされ、その出力信号によつてデータセ
レクタ４では座標位置データをセレクトし、最初
に座標位置データがCPU側へ送出される。ま
た、カウンタ６の出力信号によりアンドゲート回
路７のゲートが開かれ、デイレイ回路５によつて
座標位置データの送出に必要な時間だけ遅延され
た第１のストローブ信号により、アンドゲート回
路７から第２のストローブ信号が発生されて、
CPU側へ送出される。

次に、CPU側からデータ送出要求信号が入力
されると、カウンタ６が歩進されてデータセレク
タ４ではページデータがセレクトされて、CPU
側へ送出される。このデータ送出要求信号は、同
時にデイレイ回路５へも入力されており、所定時
間だけ遅延されて、第２のストローブ信号が
CPU側へ送出される。

さらに、CPU側から次のデータ送出要求信号
が入力されると、カウンタ６はさらに歩進され
て、データセレクタ４ではブツクデータがセレク
トされ、CPU側へ送出される。この場合にも、
同様に、デイレイ回路５からアンドゲート回路７
を介して、第２のストローブ信号が発生され、
CPU側へ送出される。

このような一連の動作によつて、多項目入力装
置からの各識別データは、すべてCPU側へ送出
されている。

この状態で、さらに次のデータ送出要求信号が
CPU側から入力されると、カウンタ６が歩進さ
れて、その出力は零レベルになる。そのため、デ
ータセレクタ４の出力はインヒビツトされ、同時
にアンドゲート回路７のゲートも閉じられる。こ
のようにして、識別データが重複してCPU側へ
送出されることは防止される。

そして、このデータセレクト４とアンドゲート
回路７のインヒビツトは、新たに座標位置識別機
構１から第１のストローブ信号が発生され、カウ
ンタ６がクリアされる時点で解除されて、次のデ
ータ送出を可能にする。

なお、以上の実施例では、多項目入力装置から
の識別データを３つのグループに分ける場合につ
いて説明した。しかし、このグループ分けは、他
の任意の数に選ぶことが可能であり、１つの識別
データを複数のグループに分けることもできる。
そして、このグループ分けを適当に選択すること
によつて、１回のデータ送出要求信号に応じて
CPUへ送出されるデータのビツト長を、CPUが
処理可能なビツト長以内にすることができる。ま
た、この場合のグループの個数の変化に対して
は、カウンタ６がリセツトされて、その出力が零
レベルになる時点のカウント数を変更することに
より、容易に対処することができる。さらに、デ
ータ送出の順序も、この実施例に限らず、他の任
意の順序に設定することが可能である。

以上に詳細に説明したとおり、この発明の多項
目入力装置のデータ送出方式では、座標位置識別
機構と、ページ識別機構やブツク識別機構あるい
はパネル識別機構等の他の識別機構とを備えた多
項目入力装置において、それぞれの識別機構から
発生される各識別データを、CPUの処理能力に
対応したビツト数以内のグループに区分し、
CPU側からのデータ送出要求信号に応じて、グ
ループ単位でシーケンシヤルに順次送出するよう
にしている。

したがつて、この発明のデータ送出方式によれ
ば、複数種類の識別データを、選択的に、かつシ
ーケンシヤルに、中央処理装置へ送出するに際し
て、CPUの負担が軽減され、またデータ送出要
求用の信号ラインを少なくした構成とすることが
可能になる、等の多くの優れた効果が達成され
る。

【図面の簡単な説明】

図面は、この発明の多項目入力装置のデータ送
出方式を実施するために使用される制御回路の一
例を示すブロツク図である。 図面において、１は座標位置識別機構、２はペ
ージ識別機構、３はブツク識別機構、４はデータ
セレクタ、５はデイレイ回路、６はカウンタ、７
はアンドゲート回路を示す。

Claims (1)

【特許請求の範囲】
1. １ マトリツクス状に配列された座標位置のデー
   タを識別する座標位置識別手段と、ページ、パネ
   ル、ブツク等のデータを識別する他の識別手段を
   １つ以上備えた多項目入力装置のデータ送出方式
   において、各識別手段より発生される識別データ
   が入力され、かつ、これらのデータを選択的に中
   央処理装置へ送出するための信号ラインを有する
   データ選択手段と、中央処理装置からの信号を受
   けて前記データ選択手段から送出されるデータを
   選択するための信号を出力する選択信号出力手段
   とを設け、識別データをデータ選択手段に設けら
   れた信号ラインから、シーケンシヤルに順次デー
   タの送出を行うことを特徴とする多項目入力装置
   のデータ送出方式。