JPS6148717B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は表示装置に関し、詳しくは、複数の文
字、記号等を合成して表示する装置の改良に関す
るものである。

第１図は二つの文字、記号等を合成して表示す
る場合の原理図で、ａ図の表示データ等が格納さ
れているメモリのアドレスｎ＋１とｎ＋２、及び
ｎ＋３とｎ＋４から続み出された内容がそれぞれ
合成され、表示面上にｂ図の如く表示されること
を示している。なお、第１図ａのアドレスｎとｎ
＋５の内容は定義文字であり、ここでは合成開
始、合成終了を意味している。このように、複数
の文字等を合成表示する場合、メモリ上の複数ア
ドレスの内容が表示面上の同一位置に表示され、
メモリアドレスと表示位置が一義的に決まらな
い。即ち、合成表示文字を構成している各データ
がどのメモリアドレスに入つているか不明であ
る。この為、表示面を見ながら例えばアドレスｎ
＋１とｎ＋２のうちの一方の内容を変更する必要
があるような場合、従来はアドレスｎ＋１とｎ＋
２の両方を変更してみる必要があつた。

本発明は上述の問題点を解決すべくなされたも
ので、複数の文字、記号等を合成して表示する場
合、合成表示文字を構成している各文字、記号等
を単位に点滅させて、点滅文字とそのメモリアド
レスとの対応をとり、以つて合成表示文字を構成
している各文字単位にその内容を容易に変更する
ことを可能とした表示装置を提供することにあ
る。

以下、図示の実施例により本発明の内容を詳細
に説明する。

第２図は本発明の一実施例のブロツク図であ
る。図において、１は表示データ、定義文字等が
格納されているメモリ、、２はメモリ１の続み出
しアドレスを指定するメモリアドレスカウンタ、
３は点滅すべき文字に対応したアドレスが外部等
より設定されるカーソルアドレスレジスタ、４は
メモリアドレスカウンタ２とカーソルアドレスレ
ジスタ３の内容の一致をとる一致回路である。５
はフリツプフロツプで、通常はリセツト状態をと
り、文字合成が指定されるとメモリ１の続出しサ
イクルに同期してリセツト状態を交互に繰り返す
機能を有している。６及び７はメモリ１から続み
出された表示データを一時蓄えるバツフアレジス
タ、８及び９は表示データを表示パターン信号に
変換する文字発生回路である。１０はオア回路、
１１，１２，１３はアンド回路、１４はインバー
タ、１５は遅延回路であり、１６はCRT、その
他の表示部である。１７はタイミング信号線で、
比較的低周波数でもつてオン、オフを繰り返して
いるものである。

はじめ合成文字の表示が指定されていない通常
の動作について説明する。この場合、フリツプフ
ロツプ６はリセツト状態に維持されており、メモ
リアドレスカウンタ２で示されるアドレスの表示
データがメモリ１より続み出されると、バツフア
レジスタ６に保持される。このバツフアレジスタ
６の内容は文字発生回路８に転送されて文字パタ
ーン信号に変換され、オア回路１０を通して表示
部１６に送られる。この間にメモリアドレスカウ
ンタ２の内容は＋１され、メモリ１の次のアドレ
スの表示データが続み出されてバツフアレジスタ
６に転送される。以下、同様の動作を繰り返し、
メモリ１の各アドレスの表示データが順次文字パ
ターンに変換されて表示部１６の各表示位置に表
示される。又、メモリ１の内容の変更を行うよう
な場合は、カーソルアドレスレジスタ３に任意の
アドレスを設定してみる。この場合、メモリアド
レスカウンタ２の内容がカーソルアドレスレジス
タ３のそれと一致すると、一致回路４の出力は
“１”となる。この時、インバータ１４の出力は
“１”であるためアンド回路１３の条件が成立
し、アンド回路１１はオンする。図では省略した
が、通常の動作時、遅延回路１５はバイパスされ
るものとする。この結果、そのとき、文字発生回
路８から出力される表示パターンはタイミング信
号線１３でもつて制御を受けて点滅する。オペレ
ータは表示面を見て、目的とする文字が点滅して
いれば、その時のカーソルアドレスレジスタ３の
内容をメモリ１の書込みアドレスとして変更すべ
き表示データを書き込み、点滅文字が目的とする
文字と一致していなければ、カーソルアドレスレ
ジスタ３の内容を設定し直す。

以上の動作は従来の表示装置と同じであるが、
次に本発明の特微とする合成文字を表示する場合
の動作について説明する。第１図のアドレスｎの
内容の如く、メモリ１から続み出されたデータが
合成開始を示す定義文字であると、該データはバ
ツフアレジスタ６に入力されずに制御情報として
用いられ、装置は合成文字表示モードに移る。な
お、そのために必要なデコーダ、その他の回路は
第２図では省略されている。

上記アドレスｎの内容により装置が合成表示モ
ードになつた場合、この時のメモリアドレスカウ
ンタ２で示されるアドレスｎ＋１の表示データが
バツフアレジスタ６に取り込まれると、メモリア
ドレスカウンタ２が＋１してｎ＋２になると同時
にフリツプフロツプ５はセツト状態に反転する。
この結果、続いてメモリ１のアドレスｎ＋２の表
示データがバツフアレジスタ７に取り込まれる。
これらバツフアレジスタ６と７の内容は同時に文
字発生回路８と９に転送されてそれぞれ文字パタ
ーン信号に変換され、これがオア回路１０で合成
されて表示部１４の同一表示位置に表示される。
この間にメモリアドレスカウンタ２の内容は＋１
され、同時にフリツプフロツプ５はリセツト状態
に反転し、メモリ１のアドレスｎ＋３の内容がバ
ツフアレジスタ６に取り込まれる。その結果、メ
モリアドレスカウンタ２は＋１され、同時にフリ
ツプフロツプ５はセツト状態に反転し、メモリ１
のアドレスｎ＋４の内容が引き続いてバツフアレ
ジスタ７に取り込まれる。これらバツフアレジス
タ６と７の内容は、前と同じく文字発生回路８と
９に転送されてそれぞれ文字パターン信号に変換
され、表示部１４に合成表示される。以下同様の
動作を繰り返すが、例えば第１図の如く、次にメ
モリ１のアドレスｎ＋５の内容が続み出され、こ
れが合成終了を示す定義文字であると、フリツプ
フロツプ５はリセツト状態に維持され、装置は先
に説明した通常の動作に戻ることになる。

今、装置が上記の合成文字表示モードで動作し
ているとし、カーソルアドレスレジスタ３にはア
ドレスｎ＋１が設定されているとする。前述の通
り、メモリアドレスカウンタ２がｎ＋１の時、フ
リツプフロツプ５はリセツト状態にあり、このと
きメモリ１のアドレスｎ＋１の表示データはバツ
フアレジスタ６に格納され、これが次のアドレス
ｎ＋２の表示データがバツフアレジスタ７に格納
されるのを侍つて文字発生回路８に転送される。
一方、メモリアドレスカウンタ２がｎ＋１になる
と、一致回路４の出力が“１”となり、この時、
フリツプフロツプ５がリセツト状態にあると云う
ことで、アンド回路１３の出力も“１”となる。
このアンド回路１３の“１”出力は遅延回路１５
を通つてアンド回路１１に与えられ、上記バツフ
アレジスタ６の内容が文字発生回路８に転送され
るタイミングに同期してアンド回路１１はオンす
る。この結果、そのとき文字発生回路８から出力
される表示パターン信号、即ちアドレスｎ＋１の
表示データに対応したパターン信号がタイミング
信号線１３でもつて制御を受け、メモリアドレス
ｎ＋１とｎ＋２の内容で構成される合成文字のう
ち、アドレスｎ＋１に対応した文字のみが表示面
上で点滅してみえることになる。同様にして、カ
ーソルアドレスレジスタ３にアドレスｎ＋２が設
定されているときは、一致回路４の出力が“１”
となつた時、フリツプフロツプ５はセツト状態に
あるため、アンド回路１２がオンし、メモリアド
レスｎ＋１とｎ＋２の表示データで構成される合
成文字のうち、アドレスｎ＋２のデータに対応し
た文字のみが点滅する。

第２図は２つの文字、記号等を合成して表示す
る場合の実施例であるが、バツフアレジスタや文
字発生回路を増設し、又、フリツプフロツプ５を
例えばｎ進カウンタ等で置き換えることによつ
て、３あるいはそれ以上の文字、記号等を合成し
て表示する装置に拡張することが可能である。
又、文字発生回路の出力側に所望数のシフトレジ
スタを配置し、合成文字表示モード時、文字発生
回路で得られたパターンを、合成表示文字を構成
している各文字単位に各シフトレジスタに入力
し、その後、各シフトレジスタの内容を同時に出
力してオアすれば、バツフアレジスタ、文字発生
回路は１組でたりる。

以上の通り、本発明によれば、合成表示文字を
構成している各文字、記号単位に点滅し、該点滅
文字とそのメモリアドレスとの対応が一対一にと
れるため、メモリ内容の修正を行う場合、合成表
示文字を構成している目的の文字単位にその内容
を変更することが可能になる。

【図面の簡単な説明】

第１図は文字、記号等を合成して表示する場合
の原理図、第２図は本発明の一実施例のブロツク
図である。 １…メモリ、２…メモリアドレスカウンタ、３
…カーソルアドレスレジスタ、４…一致回路、５
…フリツプフロツプ、６，７…バツフアレジス
タ、８，９…文字発生回路、１５…遅延回路、１
６…表示部。

Claims (1)

【特許請求の範囲】
1. １ 表示データが格納されているメモリと、該メ
   モリを走査して表示データを順次続み出すメモリ
   アドレスカウンタと、前記メモリから続み出され
   た表示データをパターン信号に変換する文字発生
   回路と、前記パターン信号を可視表示する表示部
   と、前記メモリの任意のアドレスを設定するカー
   ソルアドレスレジスタと、前記カーソルアドレス
   レジスタと前記メモリアドレスカウンタの内容を
   比較して一致したとき一致信号を出力する一致回
   路と、前記一致信号が出力された時、そのメモリ
   アドレスの表示データに対応したパターン信号を
   所定の周期で制御する回路と、前記制御を受けた
   パターン信号及びそれに隣接するメモリアドレス
   の表示データに対応したパターン信号を合成して
   前記表示部に与える回路とを具備してなる表示装
   置。