JPS6145611A - Synchronizing rectifier circuit - Google Patents

Synchronizing rectifier circuit

Info

Publication number
JPS6145611A
JPS6145611A JP59166459A JP16645984A JPS6145611A JP S6145611 A JPS6145611 A JP S6145611A JP 59166459 A JP59166459 A JP 59166459A JP 16645984 A JP16645984 A JP 16645984A JP S6145611 A JPS6145611 A JP S6145611A
Authority
JP
Japan
Prior art keywords
signal
rectifier circuit
synchronous
carrier signal
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59166459A
Other languages
Japanese (ja)
Inventor
Hiroaki Ayakawa
博明 綾川
Kiyoshi Noda
野田 清志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59166459A priority Critical patent/JPS6145611A/en
Publication of JPS6145611A publication Critical patent/JPS6145611A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To increase the modulation frequency without increasing an error due to glitch by using a synchronizing signal so as to demodulate only a stable portion of a pulse amplitude modulation signal thereby applying synchronizing rectification. CONSTITUTION:A carrier signal (b) is inputted to a monostable multivibrator 7 via a delay circuit 6 and the output of the monostable multivibrator 7 switches a switch 3 as a synchronizing signal (f). The signal (f) is formed to be risen after a delay time Td after leading of the signal (b) and to be fallen down after a pulse width TM. The relation of time Td+pulse width TM<= pulse width Tc of signal (b) is satisfied. Thus, only a stable portion of a signal (c) is given to a low-pass filter 4. Thus, generation of glitch when the switch 3 is turned on is prevented and the modulation frequency is increased.

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は同期整流回路、特にチョッパ・アンプ又はアイ
ソレーション・アンプ等の復調回路に用いる同期整流回
路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a synchronous rectification circuit, particularly to a synchronous rectification circuit used in a demodulation circuit such as a chopper amplifier or an isolation amplifier.

[発明の技術的背景] チョッパ・アンプ又はアイソレーション・アンプにおい
ては、入力信号電圧をキャリア信号によってパルス振幅
変調(PAN) L、、この結果得られた変調信号をキ
ャリア信号と同期したスイッチの開閉によって復調する
同期整流方式が用いられている。
[Technical Background of the Invention] In a chopper amplifier or isolation amplifier, the input signal voltage is pulse amplitude modulated (PAN) by a carrier signal, and the resulting modulated signal is opened and closed in synchronization with the carrier signal. A synchronous rectification method is used in which the signal is demodulated by

第3図に従来の同期整流回路を用いたチョッパ・アンプ
の構成例を示す。第3図において、1はパルス振幅変調
器、2はキャリア信号発生器である。3はキャリア信号
に同期して開閉するスイッチであり、パルス振幅変調器
1により得られたパルス振幅変調信号を同期整流してい
る。4はローパスフィルタで、同期整流により得られた
復調信号から高周波成分を除去する。5はローパスフィ
ルタ4の出力を増幅するバッファである。
FIG. 3 shows an example of the configuration of a chopper amplifier using a conventional synchronous rectifier circuit. In FIG. 3, 1 is a pulse amplitude modulator and 2 is a carrier signal generator. A switch 3 opens and closes in synchronization with the carrier signal, and synchronously rectifies the pulse amplitude modulated signal obtained by the pulse amplitude modulator 1. 4 is a low-pass filter that removes high frequency components from the demodulated signal obtained by synchronous rectification. 5 is a buffer that amplifies the output of the low-pass filter 4.

この様な構成のチョッパ・アンプにおいて、各  ・部
の動作波形は第4図のようになる。そして、第4図の符
号a〜eは、第3図の符号a〜eに対応しており、aは
入力電圧、bはキAアリア信号、Cはパルス振幅変調信
号、dはスイッチ3の開閉によって同期整流された復調
信号、eはローパスフィルタ4の出力信号である。バッ
ファ5の出力電圧はeと同等であるので省略する。ここ
で第4図c、d及びeに点線で示した波形は入力電圧a
を表わしており、ローパスフィルタ4の出力信号eは誤
差を生じていることがわかる。
In a chopper amplifier with such a configuration, the operating waveforms of each section are as shown in Figure 4. The symbols a to e in FIG. 4 correspond to the symbols a to e in FIG. The demodulated signal e which has been synchronously rectified by opening and closing is the output signal of the low-pass filter 4. The output voltage of the buffer 5 is the same as e, so its description will be omitted. Here, the waveforms shown by dotted lines in Fig. 4c, d, and e are the input voltage a
It can be seen that the output signal e of the low-pass filter 4 has an error.

[背景技術の問題点] −・般的にパルス振幅変調信号Cは、パルス振幅変調器
1のスルーレートで決まる応答の遅れを有するが、スイ
ッチ3の動作時間はこれに比較して短い。そのため、キ
ャリア信号すがトルベルの時にスイッチ3がオンするも
のとすれば、復調信号には第4図dに示すようなスパイ
ク状の過渡波形、即ち、グリッジが生じる。このグリッ
ジが前述の誤差の原因であるが、グリッジは変調周波数
が高ければ高いほどグリッジによって生じる誤差は大き
くなる。従って、第3図の構成においては、キャリア信
号発生器2の周波数を低くして誤差発生を防止している
のが現状であるが、その結果としてチョッパ・アンプ全
体の周波数帯域が著しく低下する欠点が生じている。こ
れまでの例では、変調周波数10KHz、周波数帯域(
−3db) I K Hz程度が一般的である。又、ア
イソレーション・アンプについても同様の理由により変
調周波数が低くなっているが、アイソレージコン・アン
プでは絶縁トランスを使用するため、周波数帯域低下に
加えてトランスが大形化するという欠点がある。
[Problems with the Background Art] Generally, the pulse amplitude modulated signal C has a response delay determined by the slew rate of the pulse amplitude modulator 1, but the operating time of the switch 3 is short compared to this. Therefore, if the switch 3 is turned on when the carrier signal is at a torque level, a spike-like transient waveform, ie, a glitch, as shown in FIG. 4d occurs in the demodulated signal. This glitch is the cause of the above-mentioned error, and the higher the modulation frequency, the larger the error caused by the glitch. Therefore, in the configuration shown in Fig. 3, the frequency of the carrier signal generator 2 is currently lowered to prevent the occurrence of errors, but as a result, the frequency band of the entire chopper amplifier is significantly reduced. is occurring. In the example so far, the modulation frequency is 10KHz, and the frequency band (
-3db) I KHz is typical. Also, the modulation frequency of isolation amplifiers is lowered for the same reason, but since isolation amplifiers use isolation transformers, they have the disadvantage of lowering the frequency band and increasing the size of the transformer. .

[発明の目的] 本発明は上記問題点を解決するためになされたものであ
り、周波数帯域が広く、かつチョッパ・アンプ及びアイ
ソレーション・アンプを小形にし得る同期整流回路を提
供することを目的としている。
[Purpose of the Invention] The present invention has been made to solve the above problems, and its purpose is to provide a synchronous rectifier circuit that has a wide frequency band and can make chopper amplifiers and isolation amplifiers smaller. There is.

[発明の概要] 本発明では、前述のスイッチ3がオンになるタイミング
を制御することにより、パルス振幅変調信号の安定な部
分のみの復調を行ない、誤差の原因となるグリッジ発生
を防止するような構成の同期整流回路を提供している。
[Summary of the Invention] In the present invention, by controlling the timing at which the above-mentioned switch 3 is turned on, only the stable part of the pulse amplitude modulation signal is demodulated, thereby preventing the occurrence of glitches that cause errors. It provides a synchronous rectifier circuit with a configuration of

[発明の実施例] 以下図面を参照して実施例を説明する。第1図は本発明
による同期整流回路の一実施例ブロック図である。第1
図において、第3図と同一部分には同一符号をつけて説
明を省略する。
[Embodiments of the Invention] Examples will be described below with reference to the drawings. FIG. 1 is a block diagram of an embodiment of a synchronous rectifier circuit according to the present invention. 1st
In the figure, the same parts as in FIG. 3 are given the same reference numerals, and their explanation will be omitted.

キャリア信号すは、遅延回路6を介して単安定マルチバ
イブレータ7に入力され、単安定マルチバイブレータ7
の出力は、同期信号fとしてスイッチ3を開閉するよう
に構成されている。その他の構成は第3図と同様である
。第2図は第1図の各部の動作波形で、符号a−fは各
々第1図の符号a〜fと対応している。なお、第2図a
−Cは第4図a−Cと全く同じ波形である。
The carrier signal is input to the monostable multivibrator 7 via the delay circuit 6, and the monostable multivibrator 7
The output is configured to open and close the switch 3 as a synchronization signal f. The other configurations are the same as in FIG. 3. FIG. 2 shows operating waveforms of each part in FIG. 1, and symbols a to f correspond to symbols a to f in FIG. 1, respectively. In addition, Figure 2a
-C has exactly the same waveform as FIG. 4a-C.

本実施例によれば、キャリア信号すがトルベルから1ル
ベルに立上ると、遅延回路6による遅れ時間Tdを経過
した後に同期信号fが立上って、スイッチ3がオンする
。ここで、遅れ時間Taを適切な値に選び、パルス振幅
変調信号Cの安定な部分のみをローパスフィルタ4に伝
達するように設定すれば、スイッチ3がオンになる時の
グリッジの発生は防止できる。例えば、パルス振幅変調
器1のスルーレートが20V/IIs、パルス振幅変調
信号Cの最大振幅が10V I)−Dとすれば、グリッ
ジが発生し得る時間は0.57715であるので、Ta
>0,5IIsにすればグリッジを防止できる。更に単
安定マルチバイブレータ7の動作時間−をキャリア信号
すのパルス幅Tcに対して Ta + TM≦Tc に設定すれば、キャリア信号すの立下り前に同期信号f
がトルベルになり、パルス振幅変調信号Cが安定な状態
にあるうちにスイッチ3がオフとなる。従って、スイッ
チ3がオフになる時のグリッジも防止することができる
According to this embodiment, when the carrier signal S rises from 1 lvl to 1 lvl, the synchronizing signal f rises after the delay time Td by the delay circuit 6 has elapsed, and the switch 3 is turned on. Here, by selecting an appropriate value for the delay time Ta and setting it so that only the stable portion of the pulse amplitude modulation signal C is transmitted to the low-pass filter 4, it is possible to prevent glitches from occurring when the switch 3 is turned on. . For example, if the slew rate of the pulse amplitude modulator 1 is 20V/IIs and the maximum amplitude of the pulse amplitude modulation signal C is 10V I)-D, the time during which a glitch can occur is 0.57715, so Ta
>0.5 IIs can prevent glitches. Furthermore, if the operating time of the monostable multivibrator 7 is set to Ta + TM≦Tc with respect to the pulse width Tc of the carrier signal S, the synchronizing signal f is generated before the fall of the carrier signal S.
becomes the torque level, and the switch 3 is turned off while the pulse amplitude modulation signal C is in a stable state. Therefore, glitches when the switch 3 is turned off can also be prevented.

上記のような動作により、復調信号はd′のような波形
になり、第4図dに比較するとグリッジが完全に除去さ
れていることがわかる。又、ローパスフィルタ4の出力
e′の誤差も著しく減少し、直流入力電圧に対しては動
作原理上の誤差は零となる。このように本実施例におい
て、グリッジが生じないため、変調周波数を高くしても
誤差が増加する恐れが無い。従って、従来は10KHz
程度であった変調周波数(キャリア信号周波数)を5K
H7,程度にすることが可能であり、チョッパ・アンプ
、又はアイソレーション・アンプの周波数帯域幅を役5
倍に伸ばすことができる。変調周波数については、パル
ス振幅変調器1及びスイッチ3の特性による限界がある
ため、現状では50KHzF1度が妥当であるが、パル
ス振幅変調器1等の高周波化が進めば、変調周波数を更
に上げることも可能である。又、アイソレーション・ア
ンプの場合は変調周波数が5倍になれば絶縁トランスの
コア断面積を175(巻数は一定と仮定)にできるため
、大幅に小形化することが可能である。
As a result of the above operation, the demodulated signal has a waveform like d', and it can be seen that glitches have been completely removed when compared with FIG. 4d. Furthermore, the error in the output e' of the low-pass filter 4 is significantly reduced, and the error due to the operating principle becomes zero with respect to the DC input voltage. As described above, in this embodiment, since glitches do not occur, there is no possibility that errors will increase even if the modulation frequency is increased. Therefore, conventionally 10KHz
The modulation frequency (carrier signal frequency) that was about 5K
It is possible to reduce the frequency bandwidth of the chopper amplifier or isolation amplifier to about H7.
It can be doubled. Regarding the modulation frequency, there is a limit due to the characteristics of the pulse amplitude modulator 1 and the switch 3, so 50 KHz F 1 degree is currently appropriate, but if the frequency of the pulse amplitude modulator 1 etc. advances, the modulation frequency may be further increased. is also possible. In addition, in the case of an isolation amplifier, if the modulation frequency is increased five times, the core cross-sectional area of the isolation transformer can be reduced to 175 (assuming the number of turns is constant), so it is possible to significantly reduce the size.

なお、遅延回路については、CRの一時遅れ系を用いて
、単安定マルチバイブレータ7のスレッシュホールド電
圧まででの立上り時間を遅らせる方法、及びパルスディ
レーラインを用いる方法等により、いずれでも容易に実
現できる。
As for the delay circuit, it can be easily realized by using a CR temporary delay system to delay the rise time of the monostable multivibrator 7 up to the threshold voltage, or by using a pulse delay line. .

上記実施例第1図では、同期信号fが1ルベルの時にス
イッチ3がオンになる例について説明したが、スイッチ
3の種類によっては同期信号fがLレベルでオンになる
こともあり、その場合においても上記実施例と同様の同
期整流回路を用いることができる。
In the embodiment shown in FIG. 1, the switch 3 is turned on when the synchronization signal f is 1 level. A synchronous rectifier circuit similar to that of the above embodiment can also be used.

[発明の効果] 以上説明したように、本発明によればパルス振幅変調信
号の安定な部分のみの復調を行なえるような同期信号を
用いて同期整流をする構成としたため、グリッジによる
誤差が増加することなく、変調周波数を高くすることが
可能となる。従って、チョッパ・アンプ又はアイソレー
ション・アンプ等に用いた場合に、周波数帯域幅を拡大
し、且つ絶縁トランスを著しく小形化できる効果がある
[Effects of the Invention] As explained above, according to the present invention, errors due to glitches increase due to the configuration in which synchronous rectification is performed using a synchronous signal that can demodulate only the stable portion of a pulse amplitude modulation signal. It becomes possible to increase the modulation frequency without increasing the frequency. Therefore, when used in a chopper amplifier, an isolation amplifier, etc., the frequency band width can be expanded and the isolation transformer can be significantly downsized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による同期整流回路の一実施例を用いた
チョッパ・アンプブロック図、第2図は第1図の動作波
形を示すタイムチャート、第3図は従来の同期整流回路
を用いたチョッパ・アンプブロック図、第4図は第3図
の動作波形を示すタイムチャートである。 1・・・パルス振幅変調器 2・・・キャリア信号発生
器3・・・スイッチ     4・・・ローパスフィル
タ5・・・バッファ     6・・・遅延回路7・・
・単安定マルチバイブレータ (7317)代理人 弁理士 則近憲佑(他1名) 児1図 人 第2図
Fig. 1 is a chopper amplifier block diagram using an embodiment of the synchronous rectifier circuit according to the present invention, Fig. 2 is a time chart showing the operating waveforms of Fig. 1, and Fig. 3 is a chopper amplifier block diagram using an embodiment of the synchronous rectifier circuit according to the present invention. The chopper amplifier block diagram, FIG. 4, is a time chart showing the operating waveforms of FIG. 3. 1...Pulse amplitude modulator 2...Carrier signal generator 3...Switch 4...Low pass filter 5...Buffer 6...Delay circuit 7...
・Monostable Multivibrator (7317) Representative Patent Attorney Kensuke Norichika (and 1 other person) Child 1 figure Person 2 figure

Claims (3)

【特許請求の範囲】[Claims] (1)入力信号をキヤリア信号によってパルス振幅変調
し、前記キヤリア信号に周期してパルス振幅変調信号を
整流する同期整流回路において、前記キヤリア信号に同
期した同期信号を発生して整流動作を行なわせると共に
、前記同期信号は、前記キヤリア信号の立上り後の遅延
時間T_a経過後に立上げ、かつパルス幅T_M経過後
に立下げるよう形成され、前記キヤリア信号のパルス幅
T_cに対してT_a+T_M≦T_cの関係を満たす
よう設定したことを特徴とする周期整流回路。
(1) In a synchronous rectifier circuit that pulse-amplitude modulates an input signal using a carrier signal and rectifies the pulse-amplitude modulated signal periodically with the carrier signal, a synchronous signal synchronized with the carrier signal is generated to perform the rectification operation. In addition, the synchronization signal is formed to rise after a delay time T_a after the rise of the carrier signal and fall after a pulse width T_M has elapsed, and has a relationship of T_a+T_M≦T_c with respect to the pulse width T_c of the carrier signal. A periodic rectifier circuit characterized by being set to satisfy the following conditions.
(2)同期信号の反転信号を同期信号として用いる特許
請求の範囲第1項記載の同期整流回路。
(2) The synchronous rectifier circuit according to claim 1, which uses an inverted signal of the synchronous signal as the synchronous signal.
(3)同期信号の発生は、遅延回路と単安定マルチバイ
ブレータとによって行なう特許請求の範囲第1項又は第
2項記載の同期整流回路。
(3) The synchronous rectifier circuit according to claim 1 or 2, wherein the synchronous signal is generated by a delay circuit and a monostable multivibrator.
JP59166459A 1984-08-10 1984-08-10 Synchronizing rectifier circuit Pending JPS6145611A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59166459A JPS6145611A (en) 1984-08-10 1984-08-10 Synchronizing rectifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59166459A JPS6145611A (en) 1984-08-10 1984-08-10 Synchronizing rectifier circuit

Publications (1)

Publication Number Publication Date
JPS6145611A true JPS6145611A (en) 1986-03-05

Family

ID=15831791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59166459A Pending JPS6145611A (en) 1984-08-10 1984-08-10 Synchronizing rectifier circuit

Country Status (1)

Country Link
JP (1) JPS6145611A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054766A (en) * 2010-09-01 2012-03-15 Olympus Corp Chopper stabilized amplifier
JP2022022716A (en) * 2020-07-02 2022-02-07 株式会社東芝 Electronic circuit, current measurement device, voltage measurement device, power converter, and inverter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054766A (en) * 2010-09-01 2012-03-15 Olympus Corp Chopper stabilized amplifier
JP2022022716A (en) * 2020-07-02 2022-02-07 株式会社東芝 Electronic circuit, current measurement device, voltage measurement device, power converter, and inverter

Similar Documents

Publication Publication Date Title
JPH02108331A (en) Carrier signal transmission/reception method
US4021797A (en) Audio frequency power line control system
JPS6145611A (en) Synchronizing rectifier circuit
EP0285252A3 (en) Digital signal demodulation
US4600944A (en) Low cost synchronizing signal separator
CA2102108A1 (en) Phase Compensation Method and Apparatus
JP2003309526A (en) Signal interface and signal interface method
JPS54159210A (en) Emphasis circuit of fm modulator and demodulator
JPS5895452A (en) Controlling system for demodulation carrier phase
JPS5556784A (en) Television signal reproducer
JPS60180208A (en) Insulation amplifier
JPH0993041A (en) Envelope detection circuit
JPH04352540A (en) Fsk receiver
JPS59192982A (en) Waveform generating circuit
JPS6123785U (en) Time axis correction device
JPS54130820A (en) Modulation system
JPS59198054A (en) Automatic frequency control system
JPH0119669B2 (en)
JPS60167575A (en) Noise eliminating circuit of video signal
JPS5389318A (en) Index type color television receiver
JPS60186828U (en) Generator synchronous relay
JPS57141161A (en) Detector for digital information
JPS639704B2 (en)
JPS5911081A (en) Reproducing circuit of sampling clock pulse
JPS6362933B2 (en)