JPS6145379B2 - - Google Patents
Info
- Publication number
- JPS6145379B2 JPS6145379B2 JP54114993A JP11499379A JPS6145379B2 JP S6145379 B2 JPS6145379 B2 JP S6145379B2 JP 54114993 A JP54114993 A JP 54114993A JP 11499379 A JP11499379 A JP 11499379A JP S6145379 B2 JPS6145379 B2 JP S6145379B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing
- ceramic substrate
- resin
- chip
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007789 sealing Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 14
- 239000000919 ceramic Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 238000001721 transfer moulding Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000945 filler Substances 0.000 description 2
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000010186 staining Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置において、ICチツプ並に
内部配線パターンを備えるセラミツク基板に対す
る外装封止に有効な封止方法に関す。
内部配線パターンを備えるセラミツク基板に対す
る外装封止に有効な封止方法に関す。
半導体装置製造の最終工程においては取扱い便
利とし高密度実施を容易ならしめかつ又温度・湿
度等動作環境条件に対する高信頼性性能の保証の
ためIC等装置使用に適する外装構造及び封止を
なすが、本発明は従来品と同様の信頼性性能を維
持して量産性に優れた低価格の樹脂封止手段につ
いてなされたものである。
利とし高密度実施を容易ならしめかつ又温度・湿
度等動作環境条件に対する高信頼性性能の保証の
ためIC等装置使用に適する外装構造及び封止を
なすが、本発明は従来品と同様の信頼性性能を維
持して量産性に優れた低価格の樹脂封止手段につ
いてなされたものである。
従来のこの種半導体装置の封止方法につき第１
図により概要説明する。
図により概要説明する。
第１図イはLSI等のICチツプ１がセラミツク基
板２に搭載された斜視図、ロはイの裏面からみた
斜視図で共に樹脂封止前の半完成体素子の状態を
示す。基板２は図示の内部配線パターン４がメタ
ライズ層に金メツキ等の手段で生成され中央の
ICチツプから周縁の多数のリードピン端子３に
導線される。第１図のハは前記素子体が樹脂外装
になる封止過程説明図である。
板２に搭載された斜視図、ロはイの裏面からみた
斜視図で共に樹脂封止前の半完成体素子の状態を
示す。基板２は図示の内部配線パターン４がメタ
ライズ層に金メツキ等の手段で生成され中央の
ICチツプから周縁の多数のリードピン端子３に
導線される。第１図のハは前記素子体が樹脂外装
になる封止過程説明図である。
即ち、特に封止界面から水分の侵入を極力防ぐ
ためキヤツプ４及び内部空間に充当する充填剤５
とにより外装する。このさい充填剤５は電気絶縁
性・耐湿性及び接着並に成形性の良い例えばエポ
キシ系樹脂等を選択するが、液状もしくは半硬化
したダブレツト状のものを一定量充当し、これを
樹脂硬化炉に入れ硬化熟成させて封止完了する。
ためキヤツプ４及び内部空間に充当する充填剤５
とにより外装する。このさい充填剤５は電気絶縁
性・耐湿性及び接着並に成形性の良い例えばエポ
キシ系樹脂等を選択するが、液状もしくは半硬化
したダブレツト状のものを一定量充当し、これを
樹脂硬化炉に入れ硬化熟成させて封止完了する。
この様な封止方法の問題点は余分の樹脂が基板
２のそり・ひずみによる寸法上のバラツキから外
周縁に流出しリードピン端子３が汚れこれに伴い
ピン導体面を不導体化する。
２のそり・ひずみによる寸法上のバラツキから外
周縁に流出しリードピン端子３が汚れこれに伴い
ピン導体面を不導体化する。
同時に前記の樹脂硬化熟成時キヤツプ４がねじ
れて固着し封止外観が不均一となりやすい。この
ため封止作業はかなり面倒な細密な作業が要求さ
れ例えば前記流れ出た充填用樹脂を取除く作業工
数もかかつたりする。
れて固着し封止外観が不均一となりやすい。この
ため封止作業はかなり面倒な細密な作業が要求さ
れ例えば前記流れ出た充填用樹脂を取除く作業工
数もかかつたりする。
本発明の目的はかかる問題点を除去して以下の
如き量産性の良い封止方法を具体化したものであ
る。
如き量産性の良い封止方法を具体化したものであ
る。
その特徴とするところはICチツプを搭載した
セラミツク基板と該セラミツク基板より外周が大
である金属からなる封止枠体とを、前記セラミツ
ク基板の周辺に形成したメタライズ層を介して鑞
接合し、かつ前記封止枠体を成形金型にクランプ
してトランスフアーモールドにより樹脂封止して
なる封止方法にある。
セラミツク基板と該セラミツク基板より外周が大
である金属からなる封止枠体とを、前記セラミツ
ク基板の周辺に形成したメタライズ層を介して鑞
接合し、かつ前記封止枠体を成形金型にクランプ
してトランスフアーモールドにより樹脂封止して
なる封止方法にある。
以下、本発明封止方法に就き図面に従つて説明
する。
する。
第２図に於て６は例えばコバール（Kovarj
Fe.Ni.Coの合金）等公知の封止材料から選択し
これを成形した本発明の要部をなす封止枠体であ
る。枠体６は装置封止前表側斜視図イ並に裏側斜
視図ロから分る様にセラミツク基板２の外装底板
として機能し、これは予じめ該基板２の周縁７に
生成したメタライズ層を介して鑞付け接合され
る。該接合面７の要部拡大断面図はハ図に示して
ある。尚、前記内部配線パターン４と多数のリー
ドピン端子３との接続部８の構造は鑞付け接合で
あり前記本発明に係る接合と併せ実施すれば作業
性は一段と向上する。
Fe.Ni.Coの合金）等公知の封止材料から選択し
これを成形した本発明の要部をなす封止枠体であ
る。枠体６は装置封止前表側斜視図イ並に裏側斜
視図ロから分る様にセラミツク基板２の外装底板
として機能し、これは予じめ該基板２の周縁７に
生成したメタライズ層を介して鑞付け接合され
る。該接合面７の要部拡大断面図はハ図に示して
ある。尚、前記内部配線パターン４と多数のリー
ドピン端子３との接続部８の構造は鑞付け接合で
あり前記本発明に係る接合と併せ実施すれば作業
性は一段と向上する。
前記封止枠体６とセラミツク基板２の鑞付け完
成体は、次いでニ図に示される上下の金型内に配
設して、前記セラミツク基板２の周縁に該基板２
より外周が大である封止枠体６自体を上下金型キ
ヤビテイの一部パーテイングラインとして、トラ
ンスフアーモールドによる樹脂成形するものであ
るからモールド用樹脂１０が枠体６に遮られてピ
ン端子側に流出する様なことはない。
成体は、次いでニ図に示される上下の金型内に配
設して、前記セラミツク基板２の周縁に該基板２
より外周が大である封止枠体６自体を上下金型キ
ヤビテイの一部パーテイングラインとして、トラ
ンスフアーモールドによる樹脂成形するものであ
るからモールド用樹脂１０が枠体６に遮られてピ
ン端子側に流出する様なことはない。
上述の説明の枠体（例えばハ図の６）の断面形
状等は一例に過ぎず該形状は外装底板として各種
の変形がありうること当然である。
状等は一例に過ぎず該形状は外装底板として各種
の変形がありうること当然である。
かかる外装封止構造とすれば、基板のそり・ひ
ずみによる寸法上のバラツキで流出した樹脂がリ
ードピン端子を汚して不導体化する恐れを防ぐこ
とができまた封止作業が著るしく改善され、関連
する半導体装置の量産性を高めること必須であ
り、その実用的効果大なるものがある。
ずみによる寸法上のバラツキで流出した樹脂がリ
ードピン端子を汚して不導体化する恐れを防ぐこ
とができまた封止作業が著るしく改善され、関連
する半導体装置の量産性を高めること必須であ
り、その実用的効果大なるものがある。
第１図は従来の封止方法概要説明の図並に第２
図は本発明になる封止方法を説明する図である。
図は本発明になる封止方法を説明する図である。
Claims (1)
- １ ICチツプを搭載したセラミツク基板と該セ
ラミツク基板より外周が大である金属からなる封
止枠体とを、前記セラミツク基板の周辺に形成し
たメタライズ層を介して鑞接合し、かつ前記封止
枠体を成形金型にクランプしてトランスフアーモ
ールドにより樹脂封止することを特徴とする封止
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11499379A JPS5638830A (en) | 1979-09-07 | 1979-09-07 | Sealing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11499379A JPS5638830A (en) | 1979-09-07 | 1979-09-07 | Sealing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5638830A JPS5638830A (en) | 1981-04-14 |
| JPS6145379B2 true JPS6145379B2 (ja) | 1986-10-07 |
Family
ID=14651655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11499379A Granted JPS5638830A (en) | 1979-09-07 | 1979-09-07 | Sealing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5638830A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61220358A (ja) * | 1985-03-27 | 1986-09-30 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
| JPS6393649U (ja) * | 1986-12-08 | 1988-06-17 | ||
| JP2578856B2 (ja) * | 1987-12-25 | 1997-02-05 | シチズン時計株式会社 | 樹脂封止型ピングリッドアレイ構造 |
| DE10010461A1 (de) * | 2000-03-03 | 2001-09-13 | Infineon Technologies Ag | Vorrichtung zum Verpacken elektronischer Bauteile mittels Spritzgußtechnik |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4823962U (ja) * | 1971-07-28 | 1973-03-19 |
-
1979
- 1979-09-07 JP JP11499379A patent/JPS5638830A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4823962U (ja) * | 1971-07-28 | 1973-03-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5638830A (en) | 1981-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200366A (en) | Semiconductor device, its fabrication method and molding apparatus used therefor | |
| JP2875139B2 (ja) | 半導体装置の製造方法 | |
| US4012579A (en) | Encapsulated microcircuit package and method for assembly thereof | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| JPH05343588A (ja) | 一部モールド型ｐｃｂチップキャリヤタイプパッケージ | |
| JPH07321139A (ja) | 半導体装置およびその製造方法 | |
| JP2558413B2 (ja) | リードフレーム上へのプラスチック部材の形成方法 | |
| JPH10284525A (ja) | 半導体装置の製造方法 | |
| JPH07307405A (ja) | ソルダボールを用いた半導体パッケージおよびその製造方法 | |
| JPH05299530A (ja) | 樹脂封止半導体装置及びその製造方法 | |
| JPS6145379B2 (ja) | ||
| JP3226244B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0888292A (ja) | 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法 | |
| JP2555931B2 (ja) | 半導体装置の製造方法 | |
| JPH0415942A (ja) | 半導体装置 | |
| JPH09307026A (ja) | 電子モジュール構造 | |
| EP0489349A1 (en) | Molding process for plastic IC packages | |
| JPH0212863A (ja) | 樹脂封止型半導体装置 | |
| JP2917556B2 (ja) | 絶縁物封止型電子部品の製造方法 | |
| JPH0582586A (ja) | 半導体装置及びその製造方法 | |
| JP2000124237A (ja) | 半導体素子搭載用基板とそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPS61216438A (ja) | 封止された電子部品の製造方法 | |
| KR100258876B1 (ko) | 반도체 시험용 패키지의 제조방법 | |
| JPH0530363Y2 (ja) | ||
| CN108831839A (zh) | 一种去除半导体塑封制程中所产生毛边的方法 |