JPS6145288A - Electronic musical instrument - Google Patents

Electronic musical instrument

Info

Publication number
JPS6145288A
JPS6145288A JP59166966A JP16696684A JPS6145288A JP S6145288 A JPS6145288 A JP S6145288A JP 59166966 A JP59166966 A JP 59166966A JP 16696684 A JP16696684 A JP 16696684A JP S6145288 A JPS6145288 A JP S6145288A
Authority
JP
Japan
Prior art keywords
data
key
vibrato
channel
rag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59166966A
Other languages
Japanese (ja)
Inventor
章雄 伊庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP59166966A priority Critical patent/JPS6145288A/en
Publication of JPS6145288A publication Critical patent/JPS6145288A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はビブラート、ビブラートベンダ、ピッチベンダ
、ボルタメント又はグリツサンド等の楽音周波数を変化
させる効果機能を備えた電子楽器に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an electronic musical instrument having an effect function for changing musical tone frequencies such as vibrato, vibrato bender, pitch bender, voltamento, or glitsando.

〔従来技術〕[Prior art]

従来、このような効果機能を備えた電子楽器においては
、複数の効果を同時かける場合、各効果の周波数を変化
させる演算処理は全く別個に非同期の状態で行われてい
た◇ 〔従来技術の問題点〕 そのため、周波数変化の演算処理が各効果についてばら
ばらとな〕、CPU(中央処理装置)が交互にいずれか
の効果の演算処理を行わなくてはならず効果機能の実現
のみにCPUが専有されてしまうことが生じ、CPUの
有効利用がはかれずCPUの負担が大きくなってしまう
という開運があった。
Conventionally, in electronic musical instruments equipped with such effect functions, when applying multiple effects at the same time, the calculation processing to change the frequency of each effect was performed completely separately and asynchronously. [Point] Therefore, the calculation processing of frequency changes is performed separately for each effect], and the CPU (Central Processing Unit) has to perform calculation processing for one of the effects alternately, and the CPU is exclusively used only to realize the effect function. Unfortunately, the CPU could not be used effectively and the load on the CPU would increase.

〔発明の目的〕[Purpose of the invention]

そこで、本発明は効果の演算処理にあたってのCPUの
負担を少なくして、CPUがより多くの制御処理を行う
ことができるようにすることを目的としている。
Therefore, it is an object of the present invention to reduce the burden on the CPU in effect calculation processing, so that the CPU can perform more control processing.

〔発明の要点〕[Key points of the invention]

この目的実現のため、本発明は、前記ビブラート等の複
数の効果機能のうち、少くとも2つの効果機能の演算処
理を同期して行うようにしたことである。
In order to achieve this objective, the present invention is configured to synchronize the arithmetic processing of at least two of the plurality of effect functions such as the vibrato.

〔実施例〕〔Example〕

以下、図面を参照して一実施例を説明する。第1図は電
子楽器の全体ブロック図である。図中、1はCPU(中
央処理装置)であり、とのCPUIにはパスラインBU
Sを介しROM(リードオンリメモリ)2、RAM(ラ
ンダムアクセスメモリ)3、音色RAM4が夫々接続さ
れ、またインターフェイス5を介し鍵盤6が、インター
7エイス7を介しスイッチ入力部8及びi/l)変換器
16、ペンダ17が、インターフェイス9t−介シレジ
スタ部10及び楽音作成部11が、インターフェイス1
2を介し効果レジスタ部13が夫々接続されでいる。そ
して効果レジスタ細工3は楽音作成部11に接続され、
また楽音作成部11にはアンプ14t−介しスピーカ1
5が接続されている。
Hereinafter, one embodiment will be described with reference to the drawings. FIG. 1 is an overall block diagram of an electronic musical instrument. In the figure, 1 is the CPU (central processing unit), and the CPU has a pass line BU.
A ROM (read only memory) 2, a RAM (random access memory) 3, and a tone RAM 4 are connected through S, a keyboard 6 is connected through an interface 5, and a switch input section 8 and an I/L are connected through an interface 5 and an interface 7, respectively. The converter 16 and the pender 17 are connected to the interface 9t, and the intermediary register section 10 and the musical tone creation section 11 are connected to the interface 1.
The effect register sections 13 are connected to each other via 2. The effect register work 3 is connected to the musical tone creation section 11,
In addition, the musical tone creation section 11 is connected to an amplifier 14t and a speaker 1.
5 is connected.

前記CPU1はROM2に記憶されている制御プログラ
ムにしたがって演算動作等、各種動作を実行する装置で
ある。またRAM3はCPUIが処理中の途中結果デー
タ等を一時的に記憶するメモリである。音色RAM4は
前記スイッチ入力部8の各穏スイッチによって任意に設
定される20種類の音色を記憶するメモリである。また
このスイッチ入力部8には音色設定用のスイッチのほか
に、ボルタメント、ピッチベント、ビブラート、ビブラ
ートベント、リズムを付加するためのスイッチ等もある
。またベンダ17の出力はA/D変換器16によシデジ
タル量のペンダデータに変換されCPUIに与えられピ
ッチベンドやビブラートベンドの大きさを決定するデー
タとされる。
The CPU 1 is a device that executes various operations such as arithmetic operations according to a control program stored in the ROM 2. Further, the RAM 3 is a memory that temporarily stores intermediate result data and the like during processing by the CPUI. The timbre RAM 4 is a memory that stores 20 types of timbres arbitrarily set by each mode switch of the switch input section 8. In addition to switches for setting tone, the switch input section 8 also includes switches for adding voltage, pitch bend, vibrato, vibrato vent, rhythm, and the like. Further, the output of the bender 17 is converted into digital pender data by the A/D converter 16, and is provided to the CPUI as data for determining the magnitude of pitch bend or vibrato bend.

レジスタ部10は第2図および第3図を参照して後述す
る各種レジスタを有するが、これらのレジスタは鍵操作
ごとにその操作鍵に対し発音チャンネルを割当てるため
の演算処理にCPUIが使用するレジスタである。
The register section 10 has various registers that will be described later with reference to FIGS. 2 and 3, and these registers are used by the CPU for arithmetic processing to assign a sound generation channel to the operated key for each key operation. It is.

一方、効果レジスタ部13は34図を参照して後述する
レジスタ08Cn、Reg、等を有し、而してこれらレ
ジスタは現在実際発音中の楽音にボルタメントやビブラ
ート等を付与するためのレジスタである。また楽音作成
部11は、CPUIの時分割処理方式による演算動作に
よって形成される8チヤンネル分の楽音作成系に対し、
鍵盤6の操作キーを夫々割当てられ、その操作キーの楽
音信号を作成し、アンプ14、スピーカ15を介し合成
楽音を放音する。その場合、楽音作成部11は効果レジ
スタ部13からのデータを受けて各操作キーの楽音にボ
ルタメントやビブラート等を付加する。
On the other hand, the effect register section 13 has registers 08Cn, Reg, etc., which will be described later with reference to FIG. . In addition, the musical tone creation section 11 has a musical tone creation system for eight channels formed by arithmetic operations based on the time-sharing processing method of the CPU.
Each operating key on the keyboard 6 is assigned, a musical tone signal for each operating key is created, and a synthesized musical tone is emitted through an amplifier 14 and a speaker 15. In that case, the musical tone creation section 11 receives data from the effect register section 13 and adds voltament, vibrato, etc. to the musical tone of each operation key.

次に第2図および第3図を参照してレジスタ部10の各
レジスタにつき説明する。第2図において、各レジスタ
0PRe gs wp  Re g、FPRegは共に
各ライン(チャンネルを指す)のインデックス用として
用いられる。
Next, each register of the register section 10 will be explained with reference to FIGS. 2 and 3. In FIG. 2, each register 0PRegswpReg and FPReg are both used for indexing each line (pointing to a channel).

即ち、OP  Re g  は先にキーオンのあったチ
ャンネルの値を保持する。WPRegはキーアサイナ(
このキーアサイナはCPUIの演算処理によって操作キ
ーに対するチャンネル割当てをする回路である)用ワー
クポインタである。FPRegは空ラインがみつかった
ときにそのラインの値を保持する。FOUNDF  R
egは空ラインが有りのときTRUE、無しのときFA
LSEという各データt−CPUIKよって設定される
That is, OP Reg holds the value of the channel where the key was previously turned on. WPReg is a key assigner (
This key assigner is a work pointer which is a circuit that allocates channels to operation keys by CPU arithmetic processing. FPReg holds the value of an empty line when it is found. FOUNDF R
eg is TRUE when there is an empty line, FA when there is no empty line
It is set by each data t-CPUIK called LSE.

またレジスタPORTAFはボルタメントキーがオンさ
れるとTRUE、オフのときにはFALSEという各デ
ータが設定される。
Further, the register PORTAF is set with data such as TRUE when the voltage key is turned on, and FALSE when the voltage key is turned off.

次忙第3図において、容量8ビツトのNL  Reg(
New  Line  5tatus)はそのOビット
目、クピット目、・・・、7ビツト目が夫々、0チヤン
ネル、1チヤンネル、・・・、7チヤンネルに対応し、
新たにチャンネルが指定されると対応するピットがオン
となる。そして全ラインのチェック終了毎に各ビットの
内容はOFFされ、そしてとのNL  Ragの内容が
次に説明するOLRegの対応ビットに転送され、次の
チャンネル割当てに備えられる。
In Figure 3, 8-bit capacity NL Reg (
New Line 5tatus), its 0th bit, cupidth, ..., 7th bit correspond to the 0th channel, 1st channel, ..., 7th channel, respectively,
When a new channel is designated, the corresponding pit is turned on. The contents of each bit are turned OFF every time the check of all lines is completed, and the contents of NL Rag are transferred to the corresponding bits of OLReg, which will be described next, in preparation for the next channel assignment.

前記QL Regは容′1に8ビツトであシ、下位側か
ら0〜7チヤンネルに対応し、また前記NLRagから
のデータをそつ〈シ転送されて記憶する。
The QL Reg has a total of 8 bits and corresponds to channels 0 to 7 from the lower side, and also transfers and stores the data from the NLRag.

TL  Reg(Trigger  Line  St
atua)は同様に容量8ビツトであシ、下位側から0
〜7チヤンネルに対応する。そしてキーオン時にON、
キーオフ時にOFFされる。
TL Reg(Trigger Line St
(atua) similarly has a capacity of 8 bits, and is 0 from the lower side.
~ Compatible with 7 channels. And it turns on when the key is turned on.
It is turned off when the key is turned off.

更にWORK n Re (gは、各チャンネルに割尚
てられた楽音の最終的な周波数情報(音高周波数)がセ
ットされ、これをもとにその楽音が発音される0 次に第4図ないし第7図を参照して、効果レジスタ部1
3の各レジスタにつき説明する。第4図(1)において
、O8C!l  Regは0〜7の各チャンネルの前回
のキーコードを保持するレジスタであり、8本のレジス
タから成る。なお、nは0〜7の値をとシ、前記8チヤ
ンネルの楽音作成系を意味する(以下も同様)。
Furthermore, WORK n Re (g is the final frequency information (pitch frequency) of the musical tone assigned to each channel is set, and based on this the musical tone is produced. With reference to FIG. 7, effect register section 1
Each of the three registers will be explained. In FIG. 4 (1), O8C! lReg is a register that holds the previous key code of each channel from 0 to 7, and consists of eight registers. Note that n has a value of 0 to 7, and means the 8-channel musical tone creation system (the same applies below).

N5Cn  Ragは各チャンネルの今回のキーコード
を保持するレジスタである。またVALUEnR6gは
ボルタメント計算あるいはグリッサンド計算の対象にな
る2個の鍵のキーコードの差の絶対値lN5C−O8C
Iの値を各チャンネル別に保持するレジスタである。更
に5IGN!LRegは上向きのボルタメント(グリッ
サンド)のとき■(プラス)・下向きのときθ(マイナ
ス)の各符号をチャンネル別に保持するレジスタである
opsF  141gはボルタメント(グリツサンド)
のスピードを決定するデータをセットされるレジスタで
あシ、欠部スイッチによって可変である。ΔPITCH
n  R@gは、5m5ecごとに加(減)算される微
少ピッチデータをチャンネル別に保持するレジスタであ
る。なお、前記微少ピッチの算出法は後述する。
N5Cn Rag is a register that holds the current key code of each channel. Also, VALUEnR6g is the absolute value lN5C-O8C of the difference between the key codes of the two keys that are subject to voltamento calculation or glissando calculation.
This is a register that holds the value of I for each channel. More 5IGN! LReg is a register that holds the signs of ■ (plus) for upward voltament (glissando) and θ (minus) for downward direction for each channel opsF 141g is voltament (glissando)
This is a register in which data that determines the speed of the motor is set, and it is variable by a cutout switch. ΔPITCH
nR@g is a register that holds minute pitch data that is added (subtracted) every 5m5ec for each channel. Note that a method for calculating the minute pitch will be described later.

更忙、PITCH’n  Regは前記微少ヒツチの累
算値をチャンネル別に保持するレジスタである。C8C
Regは、現在キーオン中の今一のキーコードがセット
される。
More specifically, the PITCH'n Reg is a register that holds the cumulative value of the minute hits for each channel. C8C
Reg is set to the current key code that is currently turned on.

第4図(2)は第4図(1)に示す各レジスタの関係を
説明する図である。弦で、この図を参照しながら前記微
少ピッチデータΔPITCH+7)算出法を説明する。
FIG. 4(2) is a diagram illustrating the relationship between the registers shown in FIG. 4(1). The method for calculating the minute pitch data ΔPITCH+7) will be explained with reference to this figure.

即ち、次式(!)によって算出される。That is, it is calculated by the following formula (!).

ΔPITCH=IO8C−NSCIXρS F/B I
 As・・・・・(1)但し、BIASは半音以下の位
置決めをする定数である。
ΔPITCH=IO8C-NSCIXρS F/B I
As... (1) However, BIAS is a constant for positioning a semitone or less.

奴で、具体的な数値をあげて説明する。説明の都合上 PSEは1〜5Fta(16進表現) BIASは2”(10乏t) 微少ピッチ演算周期・を31Sec 鍵盤の鍵数は音高C1〜C6までの61鍵(1ω5C−
N5C=3C□6)とする。
I'll give you specific numbers and explain. For convenience of explanation, PSE is 1 to 5 Fta (hexadecimal expression), BIAS is 2" (10 t), minute pitch calculation period is 31 Sec, and the number of keys on the keyboard is 61 keys (1ω5 C-) from pitch C1 to C6.
N5C=3C□6).

1)ρ5F=1の最もゆっくりしたボルタメントのかか
るとき 1)O8C=O(C1)、N5C=1(CりΔPITC
H=rlO−11XI /1d4=9,765625X
10−4 ボルタメントのための累算回数は、 l Q−11/ 9.、765625XiO−’=t0
24回 1回の演算周期が8m5ecのため約a2sec要する
1) When the slowest voltament of ρ5F=1 is applied 1) O8C=O(C1), N5C=1(CriΔPITC
H=rlO−11XI/1d4=9,765625X
10-4 The cumulative number of times for voltamento is l Q-11/9. , 765625XiO-'=t0
Since the calculation cycle for 24 times is 8 m5 ec, it takes about a2 sec.

It)osc=o、N5C=3C□6(Ca)ΔPIT
CH=I 0−5CIX1/1024=α058593
75 累算回数は 10−5CI/(LO5859575 =1024回 約a2sec要する。
It) osc=o, N5C=3C□6(Ca)ΔPIT
CH=I 0-5CIX1/1024=α058593
75 The number of times of accumulation is 10-5 CI/(LO5859575 = 1024 times, which takes about a2sec.

2)  P S F=5 Ftaの最もはやくボルタメ
ントのかかるとき 1)O5C=O,N5C=1 ΔPI TCH=I Q−11X5FI g/ 102
4=α061525457 累算回数は1 .10−11/α06.t’s 23437中17回 約156m5ec要−する。
2) P S F = 5 When the fastest voltage of Fta is applied 1) O5C = O, N5C = 1 ΔPI TCH = I Q-11X5FI g/ 102
4=α061525457 The cumulative number of times is 1. 10-11/α06. It takes about 156m5ec 17 times in t's 23437.

If)  OS C=Oz N S C;3 CtsΔ
P I TCH=I O−3C1a l X 3Fta
/ 1024=A69140t525 累算回数は、 l D−3C,、l/19140625中17回 約156m5eC要する。
If) OS C=Oz N SC; 3 CtsΔ
P I TCH=I O-3C1a l X 3Fta
/1024=A69140t525 The cumulative number of times is: l D-3C,, 17 times in l/19140625, approximately 156 m5eC is required.

第5図ないし第7図は前記ボルタメント以外のビブラー
ト等の効果作成に用いられるレジスタである。即ち、第
5図はピッチベンド用であシ、前述のペンダエフによシ
設定されるペンダデータが入力するレジスタ、前記ペン
ダデータに対する単位データγ′が入力するレジスタ、
前記ペンダデータと単位データr′との乗算結果、即ち
、ピッチベンドデータが入力するPITCHBEND 
 Rlglまた第6図はビブラート用であシ、ビブラー
ト波形データが入力するV I B CReg sビブ
ラート深さデータが入力するVIBPT  Rag。
FIGS. 5 to 7 show registers used to create effects such as vibrato other than the voltament. That is, FIG. 5 is for pitch bending, and includes a register to which pender data set by the aforementioned penda-F is input, a register to which unit data γ' for the penda data is input,
PITCHBEND where the multiplication result of the pender data and the unit data r', that is, the pitch bend data is input.
Rlgl FIG. 6 is for vibrato, VIB CRegs where vibrato waveform data is input; VIBPT Rag where vibrato depth data is input.

両データの乗算結果データが入力するVIBWAVE 
 Regs更に第7図はビブラートベンド用であり、前
記ペンダデータ、単位データと1両データの乗算結果デ
ータαが入力する各レジスタ、及びVIBCRaglt
たこ0VIBc’Regに入力したビブラート波形デー
タと前記データαとの乗算結果データのビブラートベン
ドデータが入力するVIBBEND  Ragとがある
VIBWAVE where the multiplication result data of both data is input
Furthermore, FIG. 7 is for vibrato bending, each register into which the multiplication result data α of the pender data, unit data and 1-car data is input, and VIBC Raglt.
There is a VIBBEND Rag to which vibrato bend data of the multiplication result data of the vibrato waveform data input to the 0VIBc'Reg and the data α is input.

次に上記実施例の動作を第8図ないし第21図の70−
チャートを参照して説明する。いま、説明の都合上、効
果としてボルタメントを与えたときから説明する。その
ため音高C4、G4 、E4の3個のキーが順次操作さ
れてゆき、次いでボルタメントキーが操作され、次いで
音高C8I EatG、の3個のキーが順次操作されて
上向きのボルタメントがかけられた場合を例むス、る。
Next, the operation of the above embodiment will be explained at 70-- in FIGS. 8 to 21.
Explain with reference to the chart. For the sake of explanation, I will start by adding voltament as an effect. Therefore, the three keys of pitches C4, G4, and E4 are operated in sequence, then the voltament key is operated, and then the three keys of pitch C8I EatG are operated in sequence to apply upward voltament. Let's take an example of the case.

電源スィッチをオンして演奏を開始すると、先ず、第8
図の7cr−チャートのステップS1.S。
When you turn on the power switch and start playing, the 8th
Step S1 of the 7cr-chart in the figure. S.

のイニシャライズα)、イニシャライズ(2)の各初期
化処理が行われる。而してイニシャライズ(1)は第1
0図のフローチャートが実行され、はじめKTL、NL
、OL  レジスタが全チャンネルOFFをセットされ
る(7;テップIf  )。次にN5Cnl@gがクリ
アされ(ステップエ、)、またOPl(egもクリアさ
れる。次にステップエ、によシブフォルト音色の生成が
行われる。
The initialization processes of initialization α) and initialization (2) are performed. Therefore, initialize (1) is the first
The flowchart in Figure 0 is executed, and at first KTL, NL
, the OL register is set to turn off all channels (7; step If). Next, N5Cnl@g is cleared (Step E), and OPl (eg is also cleared. Next, in Step E, an aggressive fault tone is generated.

またイニシャライズ(2)では、K11図のフローにし
たがってOLレジスタにNLレジスタのデーターが転送
され(ステップN1)、次いでNLレジスタの各チャン
ネルにOFFがセットされる(ステップN、)。
In the initialization (2), the data of the NL register is transferred to the OL register according to the flow shown in figure K11 (step N1), and then each channel of the NL register is set to OFF (step N,).

次ICCPU1はパスラインBUSに鍵盤6に対するキ
ーコモン信号を出力してキースキャンを行う(ステップ
S、)。そのため鍵盤6の各キーの出力がインターフェ
イス5を介しRAM3に書込まれ(ステップS4  )
、CPUIはこのRAMa内のデータ内容から押鍵の有
無を判断する(XテップS、)。モして押鍵無しを判断
すると全鍵スキャンしたか否かを判断しくステップS6
 )、「NOJであればステップS、に戻シ、全鍵スキ
ャンされるまでステップS、〜S、を繰返す。
Next, the ICCPU 1 outputs a key common signal for the keyboard 6 to the pass line BUS and performs a key scan (step S). Therefore, the output of each key on the keyboard 6 is written to the RAM 3 via the interface 5 (step S4).
, CPUI determines whether or not a key has been pressed from the data content in this RAMa (X step S). When it is determined that no key has been pressed, it is determined whether all keys have been scanned or not (step S6).
), "If NOJ, return to step S, and repeat steps S to S until all keys are scanned.

そして音高04の鍵がオンされたとすると、ステップS
、からステップ81mに進み、C8CRegに音高04
のキーコードが書込まれる。次いでPORTAF  R
agのデータがI”TRUEJか否かが判断され、いま
はまだまだボルタメントキーがオンされていないのでr
NOJとなる(ステップS□6)。またOPPレジスタ
データ「0」がWPレジスタ釦上セツトれ、「0」とな
る(ステップS2.)。なお、このステップ81?はキ
ーアサイナのローティジョン方式の実行となる。またF
OUNDF  Regにデーf rFAI、SEJが書
込まれる(ステップS1゜)。セしてWPRe而してい
まはじめてのキーオンであるからNSCnRegの0チ
ヤンネルのキーコードはない。
If the key of pitch 04 is turned on, step S
, proceed to step 81m and set pitch 04 to C8CReg.
The key code will be written. Then PORTAF R
It has been determined whether the ag data is I”TRUEJ or not, and the voltage key has not been turned on yet, so r
The result is NOJ (step S□6). Also, OPP register data "0" is set on the WP register button and becomes "0" (step S2). Furthermore, this step 81? is the execution of the rotation method of the key assigner. Also F
Data f rFAI and SEJ are written to OUNDF Reg (step S1°). Since this is my first key-on after setting up WPRe, there is no key code for the 0 channel of NSCnReg.

次にステップS、に進み、C8CRagのデータ「C4
」とN8Cn  、legのデータrOJとの一致を見
、「NO」であるからステップst。
Next, proceed to step S, and the C8CRag data “C4
” and N8Cn checks the match with leg data rOJ, and since it is “NO”, step st.

に進み、WP  Ragの内容「0」をインデックスと
してTL  Ragの内容(0チヤンネルはいまrOF
FJ )′t−見、TL  Ragの前記データがON
しているか否かを判断する(ステップ526)。
Proceed to TL Rag contents (0 channel is now rOF
FJ)'t-See, the above data of TL Rag is ON
It is determined whether or not it has been executed (step 526).

しかして「NO」であるからステップSt?に進み、F
OUNDF  RagのデータがrFALsEJか否か
を見るがrYESJであるから、ステップS2aに進み
、F OU N D F  Re gにデータ「TRU
EJt−セットする。またWPRegのデータl” o
 J tFP  ’R= gにセットする(ステップS
、)。
However, since "NO", step St? Go to F
It is checked whether the data of OUNDF Rag is rFALsEJ or not. Since it is rYESJ, the process proceeds to step S2a and the data "TRU
EJt-set. Also, WPReg data l”o
Set J tFP'R=g (step S
,).

次にWPReg?インクリメントして「1」とし、その
結果がf8Jとなったか否かを判断するが(ステップS
、。)そうではないのでWP  RegO値は「1」の
まま次のステップ5jlK進む。
Next is WPReg? It is incremented to "1" and it is determined whether the result is f8J (step S
,. ) Since this is not the case, the WP RegO value remains "1" and the process proceeds to the next step 5jlK.

なお、WP  Ragが「8」となると自動的に「口」
に戻す作業を行う。
In addition, when WP Rag becomes "8", it automatically becomes "mouth".
Do the work to restore it.

次にステップSStでは、PORTAF  Ragのデ
ータがrTRUEJか否かが判断され、「NO」である
からステップSStに進む。
Next, in step SSt, it is determined whether the data of PORTAF Rag is rTRUEJ, and since "NO", the process proceeds to step SSt.

次にステップS。では、WP  Ragのデータ「1」
がOF  Ragが有するデータ「0JVC一致するか
否かが判断され、「NO」であるから次のステップS、
。に進んで、以後、前記ステップS、0でWPレジスタ
がインクリメントされて現在のWPレジスタのデータ「
1」がrOJに戻されるまでの間、前記ステップ88!
p  J6y 5alt  5ffi11゜5tat 
 stl  SR@s  5lit  530t  s
atが7回繰返される。即ち、この間、W P  Re
 gの値ii1゜2.3.・・・、7,0と変化する。
Next step S. Now, WP Rag data “1”
It is determined whether or not the data "0JVC" that OF Rag has matches, and since it is "NO", the next step S,
. After that, the WP register is incremented in step S, 0, and the current WP register data is
1'' is returned to rOJ, step 88!
p J6y 5alt 5ffi11゜5tat
stl SR@s 5lit 530t s
at is repeated seven times. That is, during this time, W P Re
Value of g ii1゜2.3. ..., changes to 7,0.

そして「0」になってステップS0にてOF  Reg
のデータ「0」の一致が検出されるとステップ834に
進み、FOUNDF  RegがTRUEか否かが判断
される。しかしてrY E S Jでアシ、ステップ8
3sに進んでFP  Regの内容「0」をインデック
スとしてO20:n  RegKNSCn  Regの
データC4ヲ格納する。次にステップ5allの処理に
よりFP  R・gの内容「0」をインデックスとして
N5Cn  Regの0チヤンネルにCSCRegのキ
ーコードC4がセットされる。またステップS、?によ
シFP  Ragの内容「0」をインデックスとしてT
L  Regの0チャンネル目groNJにする。次に
ステップSSaによりFPRagのデータ「0」がOF
  Regに転送され、キーアサイナのサーチスタート
ラインのポインタが更新される。
Then, it becomes "0" and OF Reg is set at step S0.
If a match of data "0" is detected, the process proceeds to step 834, where it is determined whether FOUNDF Reg is TRUE. But rY E S J, step 8
Proceeding to step 3s, data C4 of O20:n RegKNSCn Reg is stored using the content "0" of FP Reg as an index. Next, in the process of step 5all, the key code C4 of CSCReg is set in the 0 channel of N5Cn Reg using the content "0" of FP R.g as an index. Step S again? Use the content “0” of YoshiFP Rag as an index
Set the 0th channel of L Reg to groNJ. Next, in step SSa, data “0” of FPRag is set to OF.
Reg, and the key assigner's search start line pointer is updated.

次いでステップS、I、のキーオン処理に入るが、この
処理の詳細はgX12図に示すものであシ、この場合、
先ず、ステップに8によりPORTAFRe gがTR
UEか否かが判断され、いまは「NO」であるからステ
ップに1.に進み、NSCnRagの0チヤンネルのキ
ー;−ド「C6」が08Cn  Regの0チヤンネル
に転送される。次いで前記08Cn  Regのキーコ
ードC4がWORK  Ragの0チヤンネルに転送さ
れる(ステップKl)。次にステップに1゜にてビブラ
ート有か否かが判断され、「NO」であるからステップ
に、2に進み、ビブラートベンド有かが判断され、これ
も「NO」であるからステップに14のピッチペンド有
かの判断処理に進む。セしてrNOJであるから次いで
更にステップに1?により前記WORK  Rag内の
キーコードが送出され、またキーオン指示がなされて(
ステップに、)、楽音作成部11の第1チヤンネル系に
よシ音高C2の楽音信号が作成され、スピーカから放音
される。次いでステップS6に戻る。
Next, the key-on process of steps S and I starts, but the details of this process are shown in Fig. gX12. In this case,
First, in step 8, PORTAFReg is set to TR.
It is determined whether it is a UE or not, and since the answer is "NO", step 1. Then, the key "C6" of channel 0 of NSCnRag is transferred to channel 0 of 08Cn Reg. Next, the key code C4 of the 08Cn Reg is transferred to the 0 channel of the WORK Rag (step Kl). Next, at step 1, it is determined whether there is a vibrato or not, and since it is "NO", the process proceeds to step 2, where it is determined whether or not there is a vibrato bend. Proceed to the process of determining whether pitch pend is present. Since it is set and rNOJ, next step is 1? The key code in the WORK Rag is sent out, and a key-on instruction is issued (
In step ), a musical tone signal of pitch C2 is generated by the first channel system of the musical tone generating section 11, and the tone signal is emitted from the speaker. Then, the process returns to step S6.

次にステップS、では、キースキャチが終了していなけ
ればステップS、、S、、S4の各処理を実行してステ
ップS、に戻シ、而してC4のキーはオンしたままであ
るから、ステップStSに進み、C8CRegにキーコ
ード「C2」が再びセットされる0そしてステップS8
6の処理後WPR・gにデータ「0」がセットされ(ス
テップS1、)、またFOUNDF  RegKデータ
I”FALSEJがセットさ鬼る。そしてステップS、
。では、N5cn  Rsgの0チヤンネルが見られ、
キーコードC4が得られる。そしてステップ811では
共に「C4」と一致するから、ステップS!1に進み、
TL  Ragの0チヤンネルのデータ「ONJが得ら
れる。そしてステップS0ではそのデータが「ON」か
否かが判断され、rYESJであるからステップ80に
進み、WPRagの内容「0」をインデックスとしてN
L  RagのロチヤンネルerONJとする。
Next, in step S, if the key capture has not been completed, steps S, S, S4 are executed and the process returns to step S, and the C4 key remains on. Proceeding to step StS, the key code "C2" is set in C8CReg again to 0, and step S8
After the processing in step 6, data "0" is set in WPR.g (step S1), and FOUNDF RegK data I"FALSEJ is also set. Then, in step S,
. Then, you can see the 0 channel of N5cn Rsg.
Key code C4 is obtained. In step 811, both match "C4", so step S! Go to 1,
The data "ONJ" of the 0 channel of TL Rag is obtained. Then, in step S0, it is determined whether the data is "ON", and since it is rYESJ, the process proceeds to step 80, and N is obtained using the content "0" of WPRag as an index.
Let's call it L Rag's Lochyannel erONJ.

次いでステップS6に進み、若しステップS7に進むと
、ポルタメント用キーに対するキーコモン信号が出力さ
れ、そのデータがCPUIに入力して(ステップS& 
)、その変化がみられる。そしてまだボルタメント用キ
ーをオンしていないからステップS□4に進み、後述す
るキーオフ処理後ステップS、に戻る。   。
Next, the process proceeds to step S6, or if the process proceeds to step S7, a key common signal for the portamento key is output, and the data is input to the CPUI (step S&
), the change can be seen. Since the voltament key has not yet been turned on, the process proceeds to step S□4, and after key-off processing, which will be described later, returns to step S. .

この後、前記第1楽音C4のキー全オンしたまま第2楽
音E、のキーをオンすると、ステップS2〜Ssk介し
5lffではC8CRegにキー;−ド「K4」がセッ
トされる。そしてステップS□6を介しステップS8.
ではOF  Regのデータ「0」がWPRegに転送
され、またFOllDF  R@gにrFALSEJが
セットされる(ステップS□)0 次にステップS、。によj)WP  Regのデータ「
0」からN5Cn  Regの0チヤンネルのデータ「
C4」が得られるのでステップS、1では「NOJとな
シ、ステップS□に進んでWP  Regのデータ「0
」からTLRegの0チヤンネルのデータrON了が得
られ、ステップS26ではまたrYESJとなシ、ステ
ップS、。に進み、WP゛Rθgが+1されて「1」と
なる。そしてステップSStを介しWPRegはOF 
 Reg(rOJ)、!−不一致であるから(ステップ
8!2)XテップS、に進み、N5CId  Re g
の1チヤンネルのデータ「0」が得られる。そしてステ
ップS、ではrNO」となフ、ステップS、5に戻る。
Thereafter, when the key of the second musical tone E is turned on while the key of the first musical tone C4 is fully turned on, the key "K4" is set in C8CReg in steps S2 to Ssk and 5lff. Then, through step S□6, step S8.
Then, data "0" of OF Reg is transferred to WPReg, and rFALSEJ is set to FOllDF R@g (step S□) 0. Next, step S. yoj) WP Reg data “
0” to N5Cn Reg 0 channel data “
C4" is obtained, so in step S, 1 is "NOJ", proceed to step S□, and the data of WP Reg is "0".
”, the data rON of channel 0 of TLReg is obtained, and rYESJ is obtained again in step S26. Then, WP゛Rθg is incremented by 1 and becomes “1”. Then, through step SSt, WPReg is OF
Reg(rOJ),! - Since there is a mismatch (step 8!2), proceed to X step S, and N5CId Reg
Data "0" for one channel is obtained. Then, in step S, the answer is "rNO" and the process returns to step S5.

次にTL  Ragの1チヤネルのデータroFF」が
検出され、ステップStaではrNOJとなってステッ
プS!?に進み、而してこの回もrYES」であシ、ス
テップS8.ではFOUNDが「TRUEJにセットさ
れる。
Next, 1 channel data roFF of TL Rag is detected, and in step Sta, it becomes rNOJ, and in step S! ? Proceed to step S8. Then FOUND is set to "TRUEJ.

次いでFP  RegKWP  Rsgの「1」が転送
され、人込でステップS、。慣はWPRegが「2」と
なる。
Then FP RegKWP Rsg's "1" is transferred, and step S, in the crowd. By default, WPReg is "2".

以下、WPRegが「0」に戻るまでの間、ステップS
、。*  S!ip  St’s  5t6s  sz
’rt  5ellsS、。ysj。t  5S1y 
 83!が繰返され、そしてWPRagの値がrQJと
なるとステップS、、t−介しSaSでは「YESJと
なり、ステップSSaに進む。
Below, until WPReg returns to "0", step S
,. *S! ip St's 5t6s sz
'rt 5ellsS,. ysj. t5S1y
83! is repeated, and when the value of WPRag becomes rQJ, ``YESJ'' is obtained in SaS through step S, t-, and the process proceeds to step SSa.

ステップSSSでは05Cn  Ragの1チヤンネル
にキーコードE、がセットされ、次いでN S CnR
agの1チヤンネルに「K4」がセットされる(ステッ
プS、6)。更にTL  Rsgの1チヤンネルがON
され(ステップS、、り、またステップS、ではQPR
egにFP  Ragのデータ「1」がセットされる。
In step SSS, key code E is set to channel 1 of 05Cn Rag, and then N S CnR
"K4" is set in channel 1 of ag (step S, 6). Furthermore, 1 channel of TL Rsg is ON.
(step S, ri, and step S, QPR
FP Rag data "1" is set in eg.

次いでキーオン処理〈よりステップに1*  Ksom
 K* s  Ksom  Kxze  Ks+eK□
、 K1.が実行され、第2楽音が放音される。
Next, key-on processing <1*Ksom in step
K*s Ksom Kxze Ks+eK□
, K1. is executed, and the second musical tone is emitted.

第3楽音G4が他の楽音C,,E、と共にオンされたの
ちの動作も上述したことと同様であり、この第3楽音G
4は第2チヤンネルに割当てられ、放音される。
The operation after the third musical tone G4 is turned on together with the other musical tones C, , E is also the same as that described above.
4 is assigned to the second channel and the sound is emitted.

次いでボルタメントキーをオンすると、そのこのことは
ステップS、、S、。の処理によシ判断され、PORT
AF  RagにデータrTRUBJがセットされる(
ステップS、2)。
Then, when the Voltament key is turned on, this occurs in steps S,,S,. PORT
Data rTRUBJ is set in AF Rag (
Step S, 2).

次いでNL  RegxOL  Regにデータ「0F
FJが書込まれ(ステップ5ta)、次のステップ81
4ヲ介しステップS2に戻る。
Next, the data “0F
FJ is written (step 5ta), and the next step 81
4 and return to step S2.

次いで音高Cs 、Es 、G5の各キーを順次オンし
てゆくと、先ず、音高C6のキーがステップSIIで検
出さん、C’SCRegにキー;−ドC5がセットされ
(ステップ51s)、次いでステップsteでは「YE
S」となってステップS18&C進み、WPRegがク
リアされる。而してこのステップS、はボルタメントの
場合のキーアサイナの固定ライン方式による処理である
Next, when the pitch keys Cs, Es, and G5 are turned on in sequence, the key for pitch C6 is detected in step SII, and the key C5 is set in C'SCReg (step 51s). Next, in step ste, “YE
S'' and the process proceeds to step S18&C, where WPReg is cleared. This step S is a process using the fixed line method of the key assigner in the case of voltament.

次にステップ5ills J。が実行され、ステップs
atではC8CRagのキーコードC3と、X5Cn 
 Regの0チヤンネルのキーコードの不一致が検出さ
れ、そのためステップStSに進み、更にステップS、
6〜S ss −S sa k介しステップS、。
Next step 5ills J. is executed and step s
At, key code C3 of C8CRag and X5Cn
A mismatch in the key code of the 0 channel of Reg is detected, so the process proceeds to step StS, and further steps S,
Step S, through 6~Sss-Ssak.

に戻る。そして更1(ステップ5to(いま、WPRe
gのデータはr I J ) s Stt*  Ste
〜5sttS0が、WPRegのデータが「0」に戻る
まで繰返される。そして「0」になるとステップ533
1 884を介しステップSSSに進み、S s a〜
S 3 。
Return to And further 1 (Step 5 to (Now, WPRe
The data of g is r I J ) s Stt* Ste
~5sttS0 is repeated until the data in WPReg returns to "0". And when it becomes "0", step 533
1 884 to step SSS, S s a ~
S3.

が実行される。is executed.

ステップS。のキーオン処理では、第12図においてス
テップに□ではrYEsJとな、す、ステップに2に進
んで何れも0チヤンネルのN S CnRagのキーコ
ードC8と、08cn  RagのキーコードC4との
大小関係が判断され、而していまはN S Cn > 
OS CnであるからrYEsJとなってそのキーコー
ドの差のデータが算出され、’VALUEn  Rag
の0チヤンネルにセットされる(ステップKs)。また
上向きのボルタメントであるから、次のステップに6で
は5IGNnRe gの0チヤンネルIc(Elの符号
がセットされる。
Step S. In the key-on processing of FIG. 12, in step □, enter rYEsJ, then proceed to step 2, and check the magnitude relationship between key code C8 of N S CnRag of channel 0 and key code C4 of 08cn Rag. was judged, and now N S Cn >
Since it is OS Cn, it becomes rYEsJ, and the data of the difference between the key codes is calculated, and 'VALUEn Rag
channel 0 (step Ks). Also, since it is an upward voltament, in the next step 6, the sign of 0 channel Ic (El) of 5IGNnReg is set.

次にステップに7では前記式(1)にしたがって△PI
TCHが求められ、ΔPITCHn  Ragの0チヤ
ンネルにセットされ、次ICP I T CH’nの0
チヤンネルがクリアされ、初期値が設定される(ステッ
プKa)oそしてOS C2ifl @ g内のキーコ
ードC4がWORK!l  Regに転送され、0チヤ
ンネルに対するボルタメントの算出が実行可能となる(
ステップに、  )。そして得られた音高周波数が0チ
ヤンネル忙送出され、またキーオン指示がなされて0チ
ヤンネルの上向きのボルタメントが始動する(ステップ
に、?、に□)。
Next, in step 7, ΔPI is calculated according to the equation (1) above.
TCH is determined and set to 0 channel of ΔPITCHn Rag, and then set to 0 channel of ΔPITCHn Rag.
The channel is cleared and the initial value is set (step Ka) o and the key code C4 in OS C2ifl @g is WORK! l Reg, and calculation of voltage for channel 0 can be executed (
). Then, the obtained pitch frequency is transmitted to the 0 channel, and a key-on instruction is issued to start the upward voltament of the 0 channel (steps, ?, □).

前記音高E、、G、の各キーが順次オンされた場合も、
前記音高C3のキー同様に処理され、夫々、N S C
n  Re gの1チヤンネルと2チヤンネルに割当て
られる。そのため第12図のキーオン処理ではステップ
Ks 、Kt 、L 〜に+n、KH) Klas K
17F Klgが同様に実行され、1チヤンネル、2チ
ヤンネルにおいてもボルタメントが始動する。
Even if the pitch keys E, G, are turned on in sequence,
They are processed in the same way as the keys for the pitch C3, and the N S C
It is assigned to channels 1 and 2 of nReg. Therefore, in the key-on process in FIG. 12, steps Ks, Kt, L to +n, KH)
17F Klg is executed in the same way, and voltament is started in the 1st channel and the 2nd channel as well.

上述のよう忙してボルタメントが始動したのちは、例え
ばタイマに時間8m5eCk設定することによF)、7
1113図に示づボルタメント等の演算処理が周期9m
5ecにて繰返し実行され、ボルタメント等の効果音の
作成がなされる。
After the voltament has started as mentioned above, for example, by setting the time 8m5eCk to the timer, F), 7
Calculation processing such as voltament shown in Figure 1113 has a cycle of 9 m.
This is repeatedly executed at 5ec to create sound effects such as voltamento.

而して、いまはボルタメントだけがかかつているから、
第13図において、この演算処理が開始されると先ず、
チャンネルを指定するカウンタnがVセットされる(ス
テップL1 )。次にTLnRegのそのチャンネル(
いまの例でt=toチャンネル)のデータが「ON」か
否かが判断され、而してroNJでなければステップL
1.に進んでカウンタnが+1され、またその結果のカ
ウント値が「8」になったか否かが判断され、而してな
っていなければ全チャンネルについて処理が終了してい
ないのでステップL2に戻シ、他方、「8」ならば演算
が終了して次の演算周期まで待機する〇また前記ステッ
プL!においてTLn  Ragのデータが「ON」で
あればステップL、に進み、08Cn  Rag内のキ
ーコードがWORKnRagに転送される。次いでPO
RTAF  RsgのデータがrTRUEJか否かが判
断され(ステップT4 )、而していまはrTRUEJ
であるからステップLs、Laのボルタメント演算およ
びボルタメント加算がなされる。そしていまの場合、ス
テップL7のビブラートの有無、ステップLX0のビブ
ラートベンドの有無、ステップL14のピッチベンドの
有無の各判断処理+によシ何れも「NOJとなり、ステ
ップL17に進んでとの回得られた演算結果による音高
周波数が楽音作成部11の方へ送出され、ボルタメント
が作成される。そして更に前記ステップLia、L19
の処理を受ける。
Therefore, now only the voltamento is acting,
In FIG. 13, when this calculation process is started, first,
A counter n specifying a channel is set to V (step L1). Then that channel in TLnReg (
In the current example, it is determined whether the data of t=to channel) is "ON", and if it is not roNJ, step L
1. Proceeding to step L2, the counter n is incremented by 1, and it is determined whether the resulting count value has reached "8" or not. If not, it means that the processing has not been completed for all channels, and the process returns to step L2. , on the other hand, if it is "8", the calculation is completed and waits until the next calculation cycle.Also, step L! If the data in TLn Rag is "ON", the process advances to step L, and the key code in 08Cn Rag is transferred to WORKnRag. Then P.O.
It is determined whether the data of RTAF Rsg is rTRUEJ (step T4), and now it is rTRUEJ.
Therefore, voltament calculation and voltament addition in steps Ls and La are performed. In this case, the determination process + of the presence or absence of vibrato in step L7, the presence or absence of vibrato bend in step LX0, and the presence or absence of pitch bend in step L14 result in "NOJ" and the result is "proceed to step L17". The pitch frequency based on the calculation result is sent to the musical tone creation section 11, and a voltament is created.Then, the steps Lia and L19
be processed.

他のビブラート、ビブラートペンド、ピッチベンドにつ
随ては第13図のフローチャートから分かるように、ビ
ブラートスイッチをオンすれば、前記ステップL、によ
ってビブラート有が判断されるから、ステップL、、L
、のビブラート演算とビブラート加算が実行され、ビブ
ラートがかかる。
Regarding other vibrato, vibrato pend, and pitch bend, as can be seen from the flowchart in FIG.
, the vibrato calculation and vibrato addition are executed, and vibrato is applied.

またビブラートスイッチとペンダ17とを同時に操作す
れば、ステップLX0にてそのビブラートベンドが判断
され、ステップL、1のビブラート演算、ステップL、
のビブラートペンド演算、ステップL□のビブラートベ
ンド加算が夫々実行され、ビブラートペンドがかけられ
る。
If the vibrato switch and the pender 17 are operated simultaneously, the vibrato bend is determined in step LX0, and the vibrato calculation in step L, step L,
The vibrato pend operation in step L□ and the vibrato bend addition in step L□ are respectively executed, and vibrato pend is applied.

更にピッチベンドの操作を行えば、ステップL、4にて
そのことが判断され、ステップL I Sのピッチベン
ド演算、ステップLI6のピッチペンド加算が夫々実行
され、ピッチベンドががけられる。
If the pitch bend operation is further performed, this is determined in steps L and 4, and the pitch bend calculation in step LIS and the pitch bend addition in step LI6 are executed, respectively, to perform the pitch bend.

そしてこの13図の演算処理の特徴的なことは、最大3
つまでの効果、即ち、ボルタメント、ビブラート、ピッ
チベンドの3つの効果の組合せ、またはボルタメント、
ビブラートベンド、ピッチベンドの3つの効果の組合せ
が、1つの演算処理7ローにおいて同期して地理され、
同時に発生可能である。そのためCPUの負担が大幅に
軽減し、余った時間で他の処理(例えばタッチレスポン
ス)を有効に行うことができる。
The characteristic feature of the arithmetic processing in Figure 13 is that up to 3
A combination of three effects: voltament, vibrato, and pitch bend, or voltament,
A combination of three effects, vibrato bend and pitch bend, is synchronously mapped in one calculation processing 7 row,
They can occur simultaneously. Therefore, the load on the CPU is significantly reduced, and the remaining time can be used to effectively perform other processes (for example, touch response).

なお、第13図のフローチャートから分かるように、ビ
ブラートとビブラートベンドの2つは同時にはかからな
くなっているが、他の任意の2つの組合せ、また勿論の
こと、各々の独立した発生は自由にできる。
As can be seen from the flowchart in Figure 13, vibrato and vibrato bend are no longer applied at the same time, but any other combination of the two, and of course, each independent occurrence, is freely possible. can.

またなお、第12図のフローチャー)においてステップ
Ks = K4は下向きのボルタメントをかけたときの
処理である。またステップに1ヨのビブラート加算、ス
テップに1.のビブラートベンド加算、ステップに1s
のピッチベンド加算の各処理は、この第12図のキーオ
ン処理実行前にビブラート、ビブラートペンド、ピッチ
ベンドの各効果がかけられていたとき夫々実行される。
Furthermore, in the flowchart of FIG. 12), step Ks=K4 is a process when downward voltament is applied. Also, add 1yo vibrato to each step, and add 1 to each step. Vibrato bend addition, 1s per step
The pitch bend addition processes shown in FIG. 12 are executed when the vibrato, vibrato pend, and pitch bend effects have been applied before the key-on process shown in FIG. 12 is executed.

次に前記ボルタメント演算(ステップLl  )の内容
t−第14図のフローチャートによシ説明すると、先ず
、ステップA1では、P I T CH’n  Reg
のそれまでの累算値に今回の△PITCHが加算されて
あらたな累算値が算出され、PITCH’nRθgKセ
ットされる。そしてあらたな累算値がVALUEn  
Regのデータより大になったか否かが判断され(ステ
ップA、)、而して「NO」であればこの処理が終シ、
次のボルタメント加算処理に入る。他方、rYEsJで
あればマ VALUEn  RegのデータがPITCHnReg
にセットされ、次のボルタメント加算処理に入る。
Next, the contents of the voltament calculation (step Ll) will be explained with reference to the flowchart of FIG.
The current ΔPITCH is added to the accumulated value up to that point, a new accumulated value is calculated, and PITCH'nRθgK is set. And the new cumulative value is VALUEn
It is determined whether the data has become larger than the data in Reg (step A), and if "NO", this process ends.
The next voltament addition process begins. On the other hand, if it is rYEsJ, the data of MAVALUEn Reg is PITCHnReg.
is set, and the next voltament addition process begins.

また前記ボルタメント加算(ステップLs  )は第」
8図のフローチャートのように、SIGNnReg内の
符号がeか否かが判断され、■であればステップG、に
進み、PITCHマnReg内の累算値にwORKn 
 Rag内のデータが加算されてあらたな男算値がWO
RKn  :[(egにセットされ、上向きのボルタメ
ントとなる。他方、eでなければステップG、に進み、
WORKnRag内のデータからPIT’CH’n  
Rag内の累算値が減算されてそのあらたな累算値がW
oRKn  Ragにセットされ、下向きのボルタメン
トとなる。
Also, the voltament addition (step Ls) is
As shown in the flowchart in Figure 8, it is determined whether the code in SIGNnReg is e or not, and if it is ■, the process proceeds to step G, and wORKn is added to the accumulated value in PITCHmanReg.
The data in Rag is added and the new value is WO
RKn: [(Set to eg, resulting in an upward voltament. On the other hand, if it is not e, proceed to step G,
PIT'CH'n from data in WORKnRag
The accumulated value in Rag is subtracted and the new accumulated value is W
oRKn Rag is set, resulting in downward voltament.

次に前記ピッチベンド演算(ステップLss )は第1
5図のフローチャートに示す処理となシ、ベンダデータ
と単位データr′とが乗算され、その結果データがPI
TCHBEND  Regにセットされる(ステップB
、)。そして次のステップL16のピッチベンド加算に
入り、第19図忙示すフローチャートにおいて、ステッ
プE1によシピッチペンドの符号がeか否かが判断され
、■であればステップE、に進み、前記PIT[HBE
NDRagのデータがWORKn  Regの累算値に
加算され、その結果がWORKn  Ragにセットさ
れ、上向きのピッチベンドとなる。他方、eでなければ
ステップE、に進み、WORKn  Rag内の累算値
からPITCHBEND内ノテータが減算され、その結
果がWORKn  Regにセットされて下向きのピッ
チベンドとなる。
Next, the pitch bend calculation (step Lss)
In accordance with the process shown in the flowchart in Figure 5, vendor data and unit data r' are multiplied, and the resulting data is PI
Set to TCHBEND Reg (Step B
,). Then, the next step L16 is pitch bend addition, and in the flowchart shown in FIG. 19, it is determined in step E1 whether or not the pitch bend sign is e.
The data in NDRag is added to the accumulated value in WORKn Reg, and the result is set in WORKn Rag, resulting in an upward pitch bend. On the other hand, if it is not e, the process proceeds to step E, where the notator in PITCHBEND is subtracted from the accumulated value in WORKn Rag, and the result is set in WORKn Reg, resulting in a downward pitch bend.

次に前記ステップL、のビブラート演算は、第16図に
示す処理となり、VIBCRe g内のビブラート波形
データとVIBPT  Rag内のビブラート深さデー
タとが乗算され、その結果がVIBWAVE  Reg
にセットされる。そして次のステップL、のビブラート
加算は第20図の処理となシ、先ず、ステップH1にて
VIBWAVE  R・gのデータの符号かのか否か判
断され、而してeであればステップH1に進み、WOR
Knleg内の累算値にVIBWAVE  Rag内の
データが加算され、その結果がW ORK nRagに
セットされて上向きのビブラートとなる。
Next, the vibrato calculation in step L is the process shown in FIG. 16, in which the vibrato waveform data in VIBCReg and the vibrato depth data in VIBPT Rag are multiplied, and the result is
is set to Then, the vibrato addition in the next step L is the process shown in FIG. Go ahead, W.O.R.
The data in VIBWAVE Rag is added to the accumulated value in Knleg, and the result is set in WORK nRag to create an upward vibrato.

他方、■でなければステップHs Vc&み、WORK
n  Rag内の累算値からVIBWAVE  R・g
内のデータが減算され、その結果がWORKn  Re
gK入力して下向きのビブラートとなる。
On the other hand, if it is not ■, step Hs Vc & Mi, WORK
VIBWAVE R・g from the accumulated value in n Rag
The data in is subtracted and the result is WORKn Re
Input gK to create a downward vibrato.

更に前記ステップ:Litt Ltxのビブラートベン
ド演算は第17図の処理となシ、先ず、ステップD1の
単位データr′とペンダデータとの乗算が行われ、その
結果がデータaのレジスタに入力する。
Furthermore, the vibrato bend calculation in step Litt Ltx is not the same as the process shown in FIG. 17. First, the unit data r' in step D1 is multiplied by the pender data, and the result is input to the data a register.

そして次のステップD、によシ、データαとv工13c
Reg内のビブラート波形データが乗算され、またその
結果デー1’ カV I B B E N D  Re
gに入力する。そしてステップLtsのビブラートベン
ド加算となjl)、821図において、先ス、ステップ
J、によりVIBBEND  Ragのデータの符号が
■か否かが判断され、而して■であればWORKn  
Rag内の累算値とVIBBENDのデータとが加算さ
れ、その結果がWORKnRegに入力して上向きのビ
ブラートベンド加算となる。他方、■でなければ、WO
RKn  Regの累算値からVIBBENDのデータ
が減算され、その結果がWORKn  Ragに入力し
て下向きのビブラートベンドとなる。
And next step D, data α and v-work 13c
The vibrato waveform data in Reg is multiplied and the result is data 1'.
Enter in g. Then, in step Lts, vibrato bend addition jl), in FIG.
The cumulative value in Rag and the data in VIBBEND are added, and the result is input to WORKnReg for upward vibrato bend addition. On the other hand, if not ■, WO
The VIBBEND data is subtracted from the accumulated value of RKn Reg, and the result is input to WORKn Rag to create a downward vibrato bend.

なお、ボルタメントキーがオフされると、第8図のステ
ップSttの処理が実行される。
Note that when the voltament key is turned off, the process of step Stt in FIG. 8 is executed.

次に第9図を参照して、前記ステップS□、のキーオフ
処理につき簡単に説明する。先ず、WPRe gがクリ
アされ(ステップF1 )、次にこのWP  RagO
値をインデックスとしてTL  Regs OL  R
egs NL  Re gO各内容を得(ステップF!
  ) 、TL  Re gs NL  Re g’、
OL  Reg夫々がONL、ているか否かを判断する
。そしてTLRegがONしていて他のRegがONし
ていなければステップF6に進み、TL  Reg’t
’0FFL、、キーオフ指令を出力する(ステップF「
 )。次いでステップF、ではWPRegtインクリメ
ントしてその値が「8」でなければステップF、に戻っ
てステップF!〜F。
Next, with reference to FIG. 9, the key-off process in step S□ will be briefly explained. First, WPReg is cleared (step F1), then this WP RagO
TL Regs OL R with value as index
egs NL Re gO Obtain each content (Step F!
), TL Regs NL Reg',
It is determined whether each OL Reg is ONL or not. Then, if TLReg is ON and other Regs are not ON, proceed to step F6, and TL Reg't
'0FFL,, Outputs the key-off command (step F'
). Next, in step F, WPRegt is incremented, and if the value is not "8", the process returns to step F, and step F! ~F.

の処理を再度実行し、また「8」となれば8チャンネル
分のキーオフ処理が終了する。
The process is executed again, and if the value becomes "8" again, the key-off process for 8 channels is completed.

〔発明の効果〕〔Effect of the invention〕

この発明は以上説明したように、ビブラート、ビブラー
トベンダ、ピッチベンダ、ボルタメントまたはグリツサ
ンド等の効果機能のうち少くとも2つの効果機能な備え
た電子楽器において、前記効果機能の楽音周波数を夫々
変化させるための演算を、前記複数の効果機能のうち少
くとも2つの効果機能について同期して行う手段を有す
る電子楽器であるから、CPUが前記効果機能の演算の
ために専有される率が減シ、シたがってCPUは他の処
理、例えばキータッチのレスポンスのために稼動できる
など、実質的な作業能率が向上する利点がある。
As explained above, the present invention provides an electronic musical instrument equipped with at least two of effect functions such as vibrato, vibrato bender, pitch bender, voltamento, and glitsando, and for changing the musical tone frequency of each of the effect functions. Since the electronic musical instrument has means for synchronously performing the calculations for at least two of the plurality of effect functions, the rate at which the CPU is exclusively used for calculations of the effect functions is reduced. Therefore, the CPU can operate for other processing, for example, response to key touch, which has the advantage of substantially improving work efficiency.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例による電子楽器の全体回路
図、第2図、第3図、第4図(1)、第5図。 第6図、第7図は夫々、各種レジスタの説明図、第4図
(2)は第4図(1)のレジスタの関係を示す図、第8
図ないし第21図は動作を説明する70−チャートであ
る。 1・・・・・・CPU、2・・・・・・ROM、3・・
・・・・RAM、4・・・・・・音色RAM、6・・・
・・・鍵盤、8・・・・・・スイッチ入力部、10・・
・・・・レジスタ部、11・・・・・・楽音作成部、1
3・・・・・・効果レジスタ部、15・・・・・・スピ
ーカ、16・・・・・・A/D変換器、17・・・・・
・ベンダ。 第1図 第2図 口=====コ PORTAF F4.’;’9第3図 11TORK Rす 第9図 第10  図 第11図 第13図 第14図 第15図 第16図 第17図 第18図 第19図 第20図 第゛21図 手続補正vI(方式) %式% 1、事件の表示 昭和59年特許願第166966号 2、発明の名称 電子楽器 3、補正をする者 事件との関係  特許出願人 住 所 東京都新宿区西新宿2丁目6番1号名 称 (
144)カシオ計算機株式会社代表者  樫 尾 忠 
雄 4、代理人 住 所 東京都港区西新橋1丁目13番4号5、補正命
令の日付 昭和59年11月27日(発送日) 6、補正の対象 図面 7、補正の内容 第2図〜第21図を別紙のとおり訂正する。 第2図 [================コ   しyスク
FOUNDF ReB[==============
=コ  し〉゛スフPORTAF Re%第3図 しyスダWORKRす 第7図 へ・〉り゛−チークレン゛°スク レ〉゛°ミタVIBBEND  Reg第9図 m−80ら− 第10図 第11図 第16図 第17図 第19図
FIG. 1 is an overall circuit diagram of an electronic musical instrument according to an embodiment of the present invention, FIGS. 2, 3, 4 (1), and 5. 6 and 7 are explanatory diagrams of various registers, FIG. 4 (2) is a diagram showing the relationship between the registers in FIG. 4 (1), and FIG.
Figures 21-21 are 70-charts illustrating the operation. 1...CPU, 2...ROM, 3...
...RAM, 4...Tone RAM, 6...
...Keyboard, 8...Switch input section, 10...
...Register section, 11...Music tone creation section, 1
3...Effect register section, 15...Speaker, 16...A/D converter, 17...
・Vendor. Figure 1 Figure 2 Port ===== PORTAF F4. ';'9 Figure 3 11 TORK R (Method) % formula % 1. Indication of the case Patent Application No. 166966 of 1982 2. Name of the invention Electronic musical instrument 3. Relationship with the person making the amendment Patent applicant address 2-6 Nishi-Shinjuku, Shinjuku-ku, Tokyo Number 1 Name (
144) Tadashi Kashio, Representative of Casio Computer Co., Ltd.
Male 4, Agent address: 1-13-4-5 Nishi-Shinbashi, Minato-ku, Tokyo Date of amendment order: November 27, 1980 (shipment date) 6. Drawing subject to amendment 7, Details of amendment Figure 2 ~ Figure 21 is corrected as shown in the attached sheet. Figure 2 [================
= Koshi > ゛〉〉 ス ス ス ス ス ス ス ス ス〉〉〉〉〉〉〉〉〉〉〉 し し ら ら し し し し し し しFigure 16 Figure 17 Figure 19

Claims (1)

【特許請求の範囲】[Claims] ビブラート、ビブラートベンダ、ピッチベンダ、ポルタ
メントまたはグリツサンド等の効果機能のうち少なくと
も2つの効果機能を備えた電子楽器において、前記効果
機能の楽音周波数を夫々変化させるための演算を、前記
複数の効果機能のうち少なくとも2つの効果機能につい
て同期して行う手段を有する電子楽器。
In an electronic musical instrument equipped with at least two of effect functions such as vibrato, vibrato bender, pitch bender, portamento, or gris sando, an operation for changing the musical tone frequency of each of the plurality of effect functions is performed. An electronic musical instrument having means for synchronizing at least two of the effect functions.
JP59166966A 1984-08-09 1984-08-09 Electronic musical instrument Pending JPS6145288A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59166966A JPS6145288A (en) 1984-08-09 1984-08-09 Electronic musical instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59166966A JPS6145288A (en) 1984-08-09 1984-08-09 Electronic musical instrument

Publications (1)

Publication Number Publication Date
JPS6145288A true JPS6145288A (en) 1986-03-05

Family

ID=15840918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59166966A Pending JPS6145288A (en) 1984-08-09 1984-08-09 Electronic musical instrument

Country Status (1)

Country Link
JP (1) JPS6145288A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02222996A (en) * 1990-01-10 1990-09-05 Casio Comput Co Ltd Effector for electronic musical instrument

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS547920A (en) * 1977-06-20 1979-01-20 Matsushita Electric Ind Co Ltd Control system for electronic instrument
JPS5674298A (en) * 1979-11-21 1981-06-19 Nippon Musical Instruments Mfg Electronic musical instrument
JPS57181594A (en) * 1981-04-30 1982-11-09 Kawai Musical Instr Mfg Co Electronic music instrument
JPS58108587A (en) * 1981-12-22 1983-06-28 カシオ計算機株式会社 Frequency controller for electronic musical instrument
JPS58199393A (en) * 1982-05-17 1983-11-19 松下電器産業株式会社 Frequency controller

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS547920A (en) * 1977-06-20 1979-01-20 Matsushita Electric Ind Co Ltd Control system for electronic instrument
JPS5674298A (en) * 1979-11-21 1981-06-19 Nippon Musical Instruments Mfg Electronic musical instrument
JPS57181594A (en) * 1981-04-30 1982-11-09 Kawai Musical Instr Mfg Co Electronic music instrument
JPS58108587A (en) * 1981-12-22 1983-06-28 カシオ計算機株式会社 Frequency controller for electronic musical instrument
JPS58199393A (en) * 1982-05-17 1983-11-19 松下電器産業株式会社 Frequency controller

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02222996A (en) * 1990-01-10 1990-09-05 Casio Comput Co Ltd Effector for electronic musical instrument
JP2527059B2 (en) * 1990-01-10 1996-08-21 カシオ計算機株式会社 Effect device

Similar Documents

Publication Publication Date Title
US5319151A (en) Data processing apparatus outputting waveform data in a certain interval
US4875400A (en) Electronic musical instrument with touch response function
US4248119A (en) Electronic musical instrument providing chord tones in just intonation
KR100366721B1 (en) Electronic Music Devices and Effectors
US5140886A (en) Musical tone signal generating apparatus having waveform memory with multiparameter addressing system
US4920851A (en) Automatic musical tone generating apparatus for generating musical tones with slur effect
US7790977B2 (en) Component tone synthetic apparatus and method a computer program for synthesizing component tone
US4215614A (en) Electronic musical instruments of harmonic wave synthesizing type
US5428183A (en) Tone signal generating apparatus for performing a timbre change by storing a full frequency band in a wave memory
JPS6145288A (en) Electronic musical instrument
JP2766662B2 (en) Waveform data reading device and waveform data reading method for musical sound generator
JPH0210439B2 (en)
JPH01179090A (en) Automatic playing device
JPS58200297A (en) Envelope signal generator
JPH036957Y2 (en)
JP2605387B2 (en) Music signal generator
JPH02251996A (en) Musical sound information arithmetic system
JPH03269493A (en) Electronic musical instrument
JPS6115199A (en) Sound pitch controller
JP2888844B2 (en) Music signal generator
GB2040537A (en) Digital electronic musical instrument
JPS6333278Y2 (en)
US4426903A (en) Electronic musical instrument
JPH01177087A (en) Automatic accompanying device
JPS58200295A (en) Envelope signal generator