JPS6143321Y2 - - Google Patents
Info
- Publication number
- JPS6143321Y2 JPS6143321Y2 JP5237983U JP5237983U JPS6143321Y2 JP S6143321 Y2 JPS6143321 Y2 JP S6143321Y2 JP 5237983 U JP5237983 U JP 5237983U JP 5237983 U JP5237983 U JP 5237983U JP S6143321 Y2 JPS6143321 Y2 JP S6143321Y2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- filter
- output
- input
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】
本考案はPLL（Phase Lock Loop）周波数シ
ンセサイザに関し特に市民バンド用トランシーバ
ーに好適なPLL周波数シンセサイザに関する。
ンセサイザに関し特に市民バンド用トランシーバ
ーに好適なPLL周波数シンセサイザに関する。
市民バンド用トランシーバーに使用されるPLL
周波数シンセサイザにおいては、チヤンネル切換
に際して極力指定されたチヤンネルに早急に切換
えられ安定動作することが望まれる。更に発振周
波数近傍の雑音成分を極力低く抑えることも要求
される。
周波数シンセサイザにおいては、チヤンネル切換
に際して極力指定されたチヤンネルに早急に切換
えられ安定動作することが望まれる。更に発振周
波数近傍の雑音成分を極力低く抑えることも要求
される。
本考案の目的は、上記要求を満たすPLL周波数
シンセサイザを提供することである。
シンセサイザを提供することである。
本考案のPLL周波数シンセサイザは、位相検波
器と、この検波器出力を入力とし能動及び受動フ
イルタより構成された低域フイルタと、このフイ
ルタの出力を入力とする電圧制御形発振器と、こ
の発振器の出力を可変分周器を介して位相検波器
へ帰還して発振器の発振周波数を調整するシンセ
サイザを対象とし、受動フイルタを構成する容量
に直列に抵抗を接続し且つ能動フイルタの高域遮
断周波数を低域フイルタのそれよりも高くしたこ
とを特徴としている。
器と、この検波器出力を入力とし能動及び受動フ
イルタより構成された低域フイルタと、このフイ
ルタの出力を入力とする電圧制御形発振器と、こ
の発振器の出力を可変分周器を介して位相検波器
へ帰還して発振器の発振周波数を調整するシンセ
サイザを対象とし、受動フイルタを構成する容量
に直列に抵抗を接続し且つ能動フイルタの高域遮
断周波数を低域フイルタのそれよりも高くしたこ
とを特徴としている。
かかる構成により後述する如く、発振中心周波
数近傍の雑音が著しく抑制され又、指定チヤンネ
ル周波数への切換えが高速化される。
数近傍の雑音が著しく抑制され又、指定チヤンネ
ル周波数への切換えが高速化される。
以下本考案につき図面を用いて説明する。
第１図は従来のトランシーバーに用いられてい
るPLL周波数シンセサイザのブロツク図であり、
位相検波器２の後に能動フイルタ３と受動フイル
タ４とを縦続接続して低域フイルタを構成してい
る。能動フイルタ３はフイルタアンプ７、抵抗
R1，R2及び容量C1より成り、又受動フイルタ４
は抵抗R3、容量C2より成る。低域フイルタ出力
をVCO（電圧制御形発振器）５に抵抗８を介し
て接続し、VCO５の出力を、チヤンネル切換に
応じて分周比を可変できる可変分周器６に入力す
る。分周器６の出力と基準発振器１の出力とを比
較するために位相検波器２へ入力するもので、
VCO５より指定チヤンネルに応じた周波数f0が出
力される。
るPLL周波数シンセサイザのブロツク図であり、
位相検波器２の後に能動フイルタ３と受動フイル
タ４とを縦続接続して低域フイルタを構成してい
る。能動フイルタ３はフイルタアンプ７、抵抗
R1，R2及び容量C1より成り、又受動フイルタ４
は抵抗R3、容量C2より成る。低域フイルタ出力
をVCO（電圧制御形発振器）５に抵抗８を介し
て接続し、VCO５の出力を、チヤンネル切換に
応じて分周比を可変できる可変分周器６に入力す
る。分周器６の出力と基準発振器１の出力とを比
較するために位相検波器２へ入力するもので、
VCO５より指定チヤンネルに応じた周波数f0が出
力される。
かかる第１図の回路構成においては、第２図に
示す如く、発振周波数f0の近傍に大略−65dB程度
の雑音が検出され好ましくない。
示す如く、発振周波数f0の近傍に大略−65dB程度
の雑音が検出され好ましくない。
第３図は本考案の実施例を示すブロツク図であ
り、第１図と同等部分は同一符号をもつて示され
ている。基準発振器１、位相検波器２、能動フイ
ルタ３′、受動フイルタ４′、VCO５及び可変分
周器６等相互間の接続関係は第１図と同様であ
る。受動フイルタ４′において、容量C2′と接地間
に抵抗R4を挿入し、フイルタの他の構成は第１
図と同様とした場合、上述の抵抗R4により周波
数に対する位相回転角を変更することにより、第
４図に示す如く発振周波数f0近傍の雑音成分は大
略−75dBも低減可能となる。
り、第１図と同等部分は同一符号をもつて示され
ている。基準発振器１、位相検波器２、能動フイ
ルタ３′、受動フイルタ４′、VCO５及び可変分
周器６等相互間の接続関係は第１図と同様であ
る。受動フイルタ４′において、容量C2′と接地間
に抵抗R4を挿入し、フイルタの他の構成は第１
図と同様とした場合、上述の抵抗R4により周波
数に対する位相回転角を変更することにより、第
４図に示す如く発振周波数f0近傍の雑音成分は大
略−75dBも低減可能となる。
更に、能動フイルタ３の時定数C1′R2′を第１図
の従来例の時定数C1R2に対し小さく設定して高
域遮断周波数を高くしてスイツチング速度を早め
ておき、更に、受動フイルタ４′の高域遮断周波
数を能動フイルタ３′のそれより低くして総合的
に低遮断周波数とすれば、低雑音化に加えて周波
数切換の高速化を計ることが可能となる。
の従来例の時定数C1R2に対し小さく設定して高
域遮断周波数を高くしてスイツチング速度を早め
ておき、更に、受動フイルタ４′の高域遮断周波
数を能動フイルタ３′のそれより低くして総合的
に低遮断周波数とすれば、低雑音化に加えて周波
数切換の高速化を計ることが可能となる。
第１図は従来のPLL周波数シンセサイザのブロ
ツク図、第２図は第１図における雑音特性を示す
図、第３図は本考案の実施例を示すブロツク図、
第４図は第３図における雑音特性を示す図であ
る。 図において、２は位相検波器、３′は能動フイ
ルタ、４は受動フイルタ、５はVCO、６は可変
分周器をそれぞれ示す。
ツク図、第２図は第１図における雑音特性を示す
図、第３図は本考案の実施例を示すブロツク図、
第４図は第３図における雑音特性を示す図であ
る。 図において、２は位相検波器、３′は能動フイ
ルタ、４は受動フイルタ、５はVCO、６は可変
分周器をそれぞれ示す。
Claims (1)
- 位相比較器と、該位相比較器の出力を入力とし
能動フイルタ及び受動フイルタより構成された低
域フイルタと、該低域フイルタの出力を入力とす
る電圧制御形発振器と、該発振器の出力を入力と
する分周器とを備え、該分周器の出力を前記位相
比較器へ帰還して前記発振器の発振周波数を調整
する周波数シンセサイザであつて、前記受動フイ
ルタを構成する容量に直列に抵抗を接続して低雑
音化し、かつ前記能動フイルタの高域遮断周波数
を前記受動フイルタのそれよりも高くして周波数
切換を高速化したことを特徴とする周波数シンセ
サイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5237983U JPS5948144U (ja) | 1983-04-07 | 1983-04-07 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5237983U JPS5948144U (ja) | 1983-04-07 | 1983-04-07 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5948144U JPS5948144U (ja) | 1984-03-30 |
| JPS6143321Y2 true JPS6143321Y2 (ja) | 1986-12-08 |
Family
ID=30182735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5237983U Granted JPS5948144U (ja) | 1983-04-07 | 1983-04-07 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5948144U (ja) |
-
1983
- 1983-04-07 JP JP5237983U patent/JPS5948144U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5948144U (ja) | 1984-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060139109A1 (en) | PLL-based frequency synthesizer | |
| JPH01126023A (ja) | 送受同時通信無線機 | |
| JPS6143321Y2 (ja) | ||
| JPS6345062Y2 (ja) | ||
| JPH0156580B2 (ja) | ||
| JPH0727701Y2 (ja) | 広帯域ｐｌｌ回路 | |
| JPS5918757Y2 (ja) | Ｐｌｌ回路使用の周波数シンセサイザ | |
| JP3792955B2 (ja) | 周波数シンセサイザ及び装置 | |
| JPS62285521A (ja) | 周波数シンセサイザ | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPH0797745B2 (ja) | 位相同期回路 | |
| JPS5984934U (ja) | 位相同期ル−プ | |
| JP3142083B2 (ja) | 広帯域周波数シンセサイザ | |
| JPH05327493A (ja) | Ｐｌｌシンセサイザ | |
| JPH0448018Y2 (ja) | ||
| JPS6135601A (ja) | 変調器 | |
| JPS6298806A (ja) | Ｆｍ変調器 | |
| JPS6322738Y2 (ja) | ||
| JPS62118615A (ja) | 周波数シンセサイザの変調回路 | |
| JP3365965B2 (ja) | Ｆｍ変調回路 | |
| JPH06291647A (ja) | 位相制御発振器 | |
| JPH03148916A (ja) | 周波数シンセサイザ装置 | |
| JPH02154524A (ja) | シンセサイザ | |
| JPH11330962A (ja) | Ｐｌｌシンセサイザ発振器 | |
| JPS6047325U (ja) | Ｐｌｌ周波数シンセサイザチュ−ナ |