JPS6142089A

JPS6142089A - コイン読取り装置

Info

Publication number: JPS6142089A
Application number: JP16341484A
Authority: JP
Inventors: 大関　高志
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1984-08-02
Filing date: 1984-08-02
Publication date: 1986-02-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は、コインの外径および厚みを読取るコイン読
取シ装置に関する。

〔背景技術とその問題点〕

一般にコインの判別機として知られている装置は、各種
自動販売機、鉄道の券売機、公衆電話機、両替機等でよ
く使われている。そしてコインの判別種類としては、材
質、外径、厚み等が上げられる。材質については、磁気
センサが主流であるが、外径、厚みについては、従来技
術としてよく知られている中には、機械式に行なうもの
、磁気センサを用いるもの、光センナを用いるもの等が
ある。

機械式のものは、予めコインの種類を固定し、それに合
った設計がなされたものを使用する方法で、途中でコイ
ンの外径、厚み等が変更あるい紘新規発行された場合、
使用できなくなる。

又、輸出向きのコインの１判別機などでは、各国のコイ
ンに合りた設計を行がい製作する必要がある。

次に１磁気センナを用いたものでコインの外径、厚みを
測長する場合は、解像度の点で技術的に難しく、解像度
を上げようとすると、かなシ複雑な回路を必要とし、コ
スト面で不利である。

次に、光センナを用いたものでは、ディスクリートのフ
ォトダイオードを並べたものがあシ、第７図にその例を
示す。即ち、フォトダイオードかもなる受光素子１．〜
１ｎを複数個並べ、アノード側を共通に接続し、バイア
ス電源３に接続されている。カソード側は個々にアナロ
グスイッチ１９を介して共通に接続し、光出力信号とし
て取出され信号処理回路２Ｑへ接続されている。そして
１個ずつ順次光出力信号を取出すため、アナログスイッ
チ１９を１個ずつＯＮ状態にするための走査回路２１が
接続されている。

図からも分るように信号処理回路２ｏの他にも、アナロ
グスイッチ１９群と走査回路２ノとからなる駆動回路２
２が必要である。

更に、＄７図で示したディスクリートのフォトダイオー
ドの他に薄膜技術で形成された受光素子（ＣｄＳ、アモ
ルファスシリコン）ヲ並べた例があるが、ｔｌｃ７図と
同様なアナログスイッチ１９群と走査回路２１とからな
る駆動回路２２が必要である。この例からも分るように
、駆動回路が必要であると言うことは、装置の小形化、
コスト面から見ても欠点となる。

〔発明の目的〕

この発明は上記問題点を解消するためになされたもので
、簡単な構成でしかも安価なコイン読取シ装置を提供す
ることを目的とする。

〔発明の概要〕

この発明は、複数の受光素子を並べ、個々の両端を一方
はバイアス電圧を供給できるように、他方は光出力を取
出しできるように、それぞれ共通に接続したコインの読
取シセンサ、および複数の受光素子を並べる３代シに薄
膜技術で受光素子を帯状に形成し、その両端を一方はバ
イアス電圧を、他の一方は光出力を取出しできるように
したコインの読取シセンサを用い、信号処理回路として
、増幅器、サンプルホールド回路、ピークホールド回路
、差動増幅器、タイミング発生回路を使用したコイン読
取シ装置である。

〔発明の実施例〕

この発明は第１図乃至第６図に示すよ５に構成され、従
来例と同一箇所は同一符号を付すことにする。最初Ｋ、
この発明の装置で用いるコイン読取シセ／すについて説
明する。即ち、第１図に示すように、例えばフォトダイ
オードなどのような複数のディスク’Ｊ−１の受光素子
１、〜１ｎが直線上に等間隔で配設されている。

この受光素子１．〜１ｎの一方っまシカソード側２は共
通ＩＣ接続され、更にバイアス電源３に接続されている
。又、上記受光素子１．〜１ｎの他方つｔシアノード側
４も共通に接続され、信号処理回路５に接続されている
。そして動作時には、アノード側４から読み出された光
出力信号ｖｒｎ、受光素子の数Ｎによりて、リニアに変
化する。そのため、変化量を検出することでコインの長
さあるい砿厚みを計測することができる。

この変化量を検出するための信号処理回路５は、非常に
簡単に構成することができる。信号処理方法としては、
初期値Ｖ、と光出力信号ｖ１１．を検ことができる。そ
してコイン長Ｈ＝’／Ｋ（但し、受光素子１〜）　の配
列ピッチ１本／　とした時）’ｍ　　　　　　　　　　
　　　　ｍとなる。

次に、コイン読取りセンナの変形例について説明する。

即ち、第２図は受光素子を薄膜技術で形成した場合を示
したもので、アルミナ基板６上に受光素子１１′〜１．
１を形成し、この受光素子１．′〜１′の個々の両端を
、第１図の場合と同様に一方れをバイアス電圧が供給できるように電極ノ臂ターン２′
を形成し、他方を光出力が堆出しできるように電極パタ
ーン４′を形成する。そして動作時にも、第１図の場合
と同様に電極パターン２１にバイアス電源３を接続し、
電極パターン４′よりの光出力を信号処理回路５を用い
て接続することによって同様の結果が得られる。

又、第３図は薄膜技術で受光素子を帯状に形成した場合
を示したもので、第２図の場合と同様にアルミナ基板６
上に受光素子１を帯状に形成し、この受光素子１の両端
を、一方はバイアス電圧が供給できるように電極ノＪ？
ターン２′を受光素子１に沿りて帯状に形成する。他方
は光出力を取出すように電極パターン４′を４受光素子
ｌＫ沿りて帯状に形成する。そして動作は第１図、第２
図の場合と同様に行なうことができる。但し、この変形
例では、第１図、第２図の場合のように受光素子が個々
に分割されていないので、抗戦シ精度を向上させること
ができる。

又、帯状に形成した受光素子１の読取シ精度は、受光素
子１の長さと感度均一性とによって決まる。そして受光
素子１の長さが短かい程精度が上シ、又、感度均一性が
良い程精度が上がる。この感度均一性は、製作上の技術
的向上によりて行なえるが、受光素子１の長さについて
杜コインの外径によりて決まるため、コインの種類で最
大径に設定する必要がある。この点を解決すべ〈実施し
た例を第４図（ａ）　ｌ　（ｂ）に示す。

即ち、第４図（、）は第３図に示したコイン読取シセン
サ７を用いてコイン８１．８Ｂを読取る状態を説明した
ものである。ここで読取るコインの種類のうち、コイン
８Ａは最大外形のものを示す。又、コイン８Ｂは最小外
形のものを示す。

この図に示したコイン読取シセンサ７の受光素子長１０
は、コイン８Ａの最大外形以上に設定されているが、こ
こで見ると分るが、コイン８Ｂの最小外形以下に受光素
子を配置しなくてもよい。要するに読取シコインの種類
に応じて、受光素子長の有効範囲を設定すればよい。第
４図（ｂ）にこの例を示すが、受光素子長１１で第４図
（、）と同様に測定できる。このことは、上記のように
受光素子長１１が短かくなるため、よシ精度が向上され
る。又、精度が同じでよいならば、製作上かなり楽にで
きることＫなる。

さて次に、上記のコイン読取シセンサを使用して信号処
理を行なうこの発明のコイン読準シ装置について説明す
る。即ち、このコイン読取り装置は第５図に示すように
構成され、°コイン読取シセンサ７は増幅器１２、サン
プルホールド回路１３、ピークホールド回路１６を介し
て差動増幅器１７に接続されている。又、タイミング発
生回路１８は上記サンプルホールド回路１３、およびピ
ークホールド回路１６に接続されている。そして、これ
ら各回路によ）上記信号処理回路５が構成されている。

動作時には、コインの通過時に光情報に応じたコイン読
取シセンサ７の出力信号を増幅器１２を介してサンプル
ホールド回路１３に供給する。

そしてサンプルホールド回路１３には、タイミング発生
回路１８から第１のタイミング信号１４と第２のタイミ
ング信号１５を入力する。第１のタイミング信号１４は
初期値（コインを通過させる直前の値）をサンプリング
する。この時の初期値をｖｉとする。又、第２のタイミ
ング信号１５は、測定値（コイン通過時の値）をサンプ
リングする。この時の測定値をｖｍとする。この測定値
Ｖは時々刻々と変化し、コインの外形で最小値を示す。

ピークホールド回路１６は測定値Ｖの最小値を検出する
回路であυ、この■の最小値をＶ、とする。更に、差動
増幅器１７は初期値Ｖ、と最小値ｖｐと差動し出力Ｖ、
を得るが、この差動増幅器１７よシ出力される値Ｖ、が
コインの外形を測定するに必要な値となる。

この後の処理方法は、原理的には第６図に示すものと同
様に行なえば、コインの外形値Ｋが得られる。この第６
図で示した方法の具体的な回路実施例は色々考えられる
。例えばアナログ回路で構成する方法、Ａ／Ｄ変換器を
介してディジタルに処理する方法、マイコンを導入して
ソフトで処理する方法等が考えられる。そのため、シス
テム側で合った処理方法なシ処理回路を用いればよい。

尚、第１図で説明したディスクリートのフォトダイオー
ドの代シに、フォトトランジスタを使用しても同様に実
施することができることは明白であシ、ディスクリート
の構成がパッケージのもの以外にチッグ状で構成されて
もよく、又、プレイ状でもよい。又、フォトダイオード
の極性を逆にしても同様に実施できる。更に、第２図、
第３図で説明した受光素子において、薄膜技術で形成さ
れたものであれば、例えばＣｄＳｅ　、　ＣｄＳ、アモ
ルファスシリコン膜ＱＩ、ｌｉ［に実施できることは明
らかである。

又、第５図の回路構成でも明らかなように、コイン読取
シセンサよりの出力をコインの通過直前の出力と通過時
の出力の最小値とを差動出力として出力すればよく、サ
ンプルホールド回路１３の構成方法、ピークホールド回
路１６の構成方法等測々の回路構成はどのような構成を
用いてもよく、この発明の主旨から脱却しなければよい
。

又、上記では通過時の出力の最小値を差動出力とした例
で説明し九が、回路構成上反転して、通過時の出力の最
大値とを差動出力としても同様に実施できることは明白
である。

〔発明の効果〕

この発明によれば、受光素子の両端を各々共通に接続す
るため、コイン読取シセンナ自体の構造が非常に簡単で
安価に実現できる。又、薄膜技術で受光素子を帯状に形
成することによりて、更に製造が簡単で安価なものが実
現できる。

又、帯状に形成された受光素子の長さをコインの測長有
効範囲に対応設定すれば、よ）測定精度を上げることが
できる。又、このコイン読取りセンサからの光出力信号
の処理として、従来技術のようにアナログスイッチ群と
走査回路からなる駆動回路は不要で、簡単な信号処理回
路のみで実現できるため、装置の小形化、低コスト化が
計れる。

【図面の簡単な説明】

第１図はこの発明で用いるコイン読取シセンサの一実施
例を示す回路構成図、第２図乃至第４図は同じく変形例
を示す平面図と側面図、第５図及び第６図はこの発明の
一実施例に係るコイン読取り装置を示すブロック線図、
第７図は従来技術を示す回路構成図である。１、〜１ｎ・・・受光素子、１・・・受光素子、３・・
・バイアス電源、５・・・信号処理回路、６・・・アル
ミナ基板、７・・・コイン読取）センサ、１２・・・増
幅器、１３・・・サンプルホールド回路、１６・・・ピ
ークホールド回路、１７・・・差動増幅器、１８・・・
タイミング発生回路。出願人代理人　　弁理士　鈴　江　武　彦第　１　図第　２　図Ｍ　５　図第７図

Claims

【特許請求の範囲】

（１）複数の受光素子を直線上に等間隔で配設し、この
複数の受光素子の各々の両端をそれぞれ共通に接続し、
更に一方をバイアス電源に接続してバイアス電圧を供給
し、他方を信号処理回路に接続して光出力を取出すよう
にしたコイン読取りセンサを備えたことを特徴とするコ
イン読取り装置。
（２）上記複数の受光素子は一体にして帯状であり、こ
の受光素子の一方にバイアス電圧を供給し、他方から光
出力を取出すようにしたことを特徴とする特許請求の範
囲第１項記載のコイン読取り装置。
（３）上記帯状受光素子の長さを、コインの測長範囲に
対応して設定したことを特徴とする特許請求の範囲第２
項記載のコイン読取り装置。
（４）上記信号処理回路は、上記コイン読取りセンサか
ら取出した光出力を増幅する増幅器と、この増幅器で増
幅された信号を第１、第２のタイミングでサンプリング
するサンプルホールド回路と、このサンプルホールド回
路よりの第１の出力をピーク検出するピークホールド回
路と、このピークホールド回路の出力と上記サンプルホ
ールド回路よりの第２の出力とを差動する差動増幅器と
、上記サンプルホールド回路へ第１、第２のタイミング
信号を供給するタイミング発生回路とからなることを特
徴とする特許請求の範囲第１項記載のコイン読取り装置
。