JPS6138783A - 消耗電極式パルスア−ク溶接機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は不活性ガスを主成分とするガスによって溶接部
を遮蔽し、消耗電極ワイヤ（以下単に電極ワイヤと称す
る。）を溶接部に連続的に送給して溶融溶接を行う溶接
方法に於て、溶接電流としてノ４ルス電流を用いること
により、消耗電極ワイヤの溶融金属の移行形態をスプレ
ー状にして溶融溶接を行なう溶接方法（以下単にＩ’ル
スＭＩＧ溶接法という。）の溶接電圧制御方法を用いた
消耗電極式パルスアーク溶接機に関するものである。

（従来例の構成とその問題点） 従来の・ぐルスＭＩＧ溶接法に於ては、ノヤルス電流を
流してワイヤ溶融金属を積極的にスプレー状態として母
材金属に移行させるため、一定の直流電流を用いるいわ
ゆる通常のＭＩＧ溶接方法と比較して種々の異った特性
を有している。大きな特性の差異は、溶接出力が低電流
の時、ＭＩＧ溶接が短絡とアークを繰シ返して溶接を進
行させるのに対し、・ぐルスＭＩＧ溶接法に於ては、ワ
イヤ溶融金属をスプレー状態にして母材に移行させるこ
とができる点にある。スプレー状態での移行を行うと、
短絡移行溶接とは異ってスパッタ発生の点で大きな差異
が生じてくる。即ちスプレー移行溶接を行うと、スパッ
タの発生量が、通常の短絡移行溶接に比し極めて少くな
シ、パルスＭＩＧ溶接法の大きな特徴の１つになってい
る。しかしながらｉ４ルスＭＩＧ溶接方法に於て、アー
ク電圧を低めに設定し、アーク長さを短くすると、電極
ワイヤと母材金属との間には短畔が発生するようになる
が、電圧が低すぎると短絡の発生回数が多くなシ、通常
のＭＩＧ溶接法と同じ様にスｉＰツタが多発して好まし
くない。

一方、アーク電圧を高めにし、アーク長さを長くすると
、電極ワイヤと母材金属との間には短絡は生じにくくな
るものの、アークが不安定に傾き易く、この為所期の個
所にアークが発生せず、良好な溶接はできなくなる。

第１図は、溶接アーク電圧と１秒間当シに発生する短絡
回数との関係を示すグラフであって、ここに示すものは
、ワイヤ送給量が６．３　ｍ／ｍｉｎ　（ワイヤ径１．
２　ｗｎφ）の場合の結果であり、アーク電圧の減少と
共に短絡回数は大巾に増大し、一方、アーク電圧が２４
Ｖ以上である時は短絡は発生しない。

第２図は、溶接アーク電圧とスパッタ発生量との関係を
示すグラフで、溶接条件は第１図の場合と同じである。

アーク電圧の減少と共に、即ち、短絡回数の増大ととも
に、ス／やツタは増大している。アーク電圧が２４Ｖ以
上である時は、短絡は発生せず、この時は殆どスパッタ
は発生しない。

我々の詳細な実験結果によると、溶接アーク電圧が２４
Ｖ以上である時は、溶接蓮度を早くすると、アンダーカ
ット等の溶接欠陥が発生し好ましくない。−実溶接アー
ク電圧が低い時には、高速溶接を行っても、アンダーカ
ットは発生しなくなるが、スｉＲツタが増大して好まし
くない。従って、第１図に於てアーク電圧が（２３±０
．５）Ｖの範囲であるときは、短絡回数は２０回／ｓｅ
ｃ以下で、スパッタも少く、最も良好な溶接が行えるこ
とが判明した。この時のアーク長は４咽程度である。

以上の様にパルスＭＩＧ溶接法に於ては、その特徴を発
揮するための条件範囲が極めて狭く、例に示した様にア
ーク電圧では僅か１Ｖ程度の裕度を有するのみである。

さらに、この適正電圧値は、溶接姿勢、継手形状、ガス
の種類など、他の溶接施工条件によっても大きく異って
くる。例えば継手形状に関し、スミ肉溶接の場合の最適
電圧値は、下向き突合せの最適電圧値と比較して０．５
Ｖ程度低めとなる。

以上示した様に、ノクルスＭＩＧ溶接方法に於る問題点
は単に適正電圧条件が狭いというばかりでなく、適正溶
接条件が、溶接施工条件によって変化し、このため、極
めて扱いに＜＜、こうしたことが、現場での溶接作業上
、大きな問題となっている。

（発明の目的） 本発明は、上記のような問題点を解決しようとするもの
で、アーク長を常に適正長に制御することができる装置
を提供することを目的とするものである。

（発明の構成） 本発明は、溶接中に発生する電極ワイヤと母材金属溶融
部との短絡回数を一定時間（以下サンプリング時間とい
う。）毎に検出し、その短絡検出信号によって溶接アー
ク電圧を制御して、溶接出力を制御する消耗電極式パル
スアーク溶接機において、予め設定された短絡回数ｎ　
と、前記サンプリング時間内に検出される短絡回数ｎと
の差分ｎｄ（＝ｎｓ−ｎ）〉Ｏのとき、差分ｎｄの値に
応じてアーク電圧を下降させ、ｎ−ｎ）０のとき、差分
ｎｄの値に応じてアーク電圧を上昇させて溶接出力を制
御する構成としたものである。

（実施例の説明） 第３図は本発明の詳細な説明するフローチャートであシ
、以下、その構成について説明する。

溶接アーク電圧波形を短絡検出レベル調整回路によシ、
成る一定レベル以上の電圧をカットして短絡波形とし、
この波形を整形して短絡検出ノｆルスとする。サンプリ
ング時間Ｔｓ内の短絡パルス数ｎをカウントし、予め設
定されたノ母ルス数ｎとの差分ｎｄを求め、（ｎ−ｎａ
　）　）　Ｏのときは差分ｎｄパルスをアップカウンタ
に、逆に（ｎ　−ｎ　））　Ｏのときは差分り、パルス
をダウンカウンタに入力し、カウンタのデジタル出力を
Ｄ／Ａ変換してアナ口グ量とし、このアナログ量の出力
調整を行い、溶接機の出力指令信号と比較して偏差出力
信号として、溶接機の出力を調整する。

第４図は、本発明の溶接機の構成を示す一実施例のブロ
ック図であシ、１は短絡検出回路、２は短絡検出レベル
調整回路、３は波形整形回路、４はダウンカウンタ、５
はアップカウンタ、６は所期値ｎｄ設定回路、７はサン
プリング時間設定回路、８．９はラッチ回路、１０はコ
ンノぐレータ、１１はノぐルス発生器、１２はアップダ
ウンカウンタ、１３はＤ／Ａ変換器、１４はゲイン調整
回路、１５は偏差出力回路、１６は出力指令電圧回路、
１７はラッチ回路制御信号発生回路、１８．１９はイン
バータ回路、２０，２１はアンド回路、２２はタイミン
グ調整回路を示す。

第５図は、第４図に示した回路の出力電圧波形を示すも
ので、（ａ）は溶接アーク電圧波形、（ｂ）は短絡検出
回路ｌの出力波形、（Ｃ）は短絡パルス、（ｄ）はサン
プリング時間Ｔ８設定用ノクルス、（ｅ）はラッチ回路
制御信号発生回路１７の出力波形、（ｆ）はラッチ回路
制御信号発生回路１７の出力反転波形、ｖａは溶接アー
ク電圧である。

以下、第４図について、第５図と共にその構成および動
作を説明する。

短絡検出回路１は、抵抗Ｒ１ｔＲ２及びツェナーダイオ
ードｚＤ１によシ構成されている。この電圧波形ｖａは
ツェナーダイオードＺＤｌで■のレベルにカットされ、
（ｂ）図に示した様な波形になる。　　。

アーク電圧Ｖａの信号は通常溶接トーチと溶接母材間の
電圧信号であシ、溶接アークが発生していない状態では
無負荷電圧が誘起され、この無負荷電圧値は溶接アーク
電圧に比べて異常に高い。このツェナーダイオードＺＤ
Ｉはこの高い電圧が本発明の制御回路を破壊するのを防
ぐ様に働く。短絡検出レベル調整回路２は、抵抗Ｒ３ｔ
　Ｒ４ｐ　Ｒｓ、可変抵抗器ｖＲ１、オペアンプエＣ１
、で構成すれている。可変抵抗器ＶＲ１の値を調整する
ことによシ、短絡検出レベルの調整が可能で、これは即
ち第５図（ｂ）のＯで示した検出レベルを調整している
ことと等価であシ、この（ｂ）で示した電圧波形を、第
４図の波形整形回路３に入力すると得られる出力波形は
、第５図（ｃ）に示す一定のパルス巾及び電圧を有する
ノ４’ルス波形が得られる。

即ちアーク電圧ｖａの短絡が生じている個所は、矩形波
状のパルス波形となる。このパルスは、ダウンカウンタ
４に入力される。所期値ｎ設定回路６はダウンカウンタ
４の所期値ｎを定め、サンプリング時間設定回路７はダ
ウンカウンタ４のサンプリング時間を設定する。第５図
（ｄ）に示すサンプリング時間Ｔ８設定用パルスは、ノ
クルス間隔Ｔ８がサンプリング時間を示す。第５図（ｃ
）で示す短絡パルスがダウンカウンタ４に入力されると
、設定値ｎ８よシ、サンプリング時間Ｔ８内の短絡ノク
ルス数ｎに応じてダウンカウンタ４の出力はカウントダ
ウンされる。短絡パルス数ｎが、設定値ｎ　よシ小さい
とき、即ち、ｎ＜ｎｓのときは、ダウンカウンタ４の出
力ｎｄ（この値はｎ８−ｎの値に等しい）はラッチ回路
８及び９に入力される。１７はラッチ回路制御信号発生
回路でちシ、その出力波形を第５図（、）に示す。う、
チ回路８に入力されるラッチ信号（ｅ）がハイレベルの
とき、ラッチ回路８はカウンタ４からの短絡パルス信号
を入力しロウレベルのときはデータをホールドする。ま
たラッチ信号（、）はインバータ回路１８を通して、ラ
ッチ回路９にも入力されている。このラッチ信号（ｆ）
を第５図に示す。ラッチ信号（ｅ）及び（ｆ）は位相が
反転している。従って前述の様にダウンカウンタ４の出
力はラッチ回路８及び９に入力されるが、一方のラッチ
回路で短絡ノ４ルスを入力している時は、他方のラッチ
回路は短絡パルス８子ず、先のサイクルデータをボール
ドするように働く（即ち、１サンプリング時間前のデー
タ）。

次に短絡パルス数ｎが、設定値ｎ８よシ大きい時、　　
　□即ちｎ≧ｎＢのときの動作について説明する。

短絡パルス数ｎが設定値ｎｓと等しく々ったとき、４は
ダウンカウンタであるため、その出力ｎｄは０となる。

ダウンカウンタ４の出力が０となると、ダウンカウンタ
４のキャリーアウト信号はハイレベルからロウレベルに
変化する。このキャリーアウト信号はインバータ回路１
９を通してハイレベルに変換されてアンド回路２ｏのＡ
端子に入力さく１０） れる。アンド回路２０の他方のＢ端子には、短絡パルス
信号が入力されている。即ち、以上の説明から明らかな
様に、短絡パルス数ｎと設定値ｎ８と等しくなると、ア
ンド回路２０のＡ端子はノ・インベルとなるため、短絡
パルス信号は、アンド回路２００Ｂ端子を通してアップ
カウンタ５に入力される。アップカウンタ５にはサンプ
リング時間を定める信号もサンプリング時間回路７よシ
入力されている。即ち、アップカウンタ５には、設定ノ
４ルス数ｎ８ヲ超エルノクルス数”ｄ　Ｃ＝　ｎ　　ｎ
ｄ　）カ入力される。アップカウンタ５の設定値は０で
ある。

従って、アップカウンタ５の出力はｎｄとなシ、このパ
ルスはラッチ回路８及び９に入力される。従って、サン
プリング時間Ｔ８内の短絡パルス数ｎが設定パルス数ｎ
ｄより小（ｎ＜ｎｓ）のとき、差分・ぐルス数ｎｄ（＝
ｎｓ−ｎ）は、ダウンカウンタ４より出力されて、ラッ
チ回路８及び９に入力される。

一方、サンプリング時間Ｔ８内の短絡パルス数ｎが設定
パルス数ｎｄよシ大（ｎ≧ｎｓ　）のとき、差分・ぐル
ス数ｎｄ（＝ｎ−ｎ８）は、アップカウンタ５よシ出力
されてラッチ回路８及び９に入力される。前述した様に
、ラッチ回路８及び９は交互に働き、一方が入力してい
る状態の時は、他方は、先のサイクルのデータ（ｎｄ）
をホールドしておシ、このホールドされたデータはコン
ノ９レータ１０のへ入力端に入力される。コンパレータ
１０は２つの入力端子からの入力データの大小を比較し
て出力する素子であり、他方の入力端子Ｂには、ノクル
ス発生器１１からのノＲルスｎｄが入力される。コンパ
レータ１０の出力は、アンド回路２１のＡ端子に入力さ
れている。コンバーター０の出力はＢ入力端子よシ入力
される・ぐルス数ｎｄが、Ａ入力端子に設定されている
・ぐルス数ｎｄと等しく々るまで、ノ・インペルであり
、それ以上のｉ４ルスｎｄがＢ入力端子に入力されると
、コンノ９レータ１０の出力はロウレベルとなる。コン
パレータ１０の出力信号はアンド回路２１のＡ端子に接
続されているため、ノクルス発生器１１の／ｆルスｎは
アンド回路２１を通してＡルス数ｎｄと等しい数だけア
ップダウンカウンター２に入力されることになる。

アップダウンカウンタ１２のアップダウン制御端子には
ダウンカウンタ４のキャリーアウト信号が用いられてい
る。ダウンカウンタ４のキャリーアウト信号は、ｎ　−
ｎ　）　Ｏのときはノ・インペルであり、このキャリー
アウト信号はインバータ回路１９を通してロウレベルと
なる。このロウレベル信号がアップダウンカウンタ１２
のアップダウン制御端子に入力されるとアップダウンカ
ウンタ１２はダウンカウンタとして働く。一方ｎ　−ｎ
８≧０のときは、キャリーアウト信号はロウレベルであ
り、このキャリーアウト信号はインバータ回路１９を通
してハイレベルとなる。この・・インベル信号がアップ
ダウンカウンタ１２のアップダウン制御端子に入力され
るとカウンタ１２はアップカウンタとして働く。インバ
ータ回路１９を通ったキャリーアウト信号は、タイミン
グ回路２２を通してアップダウンカウンタ１２に接続さ
れているが、これはアップ及びダウンカウンタ４及び５
の出力・クルスｎｄは−Ｈラッチ回路８及び９に於てラ
ッチされるため、アップダウンカウンタ１２に入力され
るパルスｎ４と、ダウンカウンタ４のキャリアウド信号
はタイミングがずれる。このタイミングを調整する回路
がタイミング調整回路２２である。アップダウンカウン
タ１２の出力はＤ／Ａ変換器１３に入力され、デジタル
信号はアナログ信号に変換される。

ｎ８−ｎ）０のときはアップダウンカウンタ１２はダウ
ンカウンタとして働き、パルス数ｎｄ＝ｎｓｎ分だけア
ップダウンカウンタ１２の出力デジタル量は減少する。

一方ｉ　　ｎｓ≧０のときはアップダウンカウンタ１２
はアップカウンタとして働き、ノ４ルス数ｎ＝ｎｎ分だ
けアップダウンカウンタ１２ｄ　　　　　　８ の出力は増大する。１４はダイン調整回路であシＤ／Ａ
変換器１３のアナログ出力の出力調整回路であシ、その
出力は偏差出力回路１５に接続されている。

１６は溶接機の出力調整リモコン等で構成される出力指
令電圧回路であシ、この出力信号とゲイン調整回路１４
の出力信号が主としてオペアンプＩＣ２で構成される偏
差出力回路１５に接続され、その出力は、溶接機の出力
制御素子（図示せず）の制御回路に入力されて、溶接出
力を調整するように構成されている。

以上から明らかな様にアーク電圧Ｖａが高く、このだめ
、サンプリング時間Ｔｓ内に発生するパルス数ｎが設定
パルス数ｎ８よシも小さい時その差分ｉＲパルス数４だ
け偏差出力回路１５の出力は減少し、溶接機出力電圧を
減少させて短絡パルス数が大きくなるように調整する。

一方、アーク電圧ｖ８が低く、このだめ、パルス数ｎが
設定ｉ９ルス数ｎ８よシも大きいと、その差分・々ルス
数ｎｄだけ偏差出力回路１５の出力は増大して、溶接機
出力電圧を増大させて短絡・ぐルス数ｎが少くなる様に
制御される。

即ち、本発明の構成例によれば、溶接部に発生する短絡
数が設定値よシも多いと、直ちに溶接出力電圧を増大さ
せて短絡数の増大を防ぎ、一方短絡数が設定値よりも少
いと直ちに溶接出力電圧を減少させて適正なアーク長を
保持する様に働く。

（発明の効果） 以上説明したように、本発明は、不活酸ガスを主成分と
したガスを用い、消耗電極ワイヤを溶接部に送給し、・
ヤルス状の溶接電流を用いて溶融溶接を行ういわゆるパ
ルスＭＩＧ溶接法の出力電圧の新しい制御方法を提供す
るものであシ、短絡発生数が設定値よりも多いときにＩ
ｄ、直ちに溶接電圧を上昇させて短絡発生の増大を防ぎ
、また溶接アーク電圧が上昇して発生短絡数が設定値よ
り少くなると直ちに溶接電圧を下降させて、適正アーク
長（短絡数は設定値ｎｓ）が得られる様に制御される。

以上の働きによシアーク長は常に適正な長さに制御され
るため、アークは極めて安定となシスバッタの少い良好
な溶接結果をうることができる。

また溶接作業者の手ぶれによってトーチと溶接部との間
の距離が変動しても、アーク長は一定に制御されるだめ
、ある程度の熟練を必要としていた微妙な溶接条件の設
定作業から解放され、溶接能率は著るしく向上し、経済
性大なるものがある。

また、溶接出力の適正電圧値は溶接姿勢、継手形状、ガ
スの種類など、施工条件によって異って生するアーク長
に制御されるため極めて作業性に優れた能率の良い溶接
を行うことができるという利点がある。

【図面の簡単な説明】

第１図は溶接アーク電圧と１秒間光りに発生する短絡回
数との関係を示すグラフ、第２図は溶接アーク電圧とス
・ぐツタ発生量との関係を示すグラフ、第３図は本発明
の詳細な説明するフローチャート、第４図は本発明の溶
接機の構成を示す一実施例のブロック図、第５図は第４
図に示した回路の出力電圧波形を示す図である。 １・・・短絡検出回路、２・・・短絡検出レベル調整回
路、３・・・波形整形回路、４・・・ダウンカウンタ、
５・・・アップカウンタ、６・・・所期値ｎｓ設定回路
、７・・・サンプリング時間設定回路、８，９・・・ラ
ッチ回路、１０・・・コンノ４レータ、ｌｌ・・りぐシ
ス発生器、１２・・・アップダウンカウンタ、１３・・
・Ｄ／Ａ変換器、１４・・・ゲイン調整回路、１５・・
・偏差出力回路、１６・・・出力指令電圧回路、１７・
・・ラッチ回路制御信号発生回路、１８，１９・・・イ
ンバータ回路、２０．２１・・・アンド回路、２２・・
・タイミング調整回路。

Claims (1)

【特許請求の範囲】
1. 溶接中に発生する電極ワイヤと母材金属溶融部との短絡
   回数を一定時間毎に検出し、その短絡検出信号によって
   溶接アーク電圧を制御して、溶接出力を制御する消耗電
   極式パルスアーク溶接機において、予め設定された短絡
   回数ｎ＿ｓと、前記一定時間内に検出される短絡回数ｎ
   との差分ｎ＿ｄ（＝ｎ＿ｓ−ｎ）＞０のとき、差分ｎ＿
   ｄの値に応じてアーク電圧を下降させ、ｎ−ｎ＿ｓ＞０
   のとき、差分ｎ＿ｄの値に応じてアーク電圧を上昇させ
   て溶接出力を制御する手段を具備したことを特徴とする
   消耗電極式パルスアーク溶接機。