JPS6138783A - 消耗電極式パルスア−ク溶接機 - Google Patents
消耗電極式パルスア−ク溶接機Info
- Publication number
- JPS6138783A JPS6138783A JP16131784A JP16131784A JPS6138783A JP S6138783 A JPS6138783 A JP S6138783A JP 16131784 A JP16131784 A JP 16131784A JP 16131784 A JP16131784 A JP 16131784A JP S6138783 A JPS6138783 A JP S6138783A
- Authority
- JP
- Japan
- Prior art keywords
- welding
- circuit
- output
- short
- arc voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K9/00—Arc welding or cutting
- B23K9/09—Arrangements or circuits for arc welding with pulsed current or voltage
- B23K9/091—Arrangements or circuits for arc welding with pulsed current or voltage characterised by the circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Arc Welding Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は不活性ガスを主成分とするガスによって溶接部
を遮蔽し、消耗電極ワイヤ(以下単に電極ワイヤと称す
る。)を溶接部に連続的に送給して溶融溶接を行う溶接
方法に於て、溶接電流としてノ4ルス電流を用いること
により、消耗電極ワイヤの溶融金属の移行形態をスプレ
ー状にして溶融溶接を行なう溶接方法(以下単にI’ル
スMIG溶接法という。)の溶接電圧制御方法を用いた
消耗電極式パルスアーク溶接機に関するものである。
を遮蔽し、消耗電極ワイヤ(以下単に電極ワイヤと称す
る。)を溶接部に連続的に送給して溶融溶接を行う溶接
方法に於て、溶接電流としてノ4ルス電流を用いること
により、消耗電極ワイヤの溶融金属の移行形態をスプレ
ー状にして溶融溶接を行なう溶接方法(以下単にI’ル
スMIG溶接法という。)の溶接電圧制御方法を用いた
消耗電極式パルスアーク溶接機に関するものである。
(従来例の構成とその問題点)
従来の・ぐルスMIG溶接法に於ては、ノヤルス電流を
流してワイヤ溶融金属を積極的にスプレー状態として母
材金属に移行させるため、一定の直流電流を用いるいわ
ゆる通常のMIG溶接方法と比較して種々の異った特性
を有している。大きな特性の差異は、溶接出力が低電流
の時、MIG溶接が短絡とアークを繰シ返して溶接を進
行させるのに対し、・ぐルスMIG溶接法に於ては、ワ
イヤ溶融金属をスプレー状態にして母材に移行させるこ
とができる点にある。スプレー状態での移行を行うと、
短絡移行溶接とは異ってスパッタ発生の点で大きな差異
が生じてくる。即ちスプレー移行溶接を行うと、スパッ
タの発生量が、通常の短絡移行溶接に比し極めて少くな
シ、パルスMIG溶接法の大きな特徴の1つになってい
る。しかしながらi4ルスMIG溶接方法に於て、アー
ク電圧を低めに設定し、アーク長さを短くすると、電極
ワイヤと母材金属との間には短畔が発生するようになる
が、電圧が低すぎると短絡の発生回数が多くなシ、通常
のMIG溶接法と同じ様にスiPツタが多発して好まし
くない。
流してワイヤ溶融金属を積極的にスプレー状態として母
材金属に移行させるため、一定の直流電流を用いるいわ
ゆる通常のMIG溶接方法と比較して種々の異った特性
を有している。大きな特性の差異は、溶接出力が低電流
の時、MIG溶接が短絡とアークを繰シ返して溶接を進
行させるのに対し、・ぐルスMIG溶接法に於ては、ワ
イヤ溶融金属をスプレー状態にして母材に移行させるこ
とができる点にある。スプレー状態での移行を行うと、
短絡移行溶接とは異ってスパッタ発生の点で大きな差異
が生じてくる。即ちスプレー移行溶接を行うと、スパッ
タの発生量が、通常の短絡移行溶接に比し極めて少くな
シ、パルスMIG溶接法の大きな特徴の1つになってい
る。しかしながらi4ルスMIG溶接方法に於て、アー
ク電圧を低めに設定し、アーク長さを短くすると、電極
ワイヤと母材金属との間には短畔が発生するようになる
が、電圧が低すぎると短絡の発生回数が多くなシ、通常
のMIG溶接法と同じ様にスiPツタが多発して好まし
くない。
一方、アーク電圧を高めにし、アーク長さを長くすると
、電極ワイヤと母材金属との間には短絡は生じにくくな
るものの、アークが不安定に傾き易く、この為所期の個
所にアークが発生せず、良好な溶接はできなくなる。
、電極ワイヤと母材金属との間には短絡は生じにくくな
るものの、アークが不安定に傾き易く、この為所期の個
所にアークが発生せず、良好な溶接はできなくなる。
第1図は、溶接アーク電圧と1秒間当シに発生する短絡
回数との関係を示すグラフであって、ここに示すものは
、ワイヤ送給量が6.3 m/min (ワイヤ径1.
2 wnφ)の場合の結果であり、アーク電圧の減少と
共に短絡回数は大巾に増大し、一方、アーク電圧が24
V以上である時は短絡は発生しない。
回数との関係を示すグラフであって、ここに示すものは
、ワイヤ送給量が6.3 m/min (ワイヤ径1.
2 wnφ)の場合の結果であり、アーク電圧の減少と
共に短絡回数は大巾に増大し、一方、アーク電圧が24
V以上である時は短絡は発生しない。
第2図は、溶接アーク電圧とスパッタ発生量との関係を
示すグラフで、溶接条件は第1図の場合と同じである。
示すグラフで、溶接条件は第1図の場合と同じである。
アーク電圧の減少と共に、即ち、短絡回数の増大ととも
に、ス/やツタは増大している。アーク電圧が24V以
上である時は、短絡は発生せず、この時は殆どスパッタ
は発生しない。
に、ス/やツタは増大している。アーク電圧が24V以
上である時は、短絡は発生せず、この時は殆どスパッタ
は発生しない。
我々の詳細な実験結果によると、溶接アーク電圧が24
V以上である時は、溶接蓮度を早くすると、アンダーカ
ット等の溶接欠陥が発生し好ましくない。−実溶接アー
ク電圧が低い時には、高速溶接を行っても、アンダーカ
ットは発生しなくなるが、スiRツタが増大して好まし
くない。従って、第1図に於てアーク電圧が(23±0
.5)Vの範囲であるときは、短絡回数は20回/se
c以下で、スパッタも少く、最も良好な溶接が行えるこ
とが判明した。この時のアーク長は4咽程度である。
V以上である時は、溶接蓮度を早くすると、アンダーカ
ット等の溶接欠陥が発生し好ましくない。−実溶接アー
ク電圧が低い時には、高速溶接を行っても、アンダーカ
ットは発生しなくなるが、スiRツタが増大して好まし
くない。従って、第1図に於てアーク電圧が(23±0
.5)Vの範囲であるときは、短絡回数は20回/se
c以下で、スパッタも少く、最も良好な溶接が行えるこ
とが判明した。この時のアーク長は4咽程度である。
以上の様にパルスMIG溶接法に於ては、その特徴を発
揮するための条件範囲が極めて狭く、例に示した様にア
ーク電圧では僅か1V程度の裕度を有するのみである。
揮するための条件範囲が極めて狭く、例に示した様にア
ーク電圧では僅か1V程度の裕度を有するのみである。
さらに、この適正電圧値は、溶接姿勢、継手形状、ガス
の種類など、他の溶接施工条件によっても大きく異って
くる。例えば継手形状に関し、スミ肉溶接の場合の最適
電圧値は、下向き突合せの最適電圧値と比較して0.5
V程度低めとなる。
の種類など、他の溶接施工条件によっても大きく異って
くる。例えば継手形状に関し、スミ肉溶接の場合の最適
電圧値は、下向き突合せの最適電圧値と比較して0.5
V程度低めとなる。
以上示した様に、ノクルスMIG溶接方法に於る問題点
は単に適正電圧条件が狭いというばかりでなく、適正溶
接条件が、溶接施工条件によって変化し、このため、極
めて扱いに<<、こうしたことが、現場での溶接作業上
、大きな問題となっている。
は単に適正電圧条件が狭いというばかりでなく、適正溶
接条件が、溶接施工条件によって変化し、このため、極
めて扱いに<<、こうしたことが、現場での溶接作業上
、大きな問題となっている。
(発明の目的)
本発明は、上記のような問題点を解決しようとするもの
で、アーク長を常に適正長に制御することができる装置
を提供することを目的とするものである。
で、アーク長を常に適正長に制御することができる装置
を提供することを目的とするものである。
(発明の構成)
本発明は、溶接中に発生する電極ワイヤと母材金属溶融
部との短絡回数を一定時間(以下サンプリング時間とい
う。)毎に検出し、その短絡検出信号によって溶接アー
ク電圧を制御して、溶接出力を制御する消耗電極式パル
スアーク溶接機において、予め設定された短絡回数n
と、前記サンプリング時間内に検出される短絡回数nと
の差分nd(=ns−n)〉Oのとき、差分ndの値に
応じてアーク電圧を下降させ、n−n)0のとき、差分
ndの値に応じてアーク電圧を上昇させて溶接出力を制
御する構成としたものである。
部との短絡回数を一定時間(以下サンプリング時間とい
う。)毎に検出し、その短絡検出信号によって溶接アー
ク電圧を制御して、溶接出力を制御する消耗電極式パル
スアーク溶接機において、予め設定された短絡回数n
と、前記サンプリング時間内に検出される短絡回数nと
の差分nd(=ns−n)〉Oのとき、差分ndの値に
応じてアーク電圧を下降させ、n−n)0のとき、差分
ndの値に応じてアーク電圧を上昇させて溶接出力を制
御する構成としたものである。
(実施例の説明)
第3図は本発明の詳細な説明するフローチャートであシ
、以下、その構成について説明する。
、以下、その構成について説明する。
溶接アーク電圧波形を短絡検出レベル調整回路によシ、
成る一定レベル以上の電圧をカットして短絡波形とし、
この波形を整形して短絡検出ノfルスとする。サンプリ
ング時間Ts内の短絡パルス数nをカウントし、予め設
定されたノ母ルス数nとの差分ndを求め、(n−na
) ) Oのときは差分ndパルスをアップカウンタ
に、逆に(n −n )) Oのときは差分り、パルス
をダウンカウンタに入力し、カウンタのデジタル出力を
D/A変換してアナ口グ量とし、このアナログ量の出力
調整を行い、溶接機の出力指令信号と比較して偏差出力
信号として、溶接機の出力を調整する。
成る一定レベル以上の電圧をカットして短絡波形とし、
この波形を整形して短絡検出ノfルスとする。サンプリ
ング時間Ts内の短絡パルス数nをカウントし、予め設
定されたノ母ルス数nとの差分ndを求め、(n−na
) ) Oのときは差分ndパルスをアップカウンタ
に、逆に(n −n )) Oのときは差分り、パルス
をダウンカウンタに入力し、カウンタのデジタル出力を
D/A変換してアナ口グ量とし、このアナログ量の出力
調整を行い、溶接機の出力指令信号と比較して偏差出力
信号として、溶接機の出力を調整する。
第4図は、本発明の溶接機の構成を示す一実施例のブロ
ック図であシ、1は短絡検出回路、2は短絡検出レベル
調整回路、3は波形整形回路、4はダウンカウンタ、5
はアップカウンタ、6は所期値nd設定回路、7はサン
プリング時間設定回路、8.9はラッチ回路、10はコ
ンノぐレータ、11はノぐルス発生器、12はアップダ
ウンカウンタ、13はD/A変換器、14はゲイン調整
回路、15は偏差出力回路、16は出力指令電圧回路、
17はラッチ回路制御信号発生回路、18.19はイン
バータ回路、20,21はアンド回路、22はタイミン
グ調整回路を示す。
ック図であシ、1は短絡検出回路、2は短絡検出レベル
調整回路、3は波形整形回路、4はダウンカウンタ、5
はアップカウンタ、6は所期値nd設定回路、7はサン
プリング時間設定回路、8.9はラッチ回路、10はコ
ンノぐレータ、11はノぐルス発生器、12はアップダ
ウンカウンタ、13はD/A変換器、14はゲイン調整
回路、15は偏差出力回路、16は出力指令電圧回路、
17はラッチ回路制御信号発生回路、18.19はイン
バータ回路、20,21はアンド回路、22はタイミン
グ調整回路を示す。
第5図は、第4図に示した回路の出力電圧波形を示すも
ので、(a)は溶接アーク電圧波形、(b)は短絡検出
回路lの出力波形、(C)は短絡パルス、(d)はサン
プリング時間T8設定用ノクルス、(e)はラッチ回路
制御信号発生回路17の出力波形、(f)はラッチ回路
制御信号発生回路17の出力反転波形、vaは溶接アー
ク電圧である。
ので、(a)は溶接アーク電圧波形、(b)は短絡検出
回路lの出力波形、(C)は短絡パルス、(d)はサン
プリング時間T8設定用ノクルス、(e)はラッチ回路
制御信号発生回路17の出力波形、(f)はラッチ回路
制御信号発生回路17の出力反転波形、vaは溶接アー
ク電圧である。
以下、第4図について、第5図と共にその構成および動
作を説明する。
作を説明する。
短絡検出回路1は、抵抗R1tR2及びツェナーダイオ
ードzD1によシ構成されている。この電圧波形vaは
ツェナーダイオードZDlで■のレベルにカットされ、
(b)図に示した様な波形になる。 。
ードzD1によシ構成されている。この電圧波形vaは
ツェナーダイオードZDlで■のレベルにカットされ、
(b)図に示した様な波形になる。 。
アーク電圧Vaの信号は通常溶接トーチと溶接母材間の
電圧信号であシ、溶接アークが発生していない状態では
無負荷電圧が誘起され、この無負荷電圧値は溶接アーク
電圧に比べて異常に高い。このツェナーダイオードZD
Iはこの高い電圧が本発明の制御回路を破壊するのを防
ぐ様に働く。短絡検出レベル調整回路2は、抵抗R3t
R4p Rs、可変抵抗器vR1、オペアンプエC1
、で構成すれている。可変抵抗器VR1の値を調整する
ことによシ、短絡検出レベルの調整が可能で、これは即
ち第5図(b)のOで示した検出レベルを調整している
ことと等価であシ、この(b)で示した電圧波形を、第
4図の波形整形回路3に入力すると得られる出力波形は
、第5図(c)に示す一定のパルス巾及び電圧を有する
ノ4’ルス波形が得られる。
電圧信号であシ、溶接アークが発生していない状態では
無負荷電圧が誘起され、この無負荷電圧値は溶接アーク
電圧に比べて異常に高い。このツェナーダイオードZD
Iはこの高い電圧が本発明の制御回路を破壊するのを防
ぐ様に働く。短絡検出レベル調整回路2は、抵抗R3t
R4p Rs、可変抵抗器vR1、オペアンプエC1
、で構成すれている。可変抵抗器VR1の値を調整する
ことによシ、短絡検出レベルの調整が可能で、これは即
ち第5図(b)のOで示した検出レベルを調整している
ことと等価であシ、この(b)で示した電圧波形を、第
4図の波形整形回路3に入力すると得られる出力波形は
、第5図(c)に示す一定のパルス巾及び電圧を有する
ノ4’ルス波形が得られる。
即ちアーク電圧vaの短絡が生じている個所は、矩形波
状のパルス波形となる。このパルスは、ダウンカウンタ
4に入力される。所期値n設定回路6はダウンカウンタ
4の所期値nを定め、サンプリング時間設定回路7はダ
ウンカウンタ4のサンプリング時間を設定する。第5図
(d)に示すサンプリング時間T8設定用パルスは、ノ
クルス間隔T8がサンプリング時間を示す。第5図(c
)で示す短絡パルスがダウンカウンタ4に入力されると
、設定値n8よシ、サンプリング時間T8内の短絡ノク
ルス数nに応じてダウンカウンタ4の出力はカウントダ
ウンされる。短絡パルス数nが、設定値n よシ小さい
とき、即ち、n<nsのときは、ダウンカウンタ4の出
力nd(この値はn8−nの値に等しい)はラッチ回路
8及び9に入力される。17はラッチ回路制御信号発生
回路でちシ、その出力波形を第5図(、)に示す。う、
チ回路8に入力されるラッチ信号(e)がハイレベルの
とき、ラッチ回路8はカウンタ4からの短絡パルス信号
を入力しロウレベルのときはデータをホールドする。ま
たラッチ信号(、)はインバータ回路18を通して、ラ
ッチ回路9にも入力されている。このラッチ信号(f)
を第5図に示す。ラッチ信号(e)及び(f)は位相が
反転している。従って前述の様にダウンカウンタ4の出
力はラッチ回路8及び9に入力されるが、一方のラッチ
回路で短絡ノ4ルスを入力している時は、他方のラッチ
回路は短絡パルス8子ず、先のサイクルデータをボール
ドするように働く(即ち、1サンプリング時間前のデー
タ)。
状のパルス波形となる。このパルスは、ダウンカウンタ
4に入力される。所期値n設定回路6はダウンカウンタ
4の所期値nを定め、サンプリング時間設定回路7はダ
ウンカウンタ4のサンプリング時間を設定する。第5図
(d)に示すサンプリング時間T8設定用パルスは、ノ
クルス間隔T8がサンプリング時間を示す。第5図(c
)で示す短絡パルスがダウンカウンタ4に入力されると
、設定値n8よシ、サンプリング時間T8内の短絡ノク
ルス数nに応じてダウンカウンタ4の出力はカウントダ
ウンされる。短絡パルス数nが、設定値n よシ小さい
とき、即ち、n<nsのときは、ダウンカウンタ4の出
力nd(この値はn8−nの値に等しい)はラッチ回路
8及び9に入力される。17はラッチ回路制御信号発生
回路でちシ、その出力波形を第5図(、)に示す。う、
チ回路8に入力されるラッチ信号(e)がハイレベルの
とき、ラッチ回路8はカウンタ4からの短絡パルス信号
を入力しロウレベルのときはデータをホールドする。ま
たラッチ信号(、)はインバータ回路18を通して、ラ
ッチ回路9にも入力されている。このラッチ信号(f)
を第5図に示す。ラッチ信号(e)及び(f)は位相が
反転している。従って前述の様にダウンカウンタ4の出
力はラッチ回路8及び9に入力されるが、一方のラッチ
回路で短絡ノ4ルスを入力している時は、他方のラッチ
回路は短絡パルス8子ず、先のサイクルデータをボール
ドするように働く(即ち、1サンプリング時間前のデー
タ)。
次に短絡パルス数nが、設定値n8よシ大きい時、
□即ちn≧nBのときの動作について説明する。
□即ちn≧nBのときの動作について説明する。
短絡パルス数nが設定値nsと等しく々ったとき、4は
ダウンカウンタであるため、その出力ndは0となる。
ダウンカウンタであるため、その出力ndは0となる。
ダウンカウンタ4の出力が0となると、ダウンカウンタ
4のキャリーアウト信号はハイレベルからロウレベルに
変化する。このキャリーアウト信号はインバータ回路1
9を通してハイレベルに変換されてアンド回路2oのA
端子に入力さく10) れる。アンド回路20の他方のB端子には、短絡パルス
信号が入力されている。即ち、以上の説明から明らかな
様に、短絡パルス数nと設定値n8と等しくなると、ア
ンド回路20のA端子はノ・インベルとなるため、短絡
パルス信号は、アンド回路200B端子を通してアップ
カウンタ5に入力される。アップカウンタ5にはサンプ
リング時間を定める信号もサンプリング時間回路7よシ
入力されている。即ち、アップカウンタ5には、設定ノ
4ルス数n8ヲ超エルノクルス数”d C= n n
d )カ入力される。アップカウンタ5の設定値は0で
ある。
4のキャリーアウト信号はハイレベルからロウレベルに
変化する。このキャリーアウト信号はインバータ回路1
9を通してハイレベルに変換されてアンド回路2oのA
端子に入力さく10) れる。アンド回路20の他方のB端子には、短絡パルス
信号が入力されている。即ち、以上の説明から明らかな
様に、短絡パルス数nと設定値n8と等しくなると、ア
ンド回路20のA端子はノ・インベルとなるため、短絡
パルス信号は、アンド回路200B端子を通してアップ
カウンタ5に入力される。アップカウンタ5にはサンプ
リング時間を定める信号もサンプリング時間回路7よシ
入力されている。即ち、アップカウンタ5には、設定ノ
4ルス数n8ヲ超エルノクルス数”d C= n n
d )カ入力される。アップカウンタ5の設定値は0で
ある。
従って、アップカウンタ5の出力はndとなシ、このパ
ルスはラッチ回路8及び9に入力される。従って、サン
プリング時間T8内の短絡パルス数nが設定パルス数n
dより小(n<ns)のとき、差分・ぐルス数nd(=
ns−n)は、ダウンカウンタ4より出力されて、ラッ
チ回路8及び9に入力される。
ルスはラッチ回路8及び9に入力される。従って、サン
プリング時間T8内の短絡パルス数nが設定パルス数n
dより小(n<ns)のとき、差分・ぐルス数nd(=
ns−n)は、ダウンカウンタ4より出力されて、ラッ
チ回路8及び9に入力される。
一方、サンプリング時間T8内の短絡パルス数nが設定
パルス数ndよシ大(n≧ns )のとき、差分・ぐル
ス数nd(=n−n8)は、アップカウンタ5よシ出力
されてラッチ回路8及び9に入力される。前述した様に
、ラッチ回路8及び9は交互に働き、一方が入力してい
る状態の時は、他方は、先のサイクルのデータ(nd)
をホールドしておシ、このホールドされたデータはコン
ノ9レータ10のへ入力端に入力される。コンパレータ
10は2つの入力端子からの入力データの大小を比較し
て出力する素子であり、他方の入力端子Bには、ノクル
ス発生器11からのノRルスndが入力される。コンパ
レータ10の出力は、アンド回路21のA端子に入力さ
れている。コンバーター0の出力はB入力端子よシ入力
される・ぐルス数ndが、A入力端子に設定されている
・ぐルス数ndと等しく々るまで、ノ・インペルであり
、それ以上のi4ルスndがB入力端子に入力されると
、コンノ9レータ10の出力はロウレベルとなる。コン
パレータ10の出力信号はアンド回路21のA端子に接
続されているため、ノクルス発生器11の/fルスnは
アンド回路21を通してAルス数ndと等しい数だけア
ップダウンカウンター2に入力されることになる。
パルス数ndよシ大(n≧ns )のとき、差分・ぐル
ス数nd(=n−n8)は、アップカウンタ5よシ出力
されてラッチ回路8及び9に入力される。前述した様に
、ラッチ回路8及び9は交互に働き、一方が入力してい
る状態の時は、他方は、先のサイクルのデータ(nd)
をホールドしておシ、このホールドされたデータはコン
ノ9レータ10のへ入力端に入力される。コンパレータ
10は2つの入力端子からの入力データの大小を比較し
て出力する素子であり、他方の入力端子Bには、ノクル
ス発生器11からのノRルスndが入力される。コンパ
レータ10の出力は、アンド回路21のA端子に入力さ
れている。コンバーター0の出力はB入力端子よシ入力
される・ぐルス数ndが、A入力端子に設定されている
・ぐルス数ndと等しく々るまで、ノ・インペルであり
、それ以上のi4ルスndがB入力端子に入力されると
、コンノ9レータ10の出力はロウレベルとなる。コン
パレータ10の出力信号はアンド回路21のA端子に接
続されているため、ノクルス発生器11の/fルスnは
アンド回路21を通してAルス数ndと等しい数だけア
ップダウンカウンター2に入力されることになる。
アップダウンカウンタ12のアップダウン制御端子には
ダウンカウンタ4のキャリーアウト信号が用いられてい
る。ダウンカウンタ4のキャリーアウト信号は、n −
n ) Oのときはノ・インペルであり、このキャリー
アウト信号はインバータ回路19を通してロウレベルと
なる。このロウレベル信号がアップダウンカウンタ12
のアップダウン制御端子に入力されるとアップダウンカ
ウンタ12はダウンカウンタとして働く。一方n −n
8≧0のときは、キャリーアウト信号はロウレベルであ
り、このキャリーアウト信号はインバータ回路19を通
してハイレベルとなる。この・・インベル信号がアップ
ダウンカウンタ12のアップダウン制御端子に入力され
るとカウンタ12はアップカウンタとして働く。インバ
ータ回路19を通ったキャリーアウト信号は、タイミン
グ回路22を通してアップダウンカウンタ12に接続さ
れているが、これはアップ及びダウンカウンタ4及び5
の出力・クルスndは−Hラッチ回路8及び9に於てラ
ッチされるため、アップダウンカウンタ12に入力され
るパルスn4と、ダウンカウンタ4のキャリアウド信号
はタイミングがずれる。このタイミングを調整する回路
がタイミング調整回路22である。アップダウンカウン
タ12の出力はD/A変換器13に入力され、デジタル
信号はアナログ信号に変換される。
ダウンカウンタ4のキャリーアウト信号が用いられてい
る。ダウンカウンタ4のキャリーアウト信号は、n −
n ) Oのときはノ・インペルであり、このキャリー
アウト信号はインバータ回路19を通してロウレベルと
なる。このロウレベル信号がアップダウンカウンタ12
のアップダウン制御端子に入力されるとアップダウンカ
ウンタ12はダウンカウンタとして働く。一方n −n
8≧0のときは、キャリーアウト信号はロウレベルであ
り、このキャリーアウト信号はインバータ回路19を通
してハイレベルとなる。この・・インベル信号がアップ
ダウンカウンタ12のアップダウン制御端子に入力され
るとカウンタ12はアップカウンタとして働く。インバ
ータ回路19を通ったキャリーアウト信号は、タイミン
グ回路22を通してアップダウンカウンタ12に接続さ
れているが、これはアップ及びダウンカウンタ4及び5
の出力・クルスndは−Hラッチ回路8及び9に於てラ
ッチされるため、アップダウンカウンタ12に入力され
るパルスn4と、ダウンカウンタ4のキャリアウド信号
はタイミングがずれる。このタイミングを調整する回路
がタイミング調整回路22である。アップダウンカウン
タ12の出力はD/A変換器13に入力され、デジタル
信号はアナログ信号に変換される。
n8−n)0のときはアップダウンカウンタ12はダウ
ンカウンタとして働き、パルス数nd=nsn分だけア
ップダウンカウンタ12の出力デジタル量は減少する。
ンカウンタとして働き、パルス数nd=nsn分だけア
ップダウンカウンタ12の出力デジタル量は減少する。
一方i ns≧0のときはアップダウンカウンタ12
はアップカウンタとして働き、ノ4ルス数n=nn分だ
けアップダウンカウンタ12d 8 の出力は増大する。14はダイン調整回路であシD/A
変換器13のアナログ出力の出力調整回路であシ、その
出力は偏差出力回路15に接続されている。
はアップカウンタとして働き、ノ4ルス数n=nn分だ
けアップダウンカウンタ12d 8 の出力は増大する。14はダイン調整回路であシD/A
変換器13のアナログ出力の出力調整回路であシ、その
出力は偏差出力回路15に接続されている。
16は溶接機の出力調整リモコン等で構成される出力指
令電圧回路であシ、この出力信号とゲイン調整回路14
の出力信号が主としてオペアンプIC2で構成される偏
差出力回路15に接続され、その出力は、溶接機の出力
制御素子(図示せず)の制御回路に入力されて、溶接出
力を調整するように構成されている。
令電圧回路であシ、この出力信号とゲイン調整回路14
の出力信号が主としてオペアンプIC2で構成される偏
差出力回路15に接続され、その出力は、溶接機の出力
制御素子(図示せず)の制御回路に入力されて、溶接出
力を調整するように構成されている。
以上から明らかな様にアーク電圧Vaが高く、このだめ
、サンプリング時間Ts内に発生するパルス数nが設定
パルス数n8よシも小さい時その差分iRパルス数4だ
け偏差出力回路15の出力は減少し、溶接機出力電圧を
減少させて短絡パルス数が大きくなるように調整する。
、サンプリング時間Ts内に発生するパルス数nが設定
パルス数n8よシも小さい時その差分iRパルス数4だ
け偏差出力回路15の出力は減少し、溶接機出力電圧を
減少させて短絡パルス数が大きくなるように調整する。
一方、アーク電圧v8が低く、このだめ、パルス数nが
設定i9ルス数n8よシも大きいと、その差分・々ルス
数ndだけ偏差出力回路15の出力は増大して、溶接機
出力電圧を増大させて短絡・ぐルス数nが少くなる様に
制御される。
設定i9ルス数n8よシも大きいと、その差分・々ルス
数ndだけ偏差出力回路15の出力は増大して、溶接機
出力電圧を増大させて短絡・ぐルス数nが少くなる様に
制御される。
即ち、本発明の構成例によれば、溶接部に発生する短絡
数が設定値よシも多いと、直ちに溶接出力電圧を増大さ
せて短絡数の増大を防ぎ、一方短絡数が設定値よりも少
いと直ちに溶接出力電圧を減少させて適正なアーク長を
保持する様に働く。
数が設定値よシも多いと、直ちに溶接出力電圧を増大さ
せて短絡数の増大を防ぎ、一方短絡数が設定値よりも少
いと直ちに溶接出力電圧を減少させて適正なアーク長を
保持する様に働く。
(発明の効果)
以上説明したように、本発明は、不活酸ガスを主成分と
したガスを用い、消耗電極ワイヤを溶接部に送給し、・
ヤルス状の溶接電流を用いて溶融溶接を行ういわゆるパ
ルスMIG溶接法の出力電圧の新しい制御方法を提供す
るものであシ、短絡発生数が設定値よりも多いときにI
d、直ちに溶接電圧を上昇させて短絡発生の増大を防ぎ
、また溶接アーク電圧が上昇して発生短絡数が設定値よ
り少くなると直ちに溶接電圧を下降させて、適正アーク
長(短絡数は設定値ns)が得られる様に制御される。
したガスを用い、消耗電極ワイヤを溶接部に送給し、・
ヤルス状の溶接電流を用いて溶融溶接を行ういわゆるパ
ルスMIG溶接法の出力電圧の新しい制御方法を提供す
るものであシ、短絡発生数が設定値よりも多いときにI
d、直ちに溶接電圧を上昇させて短絡発生の増大を防ぎ
、また溶接アーク電圧が上昇して発生短絡数が設定値よ
り少くなると直ちに溶接電圧を下降させて、適正アーク
長(短絡数は設定値ns)が得られる様に制御される。
以上の働きによシアーク長は常に適正な長さに制御され
るため、アークは極めて安定となシスバッタの少い良好
な溶接結果をうることができる。
るため、アークは極めて安定となシスバッタの少い良好
な溶接結果をうることができる。
また溶接作業者の手ぶれによってトーチと溶接部との間
の距離が変動しても、アーク長は一定に制御されるだめ
、ある程度の熟練を必要としていた微妙な溶接条件の設
定作業から解放され、溶接能率は著るしく向上し、経済
性大なるものがある。
の距離が変動しても、アーク長は一定に制御されるだめ
、ある程度の熟練を必要としていた微妙な溶接条件の設
定作業から解放され、溶接能率は著るしく向上し、経済
性大なるものがある。
また、溶接出力の適正電圧値は溶接姿勢、継手形状、ガ
スの種類など、施工条件によって異って生するアーク長
に制御されるため極めて作業性に優れた能率の良い溶接
を行うことができるという利点がある。
スの種類など、施工条件によって異って生するアーク長
に制御されるため極めて作業性に優れた能率の良い溶接
を行うことができるという利点がある。
第1図は溶接アーク電圧と1秒間光りに発生する短絡回
数との関係を示すグラフ、第2図は溶接アーク電圧とス
・ぐツタ発生量との関係を示すグラフ、第3図は本発明
の詳細な説明するフローチャート、第4図は本発明の溶
接機の構成を示す一実施例のブロック図、第5図は第4
図に示した回路の出力電圧波形を示す図である。 1・・・短絡検出回路、2・・・短絡検出レベル調整回
路、3・・・波形整形回路、4・・・ダウンカウンタ、
5・・・アップカウンタ、6・・・所期値ns設定回路
、7・・・サンプリング時間設定回路、8,9・・・ラ
ッチ回路、10・・・コンノ4レータ、ll・・りぐシ
ス発生器、12・・・アップダウンカウンタ、13・・
・D/A変換器、14・・・ゲイン調整回路、15・・
・偏差出力回路、16・・・出力指令電圧回路、17・
・・ラッチ回路制御信号発生回路、18,19・・・イ
ンバータ回路、20.21・・・アンド回路、22・・
・タイミング調整回路。
数との関係を示すグラフ、第2図は溶接アーク電圧とス
・ぐツタ発生量との関係を示すグラフ、第3図は本発明
の詳細な説明するフローチャート、第4図は本発明の溶
接機の構成を示す一実施例のブロック図、第5図は第4
図に示した回路の出力電圧波形を示す図である。 1・・・短絡検出回路、2・・・短絡検出レベル調整回
路、3・・・波形整形回路、4・・・ダウンカウンタ、
5・・・アップカウンタ、6・・・所期値ns設定回路
、7・・・サンプリング時間設定回路、8,9・・・ラ
ッチ回路、10・・・コンノ4レータ、ll・・りぐシ
ス発生器、12・・・アップダウンカウンタ、13・・
・D/A変換器、14・・・ゲイン調整回路、15・・
・偏差出力回路、16・・・出力指令電圧回路、17・
・・ラッチ回路制御信号発生回路、18,19・・・イ
ンバータ回路、20.21・・・アンド回路、22・・
・タイミング調整回路。
Claims (1)
- 溶接中に発生する電極ワイヤと母材金属溶融部との短絡
回数を一定時間毎に検出し、その短絡検出信号によって
溶接アーク電圧を制御して、溶接出力を制御する消耗電
極式パルスアーク溶接機において、予め設定された短絡
回数n_sと、前記一定時間内に検出される短絡回数n
との差分n_d(=n_s−n)>0のとき、差分n_
dの値に応じてアーク電圧を下降させ、n−n_s>0
のとき、差分n_dの値に応じてアーク電圧を上昇させ
て溶接出力を制御する手段を具備したことを特徴とする
消耗電極式パルスアーク溶接機。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16131784A JPS6138783A (ja) | 1984-07-31 | 1984-07-31 | 消耗電極式パルスア−ク溶接機 |
US06/757,864 US4647754A (en) | 1984-04-10 | 1985-07-22 | Consumable electrode type pulse arc welding machine |
AU45249/85A AU555591B2 (en) | 1984-07-31 | 1985-07-23 | Consumable electrode type pulse arc welding machine |
EP85109525A EP0170248A3 (en) | 1984-07-31 | 1985-07-29 | Consumable electrode type pulse arc welding machine |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16131784A JPS6138783A (ja) | 1984-07-31 | 1984-07-31 | 消耗電極式パルスア−ク溶接機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6138783A true JPS6138783A (ja) | 1986-02-24 |
Family
ID=15732794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16131784A Pending JPS6138783A (ja) | 1984-04-10 | 1984-07-31 | 消耗電極式パルスア−ク溶接機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6138783A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014226677A (ja) * | 2013-05-20 | 2014-12-08 | 株式会社ダイヘン | パルスアーク溶接の出力制御方法 |
-
1984
- 1984-07-31 JP JP16131784A patent/JPS6138783A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014226677A (ja) * | 2013-05-20 | 2014-12-08 | 株式会社ダイヘン | パルスアーク溶接の出力制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4877941A (en) | Power supply system for consumable electrode arc welding and method of controlling the same | |
JPS6352993B2 (ja) | ||
US4647754A (en) | Consumable electrode type pulse arc welding machine | |
JPS6138783A (ja) | 消耗電極式パルスア−ク溶接機 | |
JPH10146673A (ja) | 交流セルフシールドアーク溶接方法 | |
JPH0342997B2 (ja) | ||
JPH0938772A (ja) | 交流セルフシールドアーク溶接方法 | |
JPS6138781A (ja) | 消耗電極式パルスア−ク溶接機 | |
JPS61235077A (ja) | 消耗電極式ア−ク溶接機 | |
JP3186539B2 (ja) | アーク溶接の溶滴移行形態設定管理装置 | |
JP3499723B2 (ja) | 電弧制御方法および装置 | |
JPS6138782A (ja) | 消耗電極式パルスア−ク溶接機 | |
JP2519321B2 (ja) | 消耗電極ア―ク溶接装置 | |
JPH01299769A (ja) | ガスシールドアーク溶接用電源の出力制御方法 | |
JP2587343B2 (ja) | パルスアーク溶接用電源装置 | |
JPS6362317B2 (ja) | ||
JPS59199173A (ja) | 短絡移行溶接電源の制御方法および装置 | |
JPH0438512B2 (ja) | ||
JPH01299770A (ja) | ガスシールドアーク溶接用電源の出力制御方法 | |
KR880000949B1 (ko) | 단락이행 아아크 용접기 | |
JPH0149592B2 (ja) | ||
JPH03106567A (ja) | 消耗電極式交流矩形波溶接方法 | |
JPH0372385B2 (ja) | ||
JPH0331552B2 (ja) | ||
JPH0321269B2 (ja) |