JPS6138417B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、例えばキヤラクタデイスプレイ用集
積回路等の高速パルスを発生する集積回路の試験
装置に関する。

従来高速パルスを発生する集積回路（以下IC
と称す）を試験する場合、基準となるパルスパタ
ーンと、サンプルICのパルスパターンとを逐時
比較して試験する方法がある。その一例として。
基準となるパルスパターンを発生する発生器とし
て標準ICを用い、第１図に示すようにこの標準
IC及びサンプルICの両方に同じクロツクを加
え、両ICから出力されるパルスを比較器で比較
するようにしている。その際、両ICの出力パル
スの位相のズレを考慮して両パルスが安定した期
間に比較を行なうようにする為のストローブパル
スを用い、このストローブパルス期間に比較を行
うようにしている。このストローブパルスの幅を
狭くすればICによる位相ズレに対する余裕は広
がるが、この場合一部の期間しか比較できなくな
るため、ストローブパルスの幅はできるだけ広い
方が望ましい。一方ICの素子自体の伝達特性に
り、出力パルスの位相がばらつき、特に出力パル
スが高速になると位相のバラツキの影響が大きく
なる。例えば、MOS（Metal Oxide
Semiconductor）トランジスタ等の伝達特性のバ
ラツキの大きい素子を用いた場合、両ICの出力
パルス間の比較が難しくなる。この問題を解決す
る対策として、クロツク周波数を低くすることが
考えられているが、この場合、例えば、クロツク
周波数を１／２にすると試験期間は２倍になつてしま うという不都合がある。

本発明は上記の事情に鑑みてなされたもので、
試験しようとするICの出力パルスが発生する期
間のみ、ICに供給するクロツク周波数を変化さ
せる回路構成とすることによつて確実にパルスパ
ターンを比較し得ると共に試験時間を短縮できる
集積回路試験装置を提供することを目的とする。

以下、図面を参照して本発明の実施例を説明す
る。第２図はCRTデイスプレイ用の集積回路を
用いて、画面上に、例えば時刻を表示した場合を
示している。この場合IC出力には文字を表示す
る一部の期間のみパルスが発生し、その他の期間
はパルスは発生しないようになつている。垂直位
置信号ａと水平位置信号ｂによつて設定された画
面１０上の時刻表示位置、即ち信号ａと信号ｂと
の論理積ａ，ｂの期間のみICの出力パルスは出
力される。このICの出力パルスを垂直同期パル
スＶ及び水平同期パルスＨに同期して掃引し、画
面１０上に設定された位置に時刻を表示するよう
になつている。

このようなCRTデイスプレイ用のICを試験す
る装置の一実施例を第３図に示す。第３図におい
て、１１はICに供給するクロツクパルスCK、水
平及び垂直同期パルスＨ、Ｖ及びストローブパル
スＳを設定するクロツク発生器、１２は検査基準
となる標準IC、１３は試験試料であるサンプル
IC、１４はこれら標準IC１２及びサンプルIC１
３の両出力パルスP₁、P₂を前記クロツク発生器１
１からストローブパルスが加えられている期間比
較し、比較出力を出す比較器である。

前記クロツク発生器１１は、第４図に示すよう
に周波数の高いパルスを発振する発振器２１と、
この発振器２１からの発振出力を分周して例え
ば、早い周波数の第１のクロツクパルスCP１と
この第１のクロツクパルスCP１を更に分周した
遅い周波数の第２のクロツクパルスCP２とを得
る分周器２２と、この分周器２２から供給される
第１のクロツクパルスCP１と第２のクロツクパ
ルスCP２とを後述する出力パルス位置信号発生
器からの出力パルス位置信号ａ，ｂによつて切換
え、クロツクパルスCKとして出力するクロツク
切換回路２３と、このクロツク切換回路２３から
のクロツクパルスCKを所定数カウントするカウ
ンタ２４と、このカウンタ２４のカウンタ出力を
受けて出力パルス位置信号ａ，ｂを発生する出力
パルス位置信号発生器２５と、この位置信号発生
器２５からの位置信号ａ，ｂが供給されるタイミ
ングで、例えば、前記第１のクロツクパルスCP
１から第２のクロツクパルスCP２の周波数に切
換わり、前記IC１２，１３の出力パルスと適当
な位相差を有するストローブパルスＳを発生する
ストローブパルス発生器２６と、前記カウンタ２
４のカウンタ出力によつて前記IC１２，１３へ
供給する水平同期パルスＨ及び垂直同期パルスＶ
を発生する同期信号発生器２７とを有している。

次に上記の如く構成された回路の動作を第５図
のタイムチヤートを参照して説明する。電源を投
入すると、クロツク発生器１１の発振器２１は発
振を始め、その発振出力を分周器２２に供給す
る。分周２２は発振出力を所定分周して第５図
ａ，ｂに示すような、速い周波数の第１クロツク
パルスCP１と遅い周波数の第２のクロツクパル
スCP２を得る。これらの第１及び第２クロツク
パルスCP１，CP２はクロツク切換回路２３に供
給されるが、第５図ｃに示すように出力パルス位
置信号発生器２５からの位置信号ａ，ｂが発生さ
れていない（論理レベル“０”）ので第１のクロ
ツクパルスCP１がクロツクパルスCKとしてその
まま第５図ｄに示すように出力され、IC１２，
１３に供給される。またこのクロツクパルスCK
はカウンタ２４にて所定数カウントされ、図中Ｔ
のタイミングでカウント出力を出力パルス位置信
号発生器２５及び同期信号発生器２７に供給す
る。出力パルス位置信号発生器２５は従つてこの
タイミングＴで第５図ｃに示すように論理レベル
“１”の出力パルス位置信号ａ，ｂを発生し、こ
れをクロツク切換回路２３及びストローブパルス
発生器２６に供給する。また同期信号発生器２７
は前記カウンタ出力を受けて垂直同期パルスＶ及
び水平同期パルスＨを発生し、これらの信号を前
記IC１２，１３に供給する。位置信号ａ，ｂが
クロツク切換回路２３に供給されるタイミングＴ
で、このクロツク切換回路２３は第１のクロツク
パルスCP１から第２のクロツクパルスCP２に切
換え、この周波数の遅い第２のクロツクパルス
CP２が第５図ｄに示すようにクロツクパルスCK
として出力される。またストローブパルス発生器
２６は前記分周器２２からの第１及び第２のクロ
ツクパルスCP１及びCP２を受け前記位置信号レ
ベルａ，ｂが論理レベル“０”の時は第１のクロ
ツクパルスCP１の周波数、前記位置信号ａ，ｂ
が論理レベル“１”の時は第２のクロツクパルス
CP２の周波数を有し、例えば、第１及び第２の
クロツクパルスCP１，CP２を１／２遅延した位相遅 れを有する第５図ｇに示すようなストローブパル
スＳを出力する。

一方、標準IC１２及びサンプルIC１３には前
記クロツクパルスCK及び水平及び垂直同期パル
スＨ，Ｖが供給され、時刻Ｔ以降即ち出力パルス
発生期間にそれぞれ第５図ｅ，ｆに示すような出
力パルスを出力する。この標準IC１２の出力パ
ルスとサンプルIC１３の出力パルスとは図に示
すように位相ズレを有している。これらのIC１
２，１３の両出力パルスは比較回路１４に導びか
れ、ここで第５図ｇに示すストローブパルスＳが
論理レベル“１”の期間のみ比較されて比較を出
力する。

上述した回路によれば、試験するIC１２，１
３の出力パルスが出力される期間は、遅い周波数
の第２のクロツクパルスCP２をIC１２，１３に
供給して両ICの比較をし、出力パルスがIC１
２，１３から出力されない期間は速い周波数の第
１のクロツクパルスCP１をIC１２，１３に供給
して両IC１２，１３の出力パルスを比較するよ
うにしているので、ICの特性のバラツキ等によ
り出力パルスの位相がズレた場合でも確実に出力
パルスの比較試験ができ、しかも試験時間を短縮
できる。

尚上記実施例では、標準IC１２の出力パルス
をサンプルIC１３の出力パルスとを比較するよ
うにしているが、標準IC１２の代わりに基準と
なるパルスパターンを発生するパルスパターン発
生器を用いるようにしても良い。

第６図は本発明の他の実施例に係るタイミング
チヤートである。回路構成はストローブ発生器２
６の回路構成を除き前述した実施例と同じであ
る。回路動作も前述した実施例同様IC１２，１
３から出力パルスが出力される期間（時刻Ｔ以
降）は遅い周波数の第２のクロツクパルスCP２
をIC１２，１３に供給し、ICから出力パルスが
出力されない期間は速い周波数の第１のクロツク
パルスCP１をIC１２，１３に供給して、両IC１
２，１３の出力パルスを比較器１４で比較するよ
うにしている。この比較器１４で比較する場合、
出力パルスが出力される期間はストローブパルス
Ｓで比較を行なうが、出力パルスが出力されない
期間はストローブパルスを用いないで、常に両
IC１２，１３の出力を比較するようにしたもの
である。

このようなストローブパルスＳを発生させるた
めのストローブパルス発生器２６は第７図に示す
ような簡単な回路で実現できる。即ち、第１のク
ロツクパルスCP１をクロツクとして第２のクロ
ツクパルスCP２の位相を遅らせるシフトレジス
２６１と、このシフトレジスタ２６１の出力と前
記出力パルス位置信号ａ，ｂとの論理動作をとる
ナンド回路２６２によつて、ICの出力パルス発
生期間、つまり、位置信号ａ，ｂが論理レベル
“１”の時第６図ｇに示すようにストローブパル
スＳを出力させ、ICから出力パルスが発生しな
い期間、つまり、位置信号ａ，ｂが論理レベル
“０”の時、このストローブパルス発生器２６の
出力を“１”レベにすれば良い。このようなスト
ローブパルスＳを比較器１４に加えるようにすれ
ば、出力パルス発生期間はストローブパルスＳで
IC１２，１３の出力を比較し、出力パルスが発
生しない期間は常に両IC１２，１３の出力を比
較するようになる。このようにすれば、ストロー
ブパルスＳは一種類（第２クロツクパルスCP
２）で良く、しかも、出力パルスが発生しない期
間は全て出力の比較を行なうため、この期間にお
けるIC１２，１３出力の状態、例えば、細いヒ
ゲ状の出力が含まれているといつたことも検出す
ることができる。

以上説明したように本発明によれば、試験しよ
うとするICの出力パルスを発生する期間は遅い
クロツクを、出力パルスが発生されない期間は速
いクロツクをそれぞれICに供給するようにして
ICの出力パルスと基準となるパルスパターンと
を比較することによつて、確実にICの出力の比
較試験ができると共に試験時間を短縮できるIC
試験装置を提供できる。

【図面の簡単な説明】

第１図は従来のIC試験装置による出力パルス
比較タイミングチヤート、第２図はデイスプレイ
の画面上に時刻を表示した場合の各信号の関係を
示す図、第３図は本発明の一実施例であるIC試
験装置のブロツク構成図、第４図は、第３図にお
けるクロツク発生器の詳細な回路ブロツク図、第
５図は第４図に示す装置の動作タイムチヤート、
第６図は本発明の他の実施例に係るIC試験装置
の動作タイムチヤート、第７図は第６図のタイム
チヤートを実施し得るストローブパルス発生器の
詳細な回路図である。 １２……標準IC、１３……サンプルIC、１４
……比較回路、２１……発振器、２２……分周
器、２３……クロツク切換回路、２５……出力パ
ルス位置信号発生器、２６……ストローブパルス
発生器。

Claims (1)

【特許請求の範囲】
1. １ 基準の発振パルスを発生する発振器と、この
   発振器出力を分周し異なるクロツクパルスを発生
   する分周器と、この分周器の出力を切換えるクロ
   ツク切換回路とを有するクロツク発生器と、この
   クロツクパルスが供給される標準パルスを出力す
   る標準集積回路及びサンプルパルスを出力するサ
   ンプル集積回路と、これらの集積回路がパルスを
   発生する時間にパルス位置信号を発生するパルス
   位置信号発生回路と、このパルス位置信号発生回
   路がパルス位置信号を発生している期間内におい
   てストローブパルスを発生するストローブパルス
   発生器と、このストローブパルスが発生している
   期間前記標準パルスとサンプルパルスとを比較す
   る比較回路とを具備し、前記ストローブパルス発
   生期間は前記クロツク切換回路で低い周波数のク
   ロツクを供給することを特徴とする集積回路試験
   装置。