JPS6138187Y2 - - Google Patents

Info

Publication number
JPS6138187Y2
JPS6138187Y2 JP1981050392U JP5039281U JPS6138187Y2 JP S6138187 Y2 JPS6138187 Y2 JP S6138187Y2 JP 1981050392 U JP1981050392 U JP 1981050392U JP 5039281 U JP5039281 U JP 5039281U JP S6138187 Y2 JPS6138187 Y2 JP S6138187Y2
Authority
JP
Japan
Prior art keywords
layer
nickel
hard thin
thickness
noble metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1981050392U
Other languages
English (en)
Other versions
JPS57163742U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1981050392U priority Critical patent/JPS6138187Y2/ja
Publication of JPS57163742U publication Critical patent/JPS57163742U/ja
Application granted granted Critical
Publication of JPS6138187Y2 publication Critical patent/JPS6138187Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Description

【考案の詳細な説明】 本考案は製造速度が速く、金属細線のワイヤボ
ンド特性に優れた樹脂基板に関する。
近年紙エポキシ、ガラスエポキシ等の樹脂積層
板を基台とした銅箔貼プリント基板（以下樹脂基
板）という上に、直接半導体を載置する事が行な
われており、この時の半導体の配線はワイヤボン
ド法により金属細線を用いて行なつている。この
ため、樹脂基板１５の導電箔にはワイヤボンド特
性が良好である必要があり、第１図に示すように
銅箔１２，１２上に厚さ６〜10μｍのニツケル層
１３，１３とさらにその上に厚さ0.1〜1.5μｍの
金層１４，１４を形成していた。即ち、銅箔１
２，１２の銅が析出すると硫化や酸化を生じやす
く、金属細線１７が接続不良等を生じやすいの
で、銅が浸透しにくいニツケルでまず銅箔１２，
１２を覆い、次に比較的軟質でかつ密着性のよい
金層１４，１４を最表層とする事でワイヤボンド
特性を良好ならしめていた。特に半導体１６が発
光ダイオードの場合には導電箔が反射器としての
役目も果すので、上記ワイヤボンド特性のみでは
なく、発光波長に対して高反射率である必要があ
り、最表層は金又はそれ以外の材料として貴金属
である事が望ましい。
上述のような樹脂基板において、銅箔１２，１
２は基板形成時に同時に形成されるそ、最表層の
金層１４，１４（又は貴金属層）は厚みがうすい
ので短時間にかつ問題なく形成される。しかし中
間層のニツケル層１３，１３は厚いのでメツキに
時間がかかる上、メツキに際して樹枝状にメツキ
成長する事が多く、隣接する他の導電部にまでメ
ツキ成長して短絡事故を生じやすい。
本考案はこのような欠点を改めるためになされ
たものである。
本考案の実施に先立ち、ニツケル層１３，１３
の役目を明確にすべく、ニツケル層１３，１３の
厚さを順次うすくしていつた時のワイヤボンド成
功率（超音波法により、200本の金線をワイヤボ
ンドした時、目視により接着しているとみなされ
る金線の百分率）を実験した所、第３図の破線
のように７μｍ程度から不良があらわれはじめ、
４μｍでは99％を下廻つてしまつた。そこでニツ
ケル層１３，１３をうすくした結果特に変化した
物理条件を調べた結果、最も変化のあつた条件は
硬度で、ニツケル層１３，１３が８μｍ以上の時
は60乃至90マイクロビツカースあつたものが、４
μｍでは約40マイクロビツカースとなつていた。
しかしこれは銅箔１２，１２の厚さや基台１１の
材質を変えると変化する事から、ニツケル層１
３，１３が充分厚いと所定の硬度となり、ニツケ
ル層１３，１３がうすいと下の銅箔１２，１２と
か基台１１の硬度に影響されるものと推測され
る。
以上の実験に基づいてなされた本考案の実施例
を以下に詳細に説明する。
まず第２図に示すように、紙エポキシの樹脂基
台１上に厚さ18μｍの銅箔２，２を有する基板を
準備し、これに中間層としてボロンニツケルから
なる硬質薄層３，３のめつきによつて形成した。
このめつきは例えばアルカリ浸せきにより脱脂
し、脱脂の終了した基板を水洗したのち濃塩酸
300ml／の液にて１分間酸洗する。その後再び
水洗してPd〓含有の活性化液に浸せきして活性
化を行ない再び水洗する。その基板にボロンニツ
ケルメツキを40乃至50℃で行なつて所定の厚みに
なつたら引上げ、水洗し湯洗し最後に乾燥する。
この時の硬質薄層３，３の表面はなるべく粗面と
なつていた方がよい。最後にこの硬質薄層３，３
の表面に厚さ0.5μｍの金からなる貴金属層４，
４を表面が梨地状になるように形成する。
このようにして形成した樹脂基板５の上に、発
光ダイオード６を導電性接着剤等で載置固着し、
直径30μｍの金線からなる金属細線７を用いてワ
イヤボンドを行なつた。
その結果第３図の曲線に示すうに硬質薄層
３，３が薄くてもワイヤボンドは良好に行なえ
た。多量に生産する場合、ワイヤボンド不良は金
線の材質むらや打ち損じがある事を考慮すれば、
上述の実験で99.5％以上のワイヤボンド成功率が
あれば実質的に問題はない。従つて硬質薄層３，
３は厚みが１μｍ以上であればよい。一方、ニツ
ケルもボロンニツケルも、前述した樹枝状のエツ
チ成長によつて問題が生じるのは概ね５μｍ以上
の厚みにおいて生じる。ボロンニツケルの場合、
ニツケルより約３倍硬いので、樹枝状の成長によ
る事故が生じてからこれを除去するのはニツケル
の場合に比べ煩雑となるので、樹枝状の成長が起
こらないか起つても小さい４μｍ以下とするのが
最も好ましい。
尚、上述の実施例において、樹脂基台の材質や
銅箔の厚みを変化させてみたが、上述と略同一の
結果を得た。但し、樹脂基台がフエノール系の場
合には、ボロンニツケルめつきの工程において酸
洗を過硫酸アンモニウム液とし、活性化後は水洗
なしとする必要があつた。また貴金属層は0.1乃
至1.5μｍの間で良好な結果となつた（従来通
り）が、金は高価であるから、効果が略同一であ
るから0.5μｍ以下が好ましい。尚金以外の貴金
属として銀を用いたが、銀では金より不良が生じ
たので１μｍ以下ろ厚みとするのがよい。
上述のような実施例において、実験後高温多質
に保つたが銅の析出はみられなかつた。硬質薄層
は他にリン酸ニツケルでもよい結果が得られたが
ボロンニツケルの場合、めつき液中に6.0g／程
度のニツケルを確保しておかないと、長時間使用
している間に銅の析出が現われる。
以上の如く本考案は、樹脂基台と、樹脂基台に
積層された銅箔層と、銅箔層上にめつきされたニ
ツケル化合物からなる硬質薄層と、硬質薄層上に
めつきされた貴金属層と、貴金属層上からワイヤ
ボンドされた金属細線とを具備した樹脂基板であ
るから、従来より短かいめつき時間で基板が処理
でき、しかもワイヤボンド特性は優れている。
【図面の簡単な説明】
第１図は樹脂基板１５を用いた表示器の要部斜
視図、第２図は本考案実施例の樹脂基板の断面
図、第３図は第２図の基板の特性図である。 １……樹脂基台、２，２……銅箔、３，３……
硬質薄層、４，４……貴金属層、５……樹脂基
板、７……金属細線。

Claims (1)

  1. 【実用新案登録請求の範囲】 １ 樹脂基台と、樹脂基台に積層された銅箔層
    と、銅箔層上にメツキされたニツケル化合物か
    らなる硬質薄層と、硬質薄層上にメツキされた
    貴金属層と、貴金属層上からワイヤボンドされ
    た金属細線とを具備した事を特徴とする樹脂基
    板。 ２ 前記硬質薄層は厚さが１乃至４μｍのボロン
    ニツケルからなり、前記貴金属層は厚さが0.5
    μｍ以下の金又は１μｍ以下の銀から成る事を
    特徴とする前記実用新案登録請求の範囲第１項
    記載の樹脂基板。
JP1981050392U 1981-04-07 1981-04-07 Expired JPS6138187Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1981050392U JPS6138187Y2 (ja) 1981-04-07 1981-04-07

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1981050392U JPS6138187Y2 (ja) 1981-04-07 1981-04-07

Publications (2)

Publication Number Publication Date
JPS57163742U JPS57163742U (ja) 1982-10-15
JPS6138187Y2 true JPS6138187Y2 (ja) 1986-11-05

Family

ID=29847109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1981050392U Expired JPS6138187Y2 (ja) 1981-04-07 1981-04-07

Country Status (1)

Country Link
JP (1) JPS6138187Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60172360U (ja) * 1984-04-20 1985-11-15 株式会社精工舎 プリント基板

Also Published As

Publication number Publication date
JPS57163742U (ja) 1982-10-15

Similar Documents

Publication Publication Date Title
US6034422A (en) Lead frame, method for partial noble plating of said lead frame and semiconductor device having said lead frame
KR100381302B1 (ko) 반도체 장치 및 그 제조방법
US4652336A (en) Method of producing copper platforms for integrated circuits
JPH098438A (ja) ワイヤボンディング用端子とその製造方法並びにそのワイヤボンディング端子を用いた半導体搭載用基板の製造方法
US4767049A (en) Special surfaces for wire bonding
JPH10287994A (ja) ボンディング部のメッキ構造
JP2000269398A (ja) 半導体デバイスのアルミニウム製リードフレームおよび製造方法
JPS6138187Y2 (ja)
JP3276765B2 (ja) チップ固定抵抗器の電極端子形成方法
JPH11121673A (ja) リードフレーム
JP2761262B2 (ja) 厚膜印刷基板の製造方法
JPH06210794A (ja) 金属膜付きポリイミドフィルム
JPH04144190A (ja) 配線基板およびその製造方法
JP2596542B2 (ja) リードフレームおよびそれを用いた半導体装置
JP2801732B2 (ja) 基板配線用クラッド材およびその製造方法
JP2020105543A (ja) 置換金めっき液および置換金めっき方法
JPH10242205A (ja) ワイヤボンディング端子とその形成方法
JP2000164782A (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置およびその製造方法
JPH06260741A (ja) 金属ベース回路基板の製造方法
JPH09331009A (ja) リードフレームとリードフレーム部材、およびこれらを用いた樹脂封止型半導体装置
JP3311376B2 (ja) バンプ形成方法
JPH02296336A (ja) 半導体回路バンプの製造方法
JP3176713B2 (ja) 多層プリント配線板用基板
JP3801334B2 (ja) 半導体素子搭載用基板とその製造方法
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法