JPS6135988Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は電子報時時計に関するものである。

従来電子式の報時時計において、正時の記憶回
路の内容を補正するものとして補正スイツチを押
している間、補正パルスを記憶回路に連続的に供
給して補正を行なうとともに報時音と全く同じ音
を同じ間隔で発生するものである。これによると
補正報知音と報時音とを識別できないため、他者
が補正報知音を報時音と間違えて聞き取ることが
ある。

また報時音は１秒程度の周期で発生するもので
あるため、補正に要する時間は最大12秒必要であ
つた。

そこで本考案は補正に伴つて生じる補正報知信
号を報時信号と異ならせることにより両者を識別
しうるようにし、また補正に要する時間を短縮す
るようにした電子報時時計を提供するものであ
る。

以下本考案の一実施例を図面に基づいて説明す
る。１は水晶発振器、２は分周器、３は正時の検
出装置である。４は正時の記憶回路、５は報時信
号の発生数を計数する計数回路である。６は比較
回路、７は例えば１秒周期の報時制御信号を発生
する制御信号発生回路、８は報時信号を生じる第
１の信号発生回路である。９は補正報知信号を生
じる第２の信号発生回路、１０は増幅回路、１１
は発音装置である。１２はカウンタ、１３，１４
はフリツプフロツプ回路、１５…１９はゲート回
路、２０，２１，２２は微分回路、２３はインバ
ータ、２４，２５は遅延回路である。２６は補正
スイツチ、２７は抵抗、２８はチヤタリング防止
回路であり、これらとカウンタ１２、フリツプフ
ロツプ回路１３、ゲート回路１５，１６，１７、
微分回路２０，２１，２２および遅延回路２４等
により補正装置を構成するものである。

つぎに動作について説明する。通常時において
フリツプフロツプ回路１３，１４はそれぞれセツ
トおよびリセツトされているものとする。また記
憶回路４は、現在時刻の時の桁に１を加えた数値
を記憶しているものとする。例えば現在３時台で
あるとすると、４を記憶しているものである。そ
こで正時になつて検出装置３から出力が生じる
と、フリツプフロツプ回路１４がセツトされ、ゲ
ート回路１８，１９が開くとともに制御信号発生
回路７が動作して１秒周期の制御信号が発生す
る。本例ではこの制御信号によつて信号発生回路
８からは約2KHzの報時信号が１秒周期で0.5秒間
生じるように設定してあり、増幅回路１０を介し
て発音装置１１から報時音が発生する。一方上記
制御信号はゲート回路１９を介して計数回路５に
供給され、報時音数が計数される。この計数内容
が記憶回路４の記憶内容と一致すると、比較回路
６から出力が生じ、ゲート回路１８，１７を介し
て記憶回路４の内容に１を加えるとともに計数回
路５をクリアする。一方比較回路６からの上記出
力は遅延回路２５を介してフリツプフロツプ回路
１４をリセツトし、制御信号発生回路７が不動作
状態になり、報時音が停止する。

以上のようにして毎正時の報時が行なわれる。

つぎに記憶回路４の内容を補正する動作につい
て説明する。補正スイツチ２６は、本例では自動
復帰型のものを用いており、これを閉成するとチ
ヤタリング防止回路２８の出力が“１”に反転
し、その微分パルスがゲート回路１５を介して記
憶回路４に供給され、その内容がクリアされる。
上記微分パルスは遅延回路２４により僅かに遅れ
てゲート回路１７を介して記憶回路４に供給さ
れ、その内容を１にする。一方遅延回路２４を介
した上記微分パルスは信号発生回路９に供給さ
れ、その出力からは補正報知信号が生じ、増幅器
１０を介して発音装置１１によつて報知音が生じ
る。

このようにして補正スイツチ２６を閉成するご
とに記憶回路４の内容が一つずつ歩進されるとと
もに補正報知音が生じる。

ところで補正報知信号は先述した報時信号より
発生時間を短く、例えば0.1秒程度に設定してあ
り、しかもその周波数も異ならせてある。したが
つて補正スイツチ２６を短い間隔で素早く操作し
ても補正報知音はその操作回数だけ確実に発生
し、操作の確認が行なえる。しかも他者が補正報
知音を報時音と間違えることがなくなる。

さて上記の説明では省略したが、補正スイツチ
２６を開成したときに、インバータ２３の出力に
よつて微分パルスが生じ、フリツプフロツプ回路
１３がリセツトされ、ゲート回路１５が閉じると
ともにカウンタ１２のリセツトが解除される。そ
のため分周器２の端子Ｐからのパルスによつてカ
ウンタ１２が計時を開始する。カウンタ１２は４
秒をカウントしたとき出力を生じるように設定し
てあるため、この時間内に補正スイツチ２６のつ
ぎの操作が行なわれると、遅延回路２４からのパ
ルスによつてカウンタ１２がリセツトされる。つ
まり通常の補正ではスイツチ操作の間隔が短いた
め、補正中はカウンタ１２から出力が発生しな
い。そして補正が終了して約４秒が経過すると、
カウンタ１２から出力が生じ、その微分パルスに
よつてフリツプフロツプ回路１３がセツトされ、
初期状態に戻る。

ところで補正ミスとか補正スイツチの操作回数
を途中で忘れてしまつた場合などに、記憶回路４
の内容を一旦クリアしてやり直しをする必要があ
る。そこで補正ミスに気が付いたら、操作者は、
補正スイツチ２６の最終操作から約４秒間待つた
後、補正スイツチ２６を操作することにより補正
のやり直しをすることができる。

つまり記憶回路４をクリアするためのスイツチ
を新たに設けることなく、補正スイツチ２６だけ
で記憶回路４のクリアおよび緩急自在の補正が行
なえるものである。

なお上記の実施例では補正スイツチを操作する
ごとに補正パルスを発生する場合について述べた
が、例えば補正スイツチを押している間、補正報
知信号を一定周期で発生するようにしてもよい。
この場合、例えば補正報知信号を0.5秒周期で0.1
秒間ずつ発生するように設定しておくことによ
り、補正時間を短縮できるとともに報時音と識別
できる。

また上記の実施例では報時および補正の報知は
音によつて行なつたが、これに限らず報時信号お
よび補正報知信号によつて光を発生するようにし
てもよい。

以上詳述したように本考案によれば、補正に伴
つて生じる補正報知信号を報時信号と異ならせた
ので、補正の報知と報時とを間違えることがなく
なる。また補正報知信号の発生時間を報時信号よ
り短くすると、補正報知信号の発生間隔を短くす
ることができ補正に要する時間を短縮できる。

【図面の簡単な説明】

図面は本考案の一実施例を示した論理回路図で
ある。 ４……正時の記憶回路、５……計数回路、６…
…比較回路、７……制御信号発生回路、８……第
１の信号発生回路、９……第２の信号発生回路、
１２……カウンタ、１３……フリツプフロツプ回
路、１５，１６，１７……ゲート回路、２０，２
１，２２……微分回路、２４……遅延回路、２６
……補正スイツチ、２７……抵抗、２８……チヤ
タリング防止回路。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 正時の記憶回路と、報時数を計数する計数回
   路と、この計数回路および上記記憶回路の出力
   によつて正時に対考した報時信号を発生する第
   １の信号発生回路と、上記記憶回路の内容を補
   正する補正装置と、この補正装置による補正に
   伴つて上記報時信号とは異なる補正報知信号を
   発生する第２の信号発生回路とからなる電子報
   時時計。 (2) 第２の信号発生回路は、上記報時信号より発
   生時間の短い補正報知信号を発生するものとし
   た実用新案登録請求の範囲第１項記載の電子報
   時時計。