JPS6135627A - Ａ−ｄ変換器 - Google Patents
Ａ−ｄ変換器Info
- Publication number
- JPS6135627A JPS6135627A JP15847084A JP15847084A JPS6135627A JP S6135627 A JPS6135627 A JP S6135627A JP 15847084 A JP15847084 A JP 15847084A JP 15847084 A JP15847084 A JP 15847084A JP S6135627 A JPS6135627 A JP S6135627A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- lower limit
- triangular wave
- limit reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明はＡ−Ｄ変換器、特にマイクロプロセッサ利用
に適したＡ−Ｄ変換器に関する。
に適したＡ−Ｄ変換器に関する。
（ロ）従来の技術
本出願人は、構成が簡単でしかもマイクロプロセッサの
利用に適したＡ−Ｄ変換器をすでに出願している（特願
昭５５−７１７９５号）。
利用に適したＡ−Ｄ変換器をすでに出願している（特願
昭５５−７１７９５号）。
この従来のＡ−Ｄ変換器は、第５図に示すように、Ａ−
Ｄ変換器のための基準となる上下限電圧ｖ２°、ｖｌが
基準電圧発生回路２から出力されている。この基準電圧
発生回路２は、直列に接続された３個の固定抵抗７・８
・９から構成され、電源電圧Ｖが印加されている。抵抗
７と８の接続点電圧及び抵抗８と９の接続点電圧が上下
限電圧Ｖ２、ｖｌである。入力端子１に入力される被変
換電圧Ｖｘ、上下限基準電圧ｖ２、ｖｌがスイッチング
回路３で順次、切替えられて、比較回路５に入力されて
いる。また、比較回路５には、三角波発生回路４から出
力される三角波電圧が入力されており、比較回ｗ！ｒ、
５では、三角波電圧と上下限基準電圧ｖ２、ｖｌ及び被
変換電圧Ｖｘを比較し、それぞれ一致が得られると一致
信号をＣＰＵ６に入力し、ＣＰＵ６はこの一致信号が入
力される期間を計時し、その時間割合から被変換電圧Ｖ
ｘを算出するようになっている。
Ｄ変換器のための基準となる上下限電圧ｖ２°、ｖｌが
基準電圧発生回路２から出力されている。この基準電圧
発生回路２は、直列に接続された３個の固定抵抗７・８
・９から構成され、電源電圧Ｖが印加されている。抵抗
７と８の接続点電圧及び抵抗８と９の接続点電圧が上下
限電圧Ｖ２、ｖｌである。入力端子１に入力される被変
換電圧Ｖｘ、上下限基準電圧ｖ２、ｖｌがスイッチング
回路３で順次、切替えられて、比較回路５に入力されて
いる。また、比較回路５には、三角波発生回路４から出
力される三角波電圧が入力されており、比較回ｗ！ｒ、
５では、三角波電圧と上下限基準電圧ｖ２、ｖｌ及び被
変換電圧Ｖｘを比較し、それぞれ一致が得られると一致
信号をＣＰＵ６に入力し、ＣＰＵ６はこの一致信号が入
力される期間を計時し、その時間割合から被変換電圧Ｖ
ｘを算出するようになっている。
（ハ）発明が解決しようとする問題点
上記従来のＡ−Ｄ変換器では、被変換電圧Ｖｘ及び上下
限電圧ｖ２、ｖｌを切替えるのに、スイッチング回路３
の有接点Ｓ１、Ｓ２、Ｓ３を順次切替えているが、実際
には３個のアナログスイッチを使用し、無接点で切替え
ている。しかしながら、入力部にアナログスイッチが設
けられるので、そのオン抵抗が入力信号に影響を与える
という問題があった。またＣＰＵに１チツプマイコンを
使用すると、アナログスイッチとして別のＩＣを設ける
必要があり、高価になるという問題があった。
限電圧ｖ２、ｖｌを切替えるのに、スイッチング回路３
の有接点Ｓ１、Ｓ２、Ｓ３を順次切替えているが、実際
には３個のアナログスイッチを使用し、無接点で切替え
ている。しかしながら、入力部にアナログスイッチが設
けられるので、そのオン抵抗が入力信号に影響を与える
という問題があった。またＣＰＵに１チツプマイコンを
使用すると、アナログスイッチとして別のＩＣを設ける
必要があり、高価になるという問題があった。
この発明は、スイッチのオン抵抗の影響を無視し得、か
つ汎用ＬＳＩが使用でき、安価に実現し得るＡ−Ｄ変換
器を提供することを目的としている。
つ汎用ＬＳＩが使用でき、安価に実現し得るＡ−Ｄ変換
器を提供することを目的としている。
（ニ）問題点を解決するための手段及び作用この発明の
Ａ−Ｄ変換器は、上下限基準電圧の発生回路が、少なく
とも２個の抵抗の直列回路と −この直列回路に
所定電圧を与える電圧源と、前記抵抗の１個を短絡、短
絡解除して上限基準電圧あるいは下限基準電圧を得るた
めのスイッチ回路とからなり、さらに比較手段として、
被変換電圧と三角波電圧を比較する第１の比較回路と、
直列回路よりの上下限基準電圧と三角波電圧を比較する
第２の比較回路を特徴的に備えている。
Ａ−Ｄ変換器は、上下限基準電圧の発生回路が、少なく
とも２個の抵抗の直列回路と −この直列回路に
所定電圧を与える電圧源と、前記抵抗の１個を短絡、短
絡解除して上限基準電圧あるいは下限基準電圧を得るた
めのスイッチ回路とからなり、さらに比較手段として、
被変換電圧と三角波電圧を比較する第１の比較回路と、
直列回路よりの上下限基準電圧と三角波電圧を比較する
第２の比較回路を特徴的に備えている。
この発明のＡ−Ｄ変換器では、先ずスイッチ回路がオフ
され、上下限基準電圧の発生回路の直列回路の抵抗が短
絡解除され、第２の比較回路に上限基準電圧が加えられ
、上限基準電圧と三角波電圧の比較により、両電圧の一
致が検出される。スイッチ回路がオンされると、前記直
列回路の抵抗が短絡され、第２の比較回路に下限基準電
圧が加えられ、下限基準電圧と三角波電圧の比較により
、同様に両電圧の一致が検出される。また被変換電圧と
三角波電圧の比較が第１の比較回路でなされ、やはり両
電圧の一致が検出される。そして、ＣＰＵで、上下限基
準電圧及び被変換電圧のそれぞれの三角波電圧との一致
する時間間隔の割合に基づいて、被変換電圧をデジタル
量に変換する処理は従来と同様である。
され、上下限基準電圧の発生回路の直列回路の抵抗が短
絡解除され、第２の比較回路に上限基準電圧が加えられ
、上限基準電圧と三角波電圧の比較により、両電圧の一
致が検出される。スイッチ回路がオンされると、前記直
列回路の抵抗が短絡され、第２の比較回路に下限基準電
圧が加えられ、下限基準電圧と三角波電圧の比較により
、同様に両電圧の一致が検出される。また被変換電圧と
三角波電圧の比較が第１の比較回路でなされ、やはり両
電圧の一致が検出される。そして、ＣＰＵで、上下限基
準電圧及び被変換電圧のそれぞれの三角波電圧との一致
する時間間隔の割合に基づいて、被変換電圧をデジタル
量に変換する処理は従来と同様である。
（ホ）実施例
第１図は、この発明の１実施例を示すＡ−Ｄ変換器の回
路接続図である。
路接続図である。
この実施例Ａ−Ｄ変換器では、入力端子１１に、被変換
電圧Ｖｘが入力され、この被変換電圧Ｖｘが比較回路（
第１の比較回路） １５に加えられている。
電圧Ｖｘが入力され、この被変換電圧Ｖｘが比較回路（
第１の比較回路） １５に加えられている。
Ａ−Ｄ変換のための上下限基準電圧ｖ１、ｖ２は、基準
電圧発生回路１２から出力されている。
電圧発生回路１２から出力されている。
この基準電圧発生回路１２は、直列に接続された′固定
抵抗１７．１８．１９を含み、これら抵抗１７〜１９は
周囲温度の変化によるその抵抗値の変化ができるだけ小
さいものを選択することが好ましい。この点第５図のＡ
−Ｄ変換器と同様である。
抵抗１７．１８．１９を含み、これら抵抗１７〜１９は
周囲温度の変化によるその抵抗値の変化ができるだけ小
さいものを選択することが好ましい。この点第５図のＡ
−Ｄ変換器と同様である。
なお、抵抗１９の両端には、スイッチ２１が接続され、
スイッチ２１はＣＰＵ２０からの指令によりオン／オフ
される。スイッチ２１がオンすると、抵抗１９が短絡さ
れ、抵抗１７と１８で、電源電圧Ｖが分圧され、下限基
準電圧Ｖ２が、比較回路１６に加えられる。またスイッ
チ２１がオフすると、抵抗１９が、抵抗１７．１８に接
続され、抵抗１７と抵抗１８．１９で電源電圧Ｖが分圧
され、上限基準電圧ｖ１が比較回路１６に加えられる。
スイッチ２１はＣＰＵ２０からの指令によりオン／オフ
される。スイッチ２１がオンすると、抵抗１９が短絡さ
れ、抵抗１７と１８で、電源電圧Ｖが分圧され、下限基
準電圧Ｖ２が、比較回路１６に加えられる。またスイッ
チ２１がオフすると、抵抗１９が、抵抗１７．１８に接
続され、抵抗１７と抵抗１８．１９で電源電圧Ｖが分圧
され、上限基準電圧ｖ１が比較回路１６に加えられる。
上記スイッチ２１は、抵抗１９の電源Ｖ側端と接地端に
並列接続されるものであるから、第４図に示すように、
出力にオープンドレインのボートヲモつＣＰＵ （１チ
ツプマイコン）４０を用い、このＣＰＵ４０内のアナロ
グスイッチ４１をスイッチ２１として用いることができ
る。
並列接続されるものであるから、第４図に示すように、
出力にオープンドレインのボートヲモつＣＰＵ （１チ
ツプマイコン）４０を用い、このＣＰＵ４０内のアナロ
グスイッチ４１をスイッチ２１として用いることができ
る。
再び第１図のＡ−Ｄ変換器において、三角波発生回路１
４からは、三角波電圧Ｖｉが出力され、比較回路１５．
１６に入力されている。比較回路１５では、被変換電圧
Ｖｘと三角波電圧Ｖｉが、比較回路１６では、上下限基
準電圧ｖ１、ｖ２と三角波電圧Ｖｉが比較され、それぞ
れ一致が得られると一致信号をＣＰＵ２０に入力するよ
うになっている。ＣＰＵ２０は、これら一致信号が入力
される期間を計時し、その時間割合を算出し、被変換電
圧Ｖｘを算出するようになっている。
４からは、三角波電圧Ｖｉが出力され、比較回路１５．
１６に入力されている。比較回路１５では、被変換電圧
Ｖｘと三角波電圧Ｖｉが、比較回路１６では、上下限基
準電圧ｖ１、ｖ２と三角波電圧Ｖｉが比較され、それぞ
れ一致が得られると一致信号をＣＰＵ２０に入力するよ
うになっている。ＣＰＵ２０は、これら一致信号が入力
される期間を計時し、その時間割合を算出し、被変換電
圧Ｖｘを算出するようになっている。
次に、第２図に示すようにタイムチャート及び第３図に
示すフロー図により、上記実施例Ａ−Ｄ変換器の動作を
説明する。
示すフロー図により、上記実施例Ａ−Ｄ変換器の動作を
説明する。
動作がスタートすると、ＣＰＵ２０は先ずスイッチ５ｌ
（２１）をオフにし、比較回路１６への基準電圧を上限
値■１に設定する（ステップ５Ｔ１）。そして内蔵のタ
イマカウンタＴＯ１Ｔ１を０とする（ステップ５Ｔ２）
。ＴＯは三角波電圧Ｖｉと上限基準電圧ｖ１が一致した
２１点から、三角波電圧Ｖｉと被変換電圧Ｖｘが一致す
る点ＰＸまで、クロック発振器２２よりのクロック信号
を計数して、時間測定を行うカウンタ、Ｔ１は三角波電
圧Ｖｉと被変換電圧Ｖｘが一致した点Ｐｘから、三角波
電圧Ｖｉと下限基準電圧■２が一致する点Ｐ２までクロ
ック信号を計数して、その時間測定を行うカウンタであ
る。
（２１）をオフにし、比較回路１６への基準電圧を上限
値■１に設定する（ステップ５Ｔ１）。そして内蔵のタ
イマカウンタＴＯ１Ｔ１を０とする（ステップ５Ｔ２）
。ＴＯは三角波電圧Ｖｉと上限基準電圧ｖ１が一致した
２１点から、三角波電圧Ｖｉと被変換電圧Ｖｘが一致す
る点ＰＸまで、クロック発振器２２よりのクロック信号
を計数して、時間測定を行うカウンタ、Ｔ１は三角波電
圧Ｖｉと被変換電圧Ｖｘが一致した点Ｐｘから、三角波
電圧Ｖｉと下限基準電圧■２が一致する点Ｐ２までクロ
ック信号を計数して、その時間測定を行うカウンタであ
る。
カウンタＴｏ、ＴＩのクリアとともに三角波発生回路１
４の電圧Ｖｉもスタートさせる（ステップ５Ｔ２）。そ
して、三角波電圧Ｖｉが下降する過程で、比較回路１６
より一致出力が得られたか、すなわち、上限基準電圧ｖ
１に三角波電圧Ｖｉが一致したか否か判定する（ステッ
プ５Ｔ３）。−散出力が得られ、ステップＳＴ３の判定
がＹＥＳとなると、スイッチＳ１をオンし、基準電圧を
下限値ｖ２に設定する（ステップ５Ｔ４）。
４の電圧Ｖｉもスタートさせる（ステップ５Ｔ２）。そ
して、三角波電圧Ｖｉが下降する過程で、比較回路１６
より一致出力が得られたか、すなわち、上限基準電圧ｖ
１に三角波電圧Ｖｉが一致したか否か判定する（ステッ
プ５Ｔ３）。−散出力が得られ、ステップＳＴ３の判定
がＹＥＳとなると、スイッチＳ１をオンし、基準電圧を
下限値ｖ２に設定する（ステップ５Ｔ４）。
次に、比較回路１５より、−散出力が得られたか、すな
わち被変換電圧Ｖｘに、三角波電圧Ｖｉが一致したか否
か判定しくステップ５Ｔ５） 、一致が得られるまで、
カウンタＴＯの計数を継続する（ステップ５Ｔ６）とと
もに、比較回路１６より一致出力が得られたか、すなわ
ち下限基準電圧ｖ２に三角波電圧Ｖｉが一致したか否か
判定する（ステップ５Ｔ８）。
わち被変換電圧Ｖｘに、三角波電圧Ｖｉが一致したか否
か判定しくステップ５Ｔ５） 、一致が得られるまで、
カウンタＴＯの計数を継続する（ステップ５Ｔ６）とと
もに、比較回路１６より一致出力が得られたか、すなわ
ち下限基準電圧ｖ２に三角波電圧Ｖｉが一致したか否か
判定する（ステップ５Ｔ８）。
三角波電圧Ｖｉがまだ被変換電圧Ｖｘに達していない場
合は、通常ステップＳＴ８の判定もＮ。
合は、通常ステップＳＴ８の判定もＮ。
であり、ステップＳＴ５にリターンし、ステップＳＴ５
→５Ｔ６−３Ｔ８の処理が繰り返される。
→５Ｔ６−３Ｔ８の処理が繰り返される。
すなわちタイマＴＯの計数が続く。
三角波電圧Ｖｉが、被変換型ＪＥＶｘに達すると比較回
路１５に一致出力が得られ、ステップＳＴ５の判定がＹ
ＥＳとなり、今度はカウンタＴ１の計数がなされる（ス
テップ５Ｔ７）。そして以後比較回路１６に一致出力が
得られるまで、ステップＳＴ７→ＳＴ８→ＳＴ５→ＳＴ
７の処理が繰り返される。すなわち、三角波電圧Ｖｔが
下限基準電圧ｖ２に達するまで、カウンタＴｌの計数が
継続される。
路１５に一致出力が得られ、ステップＳＴ５の判定がＹ
ＥＳとなり、今度はカウンタＴ１の計数がなされる（ス
テップ５Ｔ７）。そして以後比較回路１６に一致出力が
得られるまで、ステップＳＴ７→ＳＴ８→ＳＴ５→ＳＴ
７の処理が繰り返される。すなわち、三角波電圧Ｖｔが
下限基準電圧ｖ２に達するまで、カウンタＴｌの計数が
継続される。
比較回路１６より一致出力が得られると、ステップＳＴ
８の判定がＹＥＳとなり、続いぞ、三角波電圧Ｖｔを停
止させる（ステップ５Ｔ９）。
８の判定がＹＥＳとなり、続いぞ、三角波電圧Ｖｔを停
止させる（ステップ５Ｔ９）。
そして、ｖｌ、ｖ２は予め定められた値であり、ＴＯｌ
Ｔｌは計数値であるから、 ｌｕ十１１ あるいは より、被変換電圧Ｖｘがデジタル量で算出される。
Ｔｌは計数値であるから、 ｌｕ十１１ あるいは より、被変換電圧Ｖｘがデジタル量で算出される。
すなわちデジタル量に変換される（ステップ５Ｔ１０）
。
。
（へ）発明の効果
この発明によれば、基準電圧発生回路用に１個のスイッ
チ回路を必要とするが、従来のＡ−Ｄ変換器のように３
個のアナログスイッチを必要とせず、しかもこの発明の
スイッチ回路は、ＣＰＵ内蔵のオープンドレインタイプ
の出力ポートで構成可能であり、何ら特別のアナログス
イッチ用のＩＣが不用であり、基板に実装する上でスペ
ース的に有利であり、小型化が可能であり、しかも安価
なＡ−Ｄ変換器を得ることができる。
チ回路を必要とするが、従来のＡ−Ｄ変換器のように３
個のアナログスイッチを必要とせず、しかもこの発明の
スイッチ回路は、ＣＰＵ内蔵のオープンドレインタイプ
の出力ポートで構成可能であり、何ら特別のアナログス
イッチ用のＩＣが不用であり、基板に実装する上でスペ
ース的に有利であり、小型化が可能であり、しかも安価
なＡ−Ｄ変換器を得ることができる。
なお、本発明では比較回路が従来のものに比し、１個増
加するが、通常ＩＣには複数個の比較器回路が含まれて
おり、これを利用することにより、ＩＣの数は実質上何
ら増加することはない。
加するが、通常ＩＣには複数個の比較器回路が含まれて
おり、これを利用することにより、ＩＣの数は実質上何
ら増加することはない。
第１図は、この発明の１実施例を示すＡ−Ｄ変換器の回
路接続図、第２図は同Ａ−Ｄ変換器の動作を説明するた
めのタイムチャート、第３図は同Ａ−Ｄ変換器の動作を
説明するためのフローチャート、第４図は、同Ａ−Ｄ変
換器の上下限電圧切替用のスイッチにＣＰＵ内のオーブ
ンドレインスイッチを用いる場合を示す回路図、第５図
は従来のＡ−Ｄ変換器を示す回路接続図である。 １２：基準電圧発生回路、 １４：三角波発生回路、１５・１６：比較回路１７・１
８・１９：抵抗、２０：ＣＰＵ。 ２１：スイッチ回路、 Ｖ：電源電圧、Ｖｘ：被変換電
圧、ｖｌ・ｖ２：上下限基準電圧、 Ｖｉ：三角波
電圧 特許出願人 立石電機株式会社代理人
弁理士 中 村 茂 信実１図 ｖｌ２図 比重６ − ’−第３図 第４図 ｒ−−□ 第５図
路接続図、第２図は同Ａ−Ｄ変換器の動作を説明するた
めのタイムチャート、第３図は同Ａ−Ｄ変換器の動作を
説明するためのフローチャート、第４図は、同Ａ−Ｄ変
換器の上下限電圧切替用のスイッチにＣＰＵ内のオーブ
ンドレインスイッチを用いる場合を示す回路図、第５図
は従来のＡ−Ｄ変換器を示す回路接続図である。 １２：基準電圧発生回路、 １４：三角波発生回路、１５・１６：比較回路１７・１
８・１９：抵抗、２０：ＣＰＵ。 ２１：スイッチ回路、 Ｖ：電源電圧、Ｖｘ：被変換電
圧、ｖｌ・ｖ２：上下限基準電圧、 Ｖｉ：三角波
電圧 特許出願人 立石電機株式会社代理人
弁理士 中 村 茂 信実１図 ｖｌ２図 比重６ − ’−第３図 第４図 ｒ−−□ 第５図
Claims (1)
- （１）上下限基準電圧の発生回路と、三角波電圧の発生
回路と、被変換電圧および上下限基準電圧と三角波電圧
とを比較し、一致信号を出力する比較手段と、クロック
信号を一致信号の出力間隔に亘って計数する計数手段と
を備え、上下限基準電圧及び被変換電圧が三角波電圧と
それぞれ一致する時間間隔の割合にもとづいて被変換電
圧をデジタル量に変換するＡ−Ｄ変換器において、 前記上下限基準電圧の発生回路は、少なくとも２個の抵
抗の直列回路とこの直列回路に所定電圧を与える電圧源
と、前記抵抗の１個を短絡、短絡解除して、上限基準電
圧あるいは下限基準電圧を得るためのスイッチ回路から
なり、前記比較手段は前記被変換電圧と前記三角波電圧
を比較する第１の比較回路と、前記直列回路よりの上下
限基準電圧と前記三角波電圧を比較する第２の比較回路
を含むことを特徴とするＡ−Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15847084A JPS6135627A (ja) | 1984-07-27 | 1984-07-27 | Ａ−ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15847084A JPS6135627A (ja) | 1984-07-27 | 1984-07-27 | Ａ−ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6135627A true JPS6135627A (ja) | 1986-02-20 |
Family
ID=15672445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15847084A Pending JPS6135627A (ja) | 1984-07-27 | 1984-07-27 | Ａ−ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6135627A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014131227A (ja) * | 2012-12-28 | 2014-07-10 | Advantest Corp | 測定装置および電子デバイス |
| CN111122957A (zh) * | 2019-12-26 | 2020-05-08 | 上海三菱电机·上菱空调机电器有限公司 | 过电压检测电路、过电压检测方法、逆变器及空气调节器 |
-
1984
- 1984-07-27 JP JP15847084A patent/JPS6135627A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014131227A (ja) * | 2012-12-28 | 2014-07-10 | Advantest Corp | 測定装置および電子デバイス |
| CN111122957A (zh) * | 2019-12-26 | 2020-05-08 | 上海三菱电机·上菱空调机电器有限公司 | 过电压检测电路、过电压检测方法、逆变器及空气调节器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62264728A (ja) | Ａ／ｄ変換装置 | |
| CN108777574A (zh) | 一种电容触摸按键电路 | |
| TWI474615B (zh) | 延時電路 | |
| JPS6135627A (ja) | Ａ−ｄ変換器 | |
| US8368452B2 (en) | Delay circuit and schedule controller employing the same | |
| CN211127755U (zh) | 比较装置、模数转换器及电子设备 | |
| US3593061A (en) | Apparatus for increasing the lighting of photoflash discharge lamps | |
| US20070021846A1 (en) | Button device | |
| JPH03283912A (ja) | 可変遅延回路 | |
| CN110798185A (zh) | 比较装置、模数转换器及电子设备 | |
| JPS6042496Y2 (ja) | シヨツクノイズ防止回路 | |
| KR920008541Y1 (ko) | 순간정전시 백업(Back up)회로 | |
| JP2002260744A (ja) | リチウムイオン二次電池の放電末期電圧の補正回路 | |
| KR920003035Y1 (ko) | 배수출력을 가지는 입력 신장 출력회로 | |
| JPS6111775Y2 (ja) | ||
| JPS599462Y2 (ja) | 掃引波発生回路 | |
| KR880002874Y1 (ko) | 전자레인지의 아날로그/디지탈 변환장치 | |
| KR900000669Y1 (ko) | 순차 타이머회로 | |
| JPS58162127A (ja) | タイマ装置 | |
| JPS602676Y2 (ja) | タイマ用ｉｃ回路 | |
| JP2596134Y2 (ja) | スイッチング電源装置 | |
| JPS5918751Y2 (ja) | タイマ回路 | |
| JPS5924198Y2 (ja) | センサ用コントロ−ラユニット | |
| JPH0283612A (ja) | マイクロコントローラ | |
| JPS6023733Y2 (ja) | 電源電圧監視回路 |