JPS6134298B2 - - Google Patents
Info
- Publication number
- JPS6134298B2 JPS6134298B2 JP52106419A JP10641977A JPS6134298B2 JP S6134298 B2 JPS6134298 B2 JP S6134298B2 JP 52106419 A JP52106419 A JP 52106419A JP 10641977 A JP10641977 A JP 10641977A JP S6134298 B2 JPS6134298 B2 JP S6134298B2
- Authority
- JP
- Japan
- Prior art keywords
- absolute encoder
- signal
- output
- absolute
- significant bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Analogue/Digital Conversion (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
この発明は所定の減速比のギヤーを介して接続
された2個のアブソリユートエンコーダからなる
回転角度検出器に関する。 一般にアブソリユートエンコーダはビツト数が
増す毎に非常に高価となるので、ビツト数の少な
い2個の安価なアブソリユートエンコーダを所定
の減速比のギヤーを介して接続し、この2個のア
ブソリユートエンコーダの出力を用いて多ビツト
のデータを得るようにした装置が提案されてい
る。 この装置において問題となるのは2個のアブソ
リユートエンコーダを接続する減速ギヤーのバツ
クラツシユ、摩耗等によつて生じるアブソリユー
トエンコーダ間の出力のずれである。例えば第1
のアブソリユートエンコーダと第2のアブソリユ
ーエンコーダとを所定の減速比のギヤーを介して
接続し、第1のアブソリユートエンコーダが1回
転する毎に第2のアブソリユートエンコーダから
発生されるコードが変化するようにすれば原理的
には第1のアブソリユートエンコーダと第2アブ
ソリユートエンコーダとの各ビツト数の和のビツ
ト数のデータが得られる。しかし実際には減速ギ
ヤーのバツクラツシユ、摩耗等の影響によつて第
1のアブソリユートエンコーダの各回転の終り
(又は初め)と、第2のアブソリユートエンコー
ダのコードの変り目とが完全に一致しない。従つ
て、何らかの工夫なくして第2のアブソリユート
エンコーダのコードの変り目近傍においては一義
的に入力軸の回転角度を検出することができな
い。 この発明はこの点を改良するためになされたも
ので、第1のアブソリユートエンコーダの軸の回
転角度に対して90度までの減速ギヤーのバツクラ
ツシユを容許することができるようにした回転角
度検出器を提供するものである。 すなわち、この発明では、第1のアブソリユー
トエンコーダと第2のアブソリユートエンコーダ
とを所定角度だけずらすとともに第1のアブソリ
ユートエンコーダが半回転する毎に第2のアブソ
リユートエンコーダから発生されるコード信号が
変化するようにし、第1のアブソリユートエンコ
ーダのバイナリコード出力の最上位ビツトの信号
と第2のアブソリユートエンコーダのバイナリコ
ード出力の最下位ビツトの信号とに応じて所定の
演算をすることによつて第2のアブソリユートエ
ンコーダの最下位ビツトを除く他のビツトの信号
を第1のアブソリユートエンコーダの上位ビツト
信号とするようにしている。 以下、この発明の原理及び一実施例を添付図面
を参照して詳細に説明する。 第1図はこの発明に係わる回転角度検出器を模
式的に示したものである。 第1のアブソリユートエンコーダ2は入力軸1
に接続されており第1のアブソリユートエンコー
ダ2には入力軸1の回転が伝えられる。また第1
のアブソリユートエンコーダ2には減速ギヤー3
a,3bを介して第2のアブソリユートエンコー
ダ4が接続される。第2のアブソリユートエンコ
ーダ4は減速ギヤー3a,3bの減速比を1:2
mとするとm+1ビツトのものからなり、第1の
アブソリユートエンコーダ2が半回転(180゜回
転)する毎にその出力コード信号は変化する。 例えば、減速ギヤー3a,3bの減速比を1:
4=1:22とすると第2のアブソリユートエンコ
ーダ4は2+1=3ビツトのものが用いられ、こ
の第2のアブソリユートエンコーダ4から発生さ
れる信号を第1のアブソリユートエンコーダ2の
回転数との関係のもとにバイナリコードで表わす
と第1表のようになる。
された2個のアブソリユートエンコーダからなる
回転角度検出器に関する。 一般にアブソリユートエンコーダはビツト数が
増す毎に非常に高価となるので、ビツト数の少な
い2個の安価なアブソリユートエンコーダを所定
の減速比のギヤーを介して接続し、この2個のア
ブソリユートエンコーダの出力を用いて多ビツト
のデータを得るようにした装置が提案されてい
る。 この装置において問題となるのは2個のアブソ
リユートエンコーダを接続する減速ギヤーのバツ
クラツシユ、摩耗等によつて生じるアブソリユー
トエンコーダ間の出力のずれである。例えば第1
のアブソリユートエンコーダと第2のアブソリユ
ーエンコーダとを所定の減速比のギヤーを介して
接続し、第1のアブソリユートエンコーダが1回
転する毎に第2のアブソリユートエンコーダから
発生されるコードが変化するようにすれば原理的
には第1のアブソリユートエンコーダと第2アブ
ソリユートエンコーダとの各ビツト数の和のビツ
ト数のデータが得られる。しかし実際には減速ギ
ヤーのバツクラツシユ、摩耗等の影響によつて第
1のアブソリユートエンコーダの各回転の終り
(又は初め)と、第2のアブソリユートエンコー
ダのコードの変り目とが完全に一致しない。従つ
て、何らかの工夫なくして第2のアブソリユート
エンコーダのコードの変り目近傍においては一義
的に入力軸の回転角度を検出することができな
い。 この発明はこの点を改良するためになされたも
ので、第1のアブソリユートエンコーダの軸の回
転角度に対して90度までの減速ギヤーのバツクラ
ツシユを容許することができるようにした回転角
度検出器を提供するものである。 すなわち、この発明では、第1のアブソリユー
トエンコーダと第2のアブソリユートエンコーダ
とを所定角度だけずらすとともに第1のアブソリ
ユートエンコーダが半回転する毎に第2のアブソ
リユートエンコーダから発生されるコード信号が
変化するようにし、第1のアブソリユートエンコ
ーダのバイナリコード出力の最上位ビツトの信号
と第2のアブソリユートエンコーダのバイナリコ
ード出力の最下位ビツトの信号とに応じて所定の
演算をすることによつて第2のアブソリユートエ
ンコーダの最下位ビツトを除く他のビツトの信号
を第1のアブソリユートエンコーダの上位ビツト
信号とするようにしている。 以下、この発明の原理及び一実施例を添付図面
を参照して詳細に説明する。 第1図はこの発明に係わる回転角度検出器を模
式的に示したものである。 第1のアブソリユートエンコーダ2は入力軸1
に接続されており第1のアブソリユートエンコー
ダ2には入力軸1の回転が伝えられる。また第1
のアブソリユートエンコーダ2には減速ギヤー3
a,3bを介して第2のアブソリユートエンコー
ダ4が接続される。第2のアブソリユートエンコ
ーダ4は減速ギヤー3a,3bの減速比を1:2
mとするとm+1ビツトのものからなり、第1の
アブソリユートエンコーダ2が半回転(180゜回
転)する毎にその出力コード信号は変化する。 例えば、減速ギヤー3a,3bの減速比を1:
4=1:22とすると第2のアブソリユートエンコ
ーダ4は2+1=3ビツトのものが用いられ、こ
の第2のアブソリユートエンコーダ4から発生さ
れる信号を第1のアブソリユートエンコーダ2の
回転数との関係のもとにバイナリコードで表わす
と第1表のようになる。
【表】
【表】
すなわち、第2のアブソリユートエンコーダ4
が1回転する間に第1のアブソリユートエンコー
ダ2は4回転し、第1のアブソリユートエンコー
ダ2が180゜回転する毎に第2のアブソリユート
エンコーダ4の出力は変化する。また第2のアブ
ソリユートエンコーダ4の上位2ビツトの信号は
第1のアブソリユートエンコーダ2の回転数に対
応しており、上位2ビツトの信号が“00”のとき
には1回転目、“01”のときには2回転目、“10”
のときには3回転目、“11”のときには4回転目
を表わす。 ところで、第2のアブソリユートエンコーダ4
は第1のアブソリユートエンコーダ2に対して90
゜だけずらされており、この第1のアブソリユー
トエンコーダ2の出力と、第2のアブソリユート
エンコーダ4の出力との関係を示すと第2図a,
bのようにする。なお第2図aは入力軸1の回転
角に対する第1のアブソリユートエンコーダ2の
出力を模擬的にアナログ量で示したものであり、
太線で示した部分(180゜〜360゜)は最上位ビツ
トの信号が“1”であることを示したものであ
る。また第2図bは第2図aに対応して第2のア
ブソリユートエンコーダ4の出力信号を示したも
のである。ここで第1のアブソリユートエンコー
ダ2の出力と第2のアブソリユートエンコーダ4
の出力とのずれは正確には90゜にする必要がな
く、減速ギヤー3a,3bのバツクラツシユ等に
よるずれ角をα(−90゜<α<90゜)とすると90
゜±αとなる。 このように第1のアブソリユートエンコーダと
第2のアブソリユートエンコーダとの位置関係を
決めると、第1アブソリユートエンコーダ2の回
転角がほぼ90゜から270゜までの間(第2図bの
区間a)では第2のアブソリユートエンコーダ4
の上位2ビツトの信号は第1のアブソリユートエ
ンコーダ2の回転数に正確に対応しており、第1
のアブソリユートエンコーダ2の回転角がほぼ
270゜から360゜及び0゜から90゜までの間(第2
図bの区間b)では、第1のアブソリユートエン
コーダ2の最上位ビツトの信号が“1”であれば
第2のアブソリユートエンコーダ4の上位2ビツ
トの信号は第1のアブソリユートエンコーダ2の
回転数に対応しているが、第1のアブソリユート
エンコーダ2の最上位ビツトが“0”であると第
2のアブソリユートエンコーダ4の上位2ビツト
の信号は第1のアブソリユートエンコーダ2の回
転数よりも1回転低い値を示す。 従つて第2図bの区間aでは第2のアブソリユ
ートエンコーダ4の上位2ビツトをそのまま第1
アブソリユートエンコーダ2の上位ビツトとし、
第2図bの区間bでは第1のアブソリユートエン
コーダ2の最上位ビツトが“1”のときは第2の
アブソリユートエンコーダ4の上位2ビツトをそ
のまま第1のアブソリユートエンコーダ2の上位
ビツトとし、第1のアブソリユートエンコーダ2
の最上位ビツトが“0”のときは第2アブソリユ
ートエンコーダ4の上位2ビツトの信号に“1”
を加算し、この信号を第1のアブソリユートエン
コーダ2の上位ビツトとすればよい。 一般に第1のアブソリユートエンコーダの出力
をバイナリコードで(do,do-1……d1)と表わ
し、第2のアブソリユートエンコーダの出力をバ
イナリコードでCR,C2,C1と表わすと、この回
転角度検出器の出力としては{(CR,C2)+S,
do,do-1……d1}とすればよい。ここでSは第
2表に示すようにC1とdoとの演算結果によつて
決定される。
が1回転する間に第1のアブソリユートエンコー
ダ2は4回転し、第1のアブソリユートエンコー
ダ2が180゜回転する毎に第2のアブソリユート
エンコーダ4の出力は変化する。また第2のアブ
ソリユートエンコーダ4の上位2ビツトの信号は
第1のアブソリユートエンコーダ2の回転数に対
応しており、上位2ビツトの信号が“00”のとき
には1回転目、“01”のときには2回転目、“10”
のときには3回転目、“11”のときには4回転目
を表わす。 ところで、第2のアブソリユートエンコーダ4
は第1のアブソリユートエンコーダ2に対して90
゜だけずらされており、この第1のアブソリユー
トエンコーダ2の出力と、第2のアブソリユート
エンコーダ4の出力との関係を示すと第2図a,
bのようにする。なお第2図aは入力軸1の回転
角に対する第1のアブソリユートエンコーダ2の
出力を模擬的にアナログ量で示したものであり、
太線で示した部分(180゜〜360゜)は最上位ビツ
トの信号が“1”であることを示したものであ
る。また第2図bは第2図aに対応して第2のア
ブソリユートエンコーダ4の出力信号を示したも
のである。ここで第1のアブソリユートエンコー
ダ2の出力と第2のアブソリユートエンコーダ4
の出力とのずれは正確には90゜にする必要がな
く、減速ギヤー3a,3bのバツクラツシユ等に
よるずれ角をα(−90゜<α<90゜)とすると90
゜±αとなる。 このように第1のアブソリユートエンコーダと
第2のアブソリユートエンコーダとの位置関係を
決めると、第1アブソリユートエンコーダ2の回
転角がほぼ90゜から270゜までの間(第2図bの
区間a)では第2のアブソリユートエンコーダ4
の上位2ビツトの信号は第1のアブソリユートエ
ンコーダ2の回転数に正確に対応しており、第1
のアブソリユートエンコーダ2の回転角がほぼ
270゜から360゜及び0゜から90゜までの間(第2
図bの区間b)では、第1のアブソリユートエン
コーダ2の最上位ビツトの信号が“1”であれば
第2のアブソリユートエンコーダ4の上位2ビツ
トの信号は第1のアブソリユートエンコーダ2の
回転数に対応しているが、第1のアブソリユート
エンコーダ2の最上位ビツトが“0”であると第
2のアブソリユートエンコーダ4の上位2ビツト
の信号は第1のアブソリユートエンコーダ2の回
転数よりも1回転低い値を示す。 従つて第2図bの区間aでは第2のアブソリユ
ートエンコーダ4の上位2ビツトをそのまま第1
アブソリユートエンコーダ2の上位ビツトとし、
第2図bの区間bでは第1のアブソリユートエン
コーダ2の最上位ビツトが“1”のときは第2の
アブソリユートエンコーダ4の上位2ビツトをそ
のまま第1のアブソリユートエンコーダ2の上位
ビツトとし、第1のアブソリユートエンコーダ2
の最上位ビツトが“0”のときは第2アブソリユ
ートエンコーダ4の上位2ビツトの信号に“1”
を加算し、この信号を第1のアブソリユートエン
コーダ2の上位ビツトとすればよい。 一般に第1のアブソリユートエンコーダの出力
をバイナリコードで(do,do-1……d1)と表わ
し、第2のアブソリユートエンコーダの出力をバ
イナリコードでCR,C2,C1と表わすと、この回
転角度検出器の出力としては{(CR,C2)+S,
do,do-1……d1}とすればよい。ここでSは第
2表に示すようにC1とdoとの演算結果によつて
決定される。
【表】
第3図はこの発明の回転角度検出器の一実施例
をブロツク図で示したものである。なおこの実施
例では、第1及び第2のアブソリユートエンコー
ダ2,4としてはグレイコードの形で信号が出力
されるものを用いる。第1及び第2のアブソリユ
ートエンコーダ2,4の出力はラツチ回路5,6
に加えられ、ラツチされた後夫々グレイコード/
バイナリコード変換回路7,8に加えられ、バイ
ナリコードに変換される。 グレイコード/バイナリコード変換回路7によ
つて変換された第2のアブソリユートエンコード
4の出力を示すバイナリコードの最下位ビツトの
信号C1はナンド回路NAの一方の入力端子に加え
られる。またグレイコード/バイナリコード変換
回路8によつて変換された第1のアブソリユート
エンコーダ2の出力を示すバイナリコードの最上
位ビツトの信号dnはインバータI1で反転されてナ
ンド回路NAの他方の入力端子に加えられる。従
つて信号C1が“1”でかつ信号dnが“0”のと
きナンド回路NAのナンド条件が成立し、信号
“0”を出力する。この信号“0”はインバータ
I2で反転され、信号Sとして加算回路9の加算入
力に加えられる。 加算回路9にはグレイコード/バイナリコード
変換回路7で変換された第2のアブソリユートエ
ンコーダ4の出力を示すバイナリコードの最下位
ビツトを除く信号が加えられており、前述したナ
ンド回路NAのナンド条件が成立したときにはこ
の信号に“1”が加算される。 加算回路9の出力及びグレイコード/バイナリ
コード変換回路8の出力はラツチ回路10に加え
られ、ラツチされた後回転角度を表わす信号とし
て出力される。 なお、ラツチ回路5,6及びラツチ回路10は
コントロール回路11によつて形成されるラツチ
信号によつて制御される。 以上説明したようにこの発明によれば一般市販
のアブソリユートエンコードを2個用いて簡単に
20ビツト程度のアブソリユートエンコーダを安価
に実現することができ、しかも減速ギヤーのバツ
クラツシユはかなり大きくてもそれに影響されな
い。
をブロツク図で示したものである。なおこの実施
例では、第1及び第2のアブソリユートエンコー
ダ2,4としてはグレイコードの形で信号が出力
されるものを用いる。第1及び第2のアブソリユ
ートエンコーダ2,4の出力はラツチ回路5,6
に加えられ、ラツチされた後夫々グレイコード/
バイナリコード変換回路7,8に加えられ、バイ
ナリコードに変換される。 グレイコード/バイナリコード変換回路7によ
つて変換された第2のアブソリユートエンコード
4の出力を示すバイナリコードの最下位ビツトの
信号C1はナンド回路NAの一方の入力端子に加え
られる。またグレイコード/バイナリコード変換
回路8によつて変換された第1のアブソリユート
エンコーダ2の出力を示すバイナリコードの最上
位ビツトの信号dnはインバータI1で反転されてナ
ンド回路NAの他方の入力端子に加えられる。従
つて信号C1が“1”でかつ信号dnが“0”のと
きナンド回路NAのナンド条件が成立し、信号
“0”を出力する。この信号“0”はインバータ
I2で反転され、信号Sとして加算回路9の加算入
力に加えられる。 加算回路9にはグレイコード/バイナリコード
変換回路7で変換された第2のアブソリユートエ
ンコーダ4の出力を示すバイナリコードの最下位
ビツトを除く信号が加えられており、前述したナ
ンド回路NAのナンド条件が成立したときにはこ
の信号に“1”が加算される。 加算回路9の出力及びグレイコード/バイナリ
コード変換回路8の出力はラツチ回路10に加え
られ、ラツチされた後回転角度を表わす信号とし
て出力される。 なお、ラツチ回路5,6及びラツチ回路10は
コントロール回路11によつて形成されるラツチ
信号によつて制御される。 以上説明したようにこの発明によれば一般市販
のアブソリユートエンコードを2個用いて簡単に
20ビツト程度のアブソリユートエンコーダを安価
に実現することができ、しかも減速ギヤーのバツ
クラツシユはかなり大きくてもそれに影響されな
い。
第1図はこの発明に係わる回転角度検出器の一
実施例を説明する略図、第2図はこの発明の原理
を説明するグラフ、第3図はこの発明の一実施例
を示すブロツク図である。 1……入力軸、2……第1のアブソリユートエ
ンコーダ、3a,3b……減速ギヤー、4……第
2のアブソリユートエンコーダ。
実施例を説明する略図、第2図はこの発明の原理
を説明するグラフ、第3図はこの発明の一実施例
を示すブロツク図である。 1……入力軸、2……第1のアブソリユートエ
ンコーダ、3a,3b……減速ギヤー、4……第
2のアブソリユートエンコーダ。
Claims (1)
- 【特許請求の範囲】 1 入力軸に接続されて、該入力軸の回転角に応
じて第1のコード信号を出力する第1のアブソリ
ユートエンコーダと、 前記第1のアブソリユートエンコーダと所定角
度ずれ、減速ギヤーを介して接続されるとともに
該第1のアブソリユートエンコーダの半回転毎に
変化する第2のコード信号を出力する第2のアブ
ソリユートエンコーダと、 前記第1のコード信号の最上位ビツトと前記第
2のコード信号の最下位ビツトに応じて前記第2
のコード信号の最下位ビツトを除く出力信号に
“0”又は“1”を加算する加算回路と を具えたことを特徴とする回転角度検出器。 2 加算回路は第1のコード信号の最上位ビツト
が“0”、第2のコード信号の最下位ビツトが
“1”のときのみ前記第2のコード信号の最下位
ビツトを除く出力信号に“1”を加算することを
特徴とする特許請求の範囲第1項記載の回転角度
検出器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10641977A JPS5439654A (en) | 1977-09-05 | 1977-09-05 | Angleeoffrotation detector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10641977A JPS5439654A (en) | 1977-09-05 | 1977-09-05 | Angleeoffrotation detector |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5439654A JPS5439654A (en) | 1979-03-27 |
JPS6134298B2 true JPS6134298B2 (ja) | 1986-08-07 |
Family
ID=14433136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10641977A Granted JPS5439654A (en) | 1977-09-05 | 1977-09-05 | Angleeoffrotation detector |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5439654A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6054906U (ja) * | 1983-09-22 | 1985-04-17 | 松下電器産業株式会社 | 位置検出回路 |
JPH0690049B2 (ja) * | 1987-01-30 | 1994-11-14 | オークマ株式会社 | アブソリユ−トエンコ−ダ |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5130473A (ja) * | 1974-06-28 | 1976-03-15 | Thomson Csf |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4517078Y1 (ja) * | 1968-11-26 | 1970-07-14 |
-
1977
- 1977-09-05 JP JP10641977A patent/JPS5439654A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5130473A (ja) * | 1974-06-28 | 1976-03-15 | Thomson Csf |
Also Published As
Publication number | Publication date |
---|---|
JPS5439654A (en) | 1979-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103930748B (zh) | 多旋转绝对旋转角检测装置以及检测绝对旋转角的方法 | |
US4384275A (en) | High resolution and wide range shaft position transducer systems | |
JPS6134298B2 (ja) | ||
US3603773A (en) | Digital pulse rate generator | |
US3641565A (en) | Digital resolver | |
GB1565400A (en) | High resolution and wide range shaft position transducer systems | |
US4377807A (en) | Coarse/fine digital pattern combiner for high accuracy | |
US4014014A (en) | Synchronized multispeed transducer position indicating system | |
JPS5979495A (ja) | シフト回路 | |
JPS6396511A (ja) | ロ−タリ−エンコ−ダ | |
JPH1019599A (ja) | 絶対値型多回転エンコーダ | |
US3358127A (en) | Multiplier-divider using resolvers | |
JPS6130206B2 (ja) | ||
JPS6220486B2 (ja) | ||
JPS6144246B2 (ja) | ||
SU970417A1 (ru) | Преобразователь угла поворота вала в код | |
JPS6078352A (ja) | 出力パルス数可変装置 | |
SU1388855A1 (ru) | Синусно-косинусный преобразователь | |
JPS63111408A (ja) | デイジタル式位置検出装置 | |
SU824258A1 (ru) | Преобразователь угла поворота валаВ КОд | |
SU794728A1 (ru) | Устройство декодировани сКОРРЕКциЕй ОшибОК | |
JPS60178302A (ja) | 位置検出装置 | |
SU922504A2 (ru) | Устройство дл измерени угловых перемещений | |
JPH0234613Y2 (ja) | ||
JPH0142413B2 (ja) |