JPH0142413B2 - - Google Patents
Info
- Publication number
- JPH0142413B2 JPH0142413B2 JP7112983A JP7112983A JPH0142413B2 JP H0142413 B2 JPH0142413 B2 JP H0142413B2 JP 7112983 A JP7112983 A JP 7112983A JP 7112983 A JP7112983 A JP 7112983A JP H0142413 B2 JPH0142413 B2 JP H0142413B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- shift
- shift amount
- instruction signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は左右両方向にシフト可能な、符号拡張
機能を有するシフタ回路に関する。
機能を有するシフタ回路に関する。
(従来技術の説明)
従来、左右両方向シフタ回路は左シフタと右シ
フタとを1個づつ設け、被シフトデータをそれぞ
れのシフタによりそれぞれの方向に対して、与え
られたシフト量だけシフトし、左右シフト指示信
号によりいずれか一方の出力を選択する方式が採
用されていた。
フタとを1個づつ設け、被シフトデータをそれぞ
れのシフタによりそれぞれの方向に対して、与え
られたシフト量だけシフトし、左右シフト指示信
号によりいずれか一方の出力を選択する方式が採
用されていた。
したがつて、この方式ではハードウエア量が多
く、コストの上昇を招くとともに回路が複雑にな
り、動作速度が低下すると云う欠点があつた。
く、コストの上昇を招くとともに回路が複雑にな
り、動作速度が低下すると云う欠点があつた。
(発明の目的)
本発明の目的は、選択されたデータを左右シフ
ト指示信号とシフト量指示信号とにより決定され
たシフト量だけ左にシフトして、左右両方向シフ
ト動作を実現することによつて上記欠点を解決
し、高速でハードウエア量の少ない左右両方向シ
フトが可能なシフタ回路を提供することにある。
ト指示信号とシフト量指示信号とにより決定され
たシフト量だけ左にシフトして、左右両方向シフ
ト動作を実現することによつて上記欠点を解決
し、高速でハードウエア量の少ない左右両方向シ
フトが可能なシフタ回路を提供することにある。
(発明の構成)
本発明はセレクタと、デコーダと、シフタとを
具備して構成したシフト回路である。
具備して構成したシフト回路である。
セレクタは与えられた被シフトデータか、ある
いは1ビツト目からnビツト目までの全ビツトに
被シフトデータの1ビツト目のデータを配列し、
さらに続く(n+1)ビツト目から(2n−1)
ビツト目までに被シフトデータの2ビツト目から
nビツト目までのデータを配列して形成したデー
タのいずれか一方を左右シフト指示信号により選
択するものである。
いは1ビツト目からnビツト目までの全ビツトに
被シフトデータの1ビツト目のデータを配列し、
さらに続く(n+1)ビツト目から(2n−1)
ビツト目までに被シフトデータの2ビツト目から
nビツト目までのデータを配列して形成したデー
タのいずれか一方を左右シフト指示信号により選
択するものである。
デコーダはシフト量指示信号と左右シフト指示
信号とにより、与えられたシフト量か、あるいは
最大シフト量と与えられたシフト量との差のいず
れか一方のシフト量を発生させるためのものであ
る。
信号とにより、与えられたシフト量か、あるいは
最大シフト量と与えられたシフト量との差のいず
れか一方のシフト量を発生させるためのものであ
る。
シフタはセレクタにより選択されたデータを左
シフトさせるためのものである。
シフトさせるためのものである。
本発明によるシフト回路においては符号拡張機
能を有し、セレクタによつて選択されたデータ
を、デコーダにより発生したシフト量だけ、シフ
タによつて左シフトさせることにより、左右両方
向にシフト動作させることが可能である。
能を有し、セレクタによつて選択されたデータ
を、デコーダにより発生したシフト量だけ、シフ
タによつて左シフトさせることにより、左右両方
向にシフト動作させることが可能である。
(実施例)
次に、本発明について図面を参照して詳細に説
明する。
明する。
第1図は、本発明によるシフタ回路のシフト動
作の一例を示す概念図である。
作の一例を示す概念図である。
第1図において、1,2はそれぞれデータのビ
ツト列を示す。
ツト列を示す。
また、3はセレクタ、6〜9は信号線である。
第1図において、左右シフト指示信号が左シフト
を指示する場合には、aによつて示される与えら
れた被シフトデータがそのまま選択され、右シフ
トを指示する場合には、bによつて示されるよう
に、1ビツト目からnビツト目までの全ビツトに
対して、被シフトデータの1ビツト目のデータを
配列して符号拡張を実行し、続く(n+1)ビツ
ト目から(2n−1)ビツト目までに被シフトデ
ータの2ビツト目からnビツト目までのデータを
配列して形成したデータが選択される。
第1図において、左右シフト指示信号が左シフト
を指示する場合には、aによつて示される与えら
れた被シフトデータがそのまま選択され、右シフ
トを指示する場合には、bによつて示されるよう
に、1ビツト目からnビツト目までの全ビツトに
対して、被シフトデータの1ビツト目のデータを
配列して符号拡張を実行し、続く(n+1)ビツ
ト目から(2n−1)ビツト目までに被シフトデ
ータの2ビツト目からnビツト目までのデータを
配列して形成したデータが選択される。
第2図はデコーダの一実施例を示す概念図であ
る。
る。
第2図において、4はデコーダ、10〜12は
信号線である。デコーダ4はシフト量指示信号と
左右シフト指示信号とを入力し、左右シフト指示
信号が左シフトの場合には与えられたシフト量を
発生し、右シフトの場合には〔(最大シフト量)−
(与えられたシフト量)〕に相当する差のシフト量
を発生させる。
信号線である。デコーダ4はシフト量指示信号と
左右シフト指示信号とを入力し、左右シフト指示
信号が左シフトの場合には与えられたシフト量を
発生し、右シフトの場合には〔(最大シフト量)−
(与えられたシフト量)〕に相当する差のシフト量
を発生させる。
デコーダ4の動作における入出力関係をまとめ
て示したものが第3図である。
て示したものが第3図である。
第4図は、本発明によるシフタ回路の一実施例
を示す図であり、1,2はそれぞれデータのビツ
ト列、3はセレクタ、4はデコーダ、5はシフ
タ、6〜13は信号線である。
を示す図であり、1,2はそれぞれデータのビツ
ト列、3はセレクタ、4はデコーダ、5はシフ
タ、6〜13は信号線である。
第4図に示すシフタ回路は、(2n−1)ビツト
の入力に対してnビツトの出力が得られる最大シ
フト量が(n−1)ビツトの左シフタと、第1図
に示した回路概念と、第2図に示した回路概念と
を組合せたものであり、第1図により選択された
データを第2図により発生させたシフト量だけ左
シフトするような構成になつている。この構成に
より、与えられた被シフトデータを与えられたシ
フト量だけ右にシフトした結果と一致する出力
が、左右シフト指示信号を右にシフトすることに
より得られる。
の入力に対してnビツトの出力が得られる最大シ
フト量が(n−1)ビツトの左シフタと、第1図
に示した回路概念と、第2図に示した回路概念と
を組合せたものであり、第1図により選択された
データを第2図により発生させたシフト量だけ左
シフトするような構成になつている。この構成に
より、与えられた被シフトデータを与えられたシ
フト量だけ右にシフトした結果と一致する出力
が、左右シフト指示信号を右にシフトすることに
より得られる。
また、左右シフト指示信号を左にすると与えら
れた被シフトデータを与えられたシフト量だけ左
にシフトした出力が得られる。
れた被シフトデータを与えられたシフト量だけ左
にシフトした出力が得られる。
第5図は第4図に示したシフタ回路の動作原理
を簡単に図解したものであり、第5図aは与えら
れた被シフトデータ、第5図bは左シフトにおけ
る被シフトデータの動き、第5図cは右シフトに
おける被シフトデータの動きを示す図である。第
5図から本発明によるシフタ回路の動作が容易に
理解される。
を簡単に図解したものであり、第5図aは与えら
れた被シフトデータ、第5図bは左シフトにおけ
る被シフトデータの動き、第5図cは右シフトに
おける被シフトデータの動きを示す図である。第
5図から本発明によるシフタ回路の動作が容易に
理解される。
(発明の効果)
本発明は以上説明したように、左右シフト指示
信号とシフト量指示信号とによつてシフト量を選
択して被シフトデータを左シフトすることによ
り、高速でハードウエア量の少ない左右両方向シ
フトの可能なシフタ回路を実現できると云う効果
がある。
信号とシフト量指示信号とによつてシフト量を選
択して被シフトデータを左シフトすることによ
り、高速でハードウエア量の少ない左右両方向シ
フトの可能なシフタ回路を実現できると云う効果
がある。
第1図は、本発明によるシフタ回路のシフト動
作の一例を示す概念図である。第2図は、デコー
ダの一実施例を示す概念図である。第3図は、第
2図に示すデコーダの動作における入出力関係を
まとめて示した図である。第4図は、本発明によ
るシフタ回路の一実施例を示すブロツク図であ
る。第5図は、第4図に示すシフタ回路の動作を
示す概念図である。 1,2……データ、3……セレクタ、4……デ
コーダ、5……シフタ、6〜13……信号線。
作の一例を示す概念図である。第2図は、デコー
ダの一実施例を示す概念図である。第3図は、第
2図に示すデコーダの動作における入出力関係を
まとめて示した図である。第4図は、本発明によ
るシフタ回路の一実施例を示すブロツク図であ
る。第5図は、第4図に示すシフタ回路の動作を
示す概念図である。 1,2……データ、3……セレクタ、4……デ
コーダ、5……シフタ、6〜13……信号線。
Claims (1)
- 1 与えられた被シフトデータか、あるいは1ビ
ツト目からnビツト目までの全ビツトに被シフト
データの1ビツト目のデータを配列し、さらに続
く(n+1)ビツト目から(2n−1)ビツト目
までに被シフトデータの2ビツト目からnビツト
目までのデータを配列して形成したデータのいず
れか一方を左右シフト指示信号により選択するた
めのセレクタと、シフト量指示信号と左右シフト
指示信号とにより、与えられたシフト量か、ある
いは最大シフト量と与えられたシフト量との差の
いずれか一方のシフト量を発生させるためのデコ
ーダと、前記セレクタにより選択されたデータを
左シフトさせるためのシフトとを具備し、前記セ
レクタにより選択された前記データを前記デコー
ダにより発生したシフト量だけ前記シフタによつ
て左にシフトさせることにより、左右両方向にシ
フト動作を可能ならしめ、符号拡張機能を有する
ことを特徴としたシフタ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7112983A JPS59195741A (ja) | 1983-04-22 | 1983-04-22 | シフタ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7112983A JPS59195741A (ja) | 1983-04-22 | 1983-04-22 | シフタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59195741A JPS59195741A (ja) | 1984-11-06 |
JPH0142413B2 true JPH0142413B2 (ja) | 1989-09-12 |
Family
ID=13451650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7112983A Granted JPS59195741A (ja) | 1983-04-22 | 1983-04-22 | シフタ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59195741A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61234428A (ja) * | 1985-04-10 | 1986-10-18 | Matsushita Electric Ind Co Ltd | デ−タシフト回路 |
JPS63121922A (ja) * | 1986-11-12 | 1988-05-26 | Hitachi Ltd | バレルシフト回路 |
JP6260429B2 (ja) * | 2014-04-22 | 2018-01-17 | 富士通株式会社 | シフト回路及び演算装置 |
-
1983
- 1983-04-22 JP JP7112983A patent/JPS59195741A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS59195741A (ja) | 1984-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4736333A (en) | Electronic musical instrument | |
JPH06111022A (ja) | ラスタオペレーション装置 | |
KR950033804A (ko) | 결합 멀티플라이어/시프터 및 이를 위한 방법 | |
JPH0514936B2 (ja) | ||
US4389723A (en) | High-speed pattern generator | |
JPH0142413B2 (ja) | ||
JP2773650B2 (ja) | デジタル情報変調装置 | |
JPS5962950A (ja) | シフト装置 | |
JPH04100429A (ja) | 時分割多重化装置 | |
JP2550597B2 (ja) | 2乗器 | |
JP3166781B2 (ja) | 加算回路 | |
SU1571591A1 (ru) | Устройство дл формировани сигналов четности | |
SU955029A1 (ru) | Логический модуль | |
KR0146255B1 (ko) | 확장부스 멀티플라이어 | |
SU918952A1 (ru) | Устройство дл преобразовани по функци м Уолша | |
SU1095397A1 (ru) | Преобразователь двоичного сигнала в балансный п тиуровневый сигнал | |
JP2580641B2 (ja) | ブロック同期回路 | |
SU1415226A1 (ru) | Функциональный преобразователь нескольких переменных | |
KR950016069A (ko) | 갈로이스 필드상의 승산기 | |
JPS6279519A (ja) | 汎用レジスタ読み出し方法 | |
JPS63115229A (ja) | エレメントシフト方式 | |
JPH0738592B2 (ja) | 変換回路 | |
JPH07104974A (ja) | 高速積算回路 | |
JPH0754457B2 (ja) | 多ビツト加算器 | |
JPH07225672A (ja) | バレルシフタ及び制御方法 |