JPS60178302A - 位置検出装置 - Google Patents
位置検出装置Info
- Publication number
- JPS60178302A JPS60178302A JP3427284A JP3427284A JPS60178302A JP S60178302 A JPS60178302 A JP S60178302A JP 3427284 A JP3427284 A JP 3427284A JP 3427284 A JP3427284 A JP 3427284A JP S60178302 A JPS60178302 A JP S60178302A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- digital
- output
- transmitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、制御封体の絶縁値ｉｒ’ｃをシンクロ発信機
により検出する位置検出１ｓｉｉ置ｊこ係り、従ン！こ
ば精と粗２台のシンクロ発イ：−ｐｊｘを・必要とした
位置検出を、１台のシンクロで検出可能とした位置検出
装置に関する。
により検出する位置検出１ｓｉｉ置ｊこ係り、従ン！こ
ば精と粗２台のシンクロ発イ：−ｐｊｘを・必要とした
位置検出を、１台のシンクロで検出可能とした位置検出
装置に関する。
従来のシンクロ発信機を用いた位置検出装置においては
、発信機の回転子の回転角度に応じて出力されるアナロ
グｍ号をディジタル信号に変換するシンクロ／ディジタ
ル変換器の出力範囲が、制御対象の位置検出範囲を下回
る場合は、上位桁検出用の粗シンクロ発信機と下位材１
検出用の精シンクロ発信機との２台を組合せて用いるい
わゆる２速シンクロ４１号成としなければならず、検出
部の構成が複雑となる問題があった。
、発信機の回転子の回転角度に応じて出力されるアナロ
グｍ号をディジタル信号に変換するシンクロ／ディジタ
ル変換器の出力範囲が、制御対象の位置検出範囲を下回
る場合は、上位桁検出用の粗シンクロ発信機と下位材１
検出用の精シンクロ発信機との２台を組合せて用いるい
わゆる２速シンクロ４１号成としなければならず、検出
部の構成が複雑となる問題があった。
第１図に、従来の２速シンクロ横、成の位置検出装置の
一例を示す。制御対負の位置変位に対応した回転角度１
は、シャフト２に伝えられ、ギヤ３゜４を介して粗シン
クロ発（ａ機５および精シンクロ発信機６の回転子に与
えられる。そして、組シンクロ発（３機のアナログ出力
は、それぞれ、粗シンクロ用シンクロ／ディジタル変換
器７、精シンクロ用シンクロ／ディジタル変換器８によ
って、２進のディジタル信号に変換される。なお、ギヤ
３および４は、変換器７の出力が絶対位置の下位桁デー
タに、また、変換器８の出力が上位桁データに対応する
ようにギヤ比が設定されている。合成回路１１は、変換
器７および８から独立に入力される上位桁データ９と下
位桁データ１０の桁を合わせて合）ａする。ラッチ回路
１２は、２べ合成信号を取り込み、変換器７および８か
ら出力されるタロツクパルスのＡ Ｎ ！’、）ゲー１
〜１：３の出力信号１４レニ同期して出力する。ランチ
ｉｉｌ路】２の出力（，１°号１５が、制御対＜１ヲの
絶縁位置を表わすディジクル信号となる訳である。
一例を示す。制御対負の位置変位に対応した回転角度１
は、シャフト２に伝えられ、ギヤ３゜４を介して粗シン
クロ発（ａ機５および精シンクロ発信機６の回転子に与
えられる。そして、組シンクロ発（３機のアナログ出力
は、それぞれ、粗シンクロ用シンクロ／ディジタル変換
器７、精シンクロ用シンクロ／ディジタル変換器８によ
って、２進のディジタル信号に変換される。なお、ギヤ
３および４は、変換器７の出力が絶対位置の下位桁デー
タに、また、変換器８の出力が上位桁データに対応する
ようにギヤ比が設定されている。合成回路１１は、変換
器７および８から独立に入力される上位桁データ９と下
位桁データ１０の桁を合わせて合）ａする。ラッチ回路
１２は、２べ合成信号を取り込み、変換器７および８か
ら出力されるタロツクパルスのＡ Ｎ ！’、）ゲー１
〜１：３の出力信号１４レニ同期して出力する。ランチ
ｉｉｌ路】２の出力（，１°号１５が、制御対＜１ヲの
絶縁位置を表わすディジクル信号となる訳である。
本発明の月的は、Ｉｎビン１〜出力のシンクロ／′テイ
ジタル変換Ｈ１’＋ １台で、分（ｉＴ能ｎピッ：〜（
−，１） ｒｒｔ ）の位ｙ７検出装Ｅ、 ｋ Ｋ供す
ることにある。
ジタル変換Ｈ１’＋ １台で、分（ｉＴ能ｎピッ：〜（
−，１） ｒｒｔ ）の位ｙ７検出装Ｅ、 ｋ Ｋ供す
ることにある。
シンクロ／ディジタル変Ｐ ４：Ｉ：は、シンクｌ：Ｉ
”ａ （＋：ｉ機の入力ＩｉＩ；！！１回転内の回１回
転角度をディジタルに変換する回路である。従って、２
連シンンＤでｔ８１、ｊ＋ｆｌシンクロ用変換）１３出
力の、７８Ｅ 、ｉ、、 （ヴ、ピッＩ〜と肌１ｉシン
クロ用変換器出力の最ド位ビン１〜が位置検出範囲の上
限と下限とに対応するように、両発信機の入力軸の回転
比を設定している。そし゛Ｃ１上位４１？データとト位
桁データが独立に得られる訳であるが両発信機の回転角
度は比例関係にあるから、精シンクロの回転数をカウン
トしておけば、粗シンクロの回転量を３１Ｊることかで
きる。本発明は、以上の点を老成；シて、精シンクロ用
変換器からの下位桁データを取り込んで上位桁データを
作成する機能を計算機に持たせることにより、１台のシ
ンクロ発信機で２速シンクロと等価な位置検出を可ｆ；
；とするところに特徴がある。
”ａ （＋：ｉ機の入力ＩｉＩ；！！１回転内の回１回
転角度をディジタルに変換する回路である。従って、２
連シンンＤでｔ８１、ｊ＋ｆｌシンクロ用変換）１３出
力の、７８Ｅ 、ｉ、、 （ヴ、ピッＩ〜と肌１ｉシン
クロ用変換器出力の最ド位ビン１〜が位置検出範囲の上
限と下限とに対応するように、両発信機の入力軸の回転
比を設定している。そし゛Ｃ１上位４１？データとト位
桁データが独立に得られる訳であるが両発信機の回転角
度は比例関係にあるから、精シンクロの回転数をカウン
トしておけば、粗シンクロの回転量を３１Ｊることかで
きる。本発明は、以上の点を老成；シて、精シンクロ用
変換器からの下位桁データを取り込んで上位桁データを
作成する機能を計算機に持たせることにより、１台のシ
ンクロ発信機で２速シンクロと等価な位置検出を可ｆ；
；とするところに特徴がある。
以下、第２図１ 、＞’５３図を用いて、本発明の実施
例について詳柵な説明する。
例について詳柵な説明する。
第２図において、制御対象の位巨蛮位に対応した回転角
度１は、シャツｉ−２に伝えられギヤ３分合Ｑてシンク
ロ発信機５に入力される。シンクロ／ディジクルー伶換
器７は、発信機５の回く入子の回転角度に応じた３÷目
のアナログ信号６を、ｍビットの２３１ＩＬディジクル
信号１７に変換する。そして、ディジタル出力１７の最
下位ビットは、ギヤ３によ−リ、要求される位置検出分
Ｍ能以上の値に設定されている。ところで、変換器７は
、発信機５の入力１回転内の回転角度を変換する回路で
あり、発（ｊ”ｊ ＬＸ≦５が１回転以上する場合には
、そのディジタル出力１７は回転数に対応してサイクリ
ックに変化する。バイナリ加算器１８は、変換器７のｍ
ピッ１−のディジタル出力１７を取り込んで、該ディジ
タル信号がＪサイクル変化する。すなわち、発信機５が
１回転するのに同期して、桁」二げあるいは桁下げ信号
Ｘ９を出力する、従って、該信号を入力する１−リガ・
フリップ・フロツグ２０の出力口５３２１は、発信（幾
５Ｑ９１回転に苅り、δしたザイクルの交番パルス信号
となる。
度１は、シャツｉ−２に伝えられギヤ３分合Ｑてシンク
ロ発信機５に入力される。シンクロ／ディジクルー伶換
器７は、発信機５の回く入子の回転角度に応じた３÷目
のアナログ信号６を、ｍビットの２３１ＩＬディジクル
信号１７に変換する。そして、ディジタル出力１７の最
下位ビットは、ギヤ３によ−リ、要求される位置検出分
Ｍ能以上の値に設定されている。ところで、変換器７は
、発信機５の入力１回転内の回転角度を変換する回路で
あり、発（ｊ”ｊ ＬＸ≦５が１回転以上する場合には
、そのディジタル出力１７は回転数に対応してサイクリ
ックに変化する。バイナリ加算器１８は、変換器７のｍ
ピッ１−のディジタル出力１７を取り込んで、該ディジ
タル信号がＪサイクル変化する。すなわち、発信機５が
１回転するのに同期して、桁」二げあるいは桁下げ信号
Ｘ９を出力する、従って、該信号を入力する１−リガ・
フリップ・フロツグ２０の出力口５３２１は、発信（幾
５Ｑ９１回転に苅り、δしたザイクルの交番パルス信号
となる。
割算橙２２は、該パルス信号２１と変」久１’ｌｊニア
のディジタル！出力信号１７を人力して、下位桁ディジ
クル信号１７に連続する上位桁のディジタル信−ｊゴを
作成する機ｆｉにをイ１する。以Ｆ、その内容について
訂釦な説明する。
のディジタル！出力信号１７を人力して、下位桁ディジ
クル信号１７に連続する上位桁のディジタル信−ｊゴを
作成する機ｆｉにをイ１する。以Ｆ、その内容について
訂釦な説明する。
増ｉ１．；ｊｉ判定回路２６は、下位桁ディジタル信−
号１７の変化状態を判定して、下位１１丁が１１）１加
中の場合はＵｐ（３号２７を、減少中の場合はｒ）○Ｗ
Ｎ信号２８を、カウンタ回路２８へ出力する。第３図に
、上位桁パターン記憶回路２９に記憶されているビット
・パターンの一例を示す。制御対象の位置検出範囲がｎ
ピッｈ（ｎ＞ｍ）の場合、計算機２２内で作成しなげメ
ジばならない上位桁数は（ｎ−ｍ ）ピッＩ〜であるか
ら、あらかじめ記憶しておくべきビット・パターン酸は
（２”−４）個である。上位桁バクーン記憶回路２９に
は（２−′″−１）個のビット・パターンが数値の小さ
い順番に配列記憶されており、各ビット・パターンには
パターンＮｏが順番に、伴えられている。第３回の例で
は、ディジタル値の大小に対応したパターンＮ。
号１７の変化状態を判定して、下位１１丁が１１）１加
中の場合はＵｐ（３号２７を、減少中の場合はｒ）○Ｗ
Ｎ信号２８を、カウンタ回路２８へ出力する。第３図に
、上位桁パターン記憶回路２９に記憶されているビット
・パターンの一例を示す。制御対象の位置検出範囲がｎ
ピッｈ（ｎ＞ｍ）の場合、計算機２２内で作成しなげメ
ジばならない上位桁数は（ｎ−ｍ ）ピッＩ〜であるか
ら、あらかじめ記憶しておくべきビット・パターン酸は
（２”−４）個である。上位桁バクーン記憶回路２９に
は（２−′″−１）個のビット・パターンが数値の小さ
い順番に配列記憶されており、各ビット・パターンには
パターンＮｏが順番に、伴えられている。第３回の例で
は、ディジタル値の大小に対応したパターンＮ。
を与えており、最小ピッ１−パターンａｌｌ”Ｏ”のバ
タ、−ンＮｏは１ 、 Ｑ大ビットパターンａｌｌ ”
ｌ ”のパターンＮαは（２−１）となっている。カ
ウンタ回路２３は、Ｉ−リガ・フリップフロップ２０の
出力信号２１の状態を常時監祝し、該信号の反転に同期
して」二位桁パターン出力回路２４のカウンタ値２５を
更新する。ただし、ＵＰ信信号２ム力時にはカウンタ値
を減算する。」二位桁パターン出力回路２４は、カウン
タ１１・ｊ２５に周心したパターンＮｏのビットパター
ンを−１−位置パターン記憶回路２９から読み出して、
ラッチ回路１２へ上位桁ディジタル信じ・３］として出
力する。
タ、−ンＮｏは１ 、 Ｑ大ビットパターンａｌｌ ”
ｌ ”のパターンＮαは（２−１）となっている。カ
ウンタ回路２３は、Ｉ−リガ・フリップフロップ２０の
出力信号２１の状態を常時監祝し、該信号の反転に同期
して」二位桁パターン出力回路２４のカウンタ値２５を
更新する。ただし、ＵＰ信信号２ム力時にはカウンタ値
を減算する。」二位桁パターン出力回路２４は、カウン
タ１１・ｊ２５に周心したパターンＮｏのビットパター
ンを−１−位置パターン記憶回路２９から読み出して、
ラッチ回路１２へ上位桁ディジタル信じ・３］として出
力する。
ランチ回路１２は、変換）（ｔ７からのｍピッ１への下
位桁ディジタル信号１７と一■二位；行パターン出力回
路２４７Ｊｓらの（ｎ”ｍ）ビン１〜の上位Ｍ７テーｒ
シタ“ルｌｉ’ｉ号３１どを合成して、ｎビットのディ
ジタル任１−号をイ１゛成する。この伝号が、ｉｌｉ’
ｊ征（：勾イｌＩの？６１対位置を示すバイナリ・デー
タである。そし、て、ラッチ回路１２は、クロック・パ
ルス１４に同ｉｉＩ して、該バイナリ位置データ１５
を出力する。なく＋′＋、」二位桁ビットパターン更新
中には出力だれないように、前記クロ１ツク・パルス１
４は、」二位相バクーン出力回に’３２ ’］からのＪ
ＮＨイご号′うｏの反転信号と変４％ ？ｊ） ’７か
らのクロック］３′ どのＡＮｉつゲーｌ〜１３出力ど
なっている。
位桁ディジタル信号１７と一■二位；行パターン出力回
路２４７Ｊｓらの（ｎ”ｍ）ビン１〜の上位Ｍ７テーｒ
シタ“ルｌｉ’ｉ号３１どを合成して、ｎビットのディ
ジタル任１−号をイ１゛成する。この伝号が、ｉｌｉ’
ｊ征（：勾イｌＩの？６１対位置を示すバイナリ・デー
タである。そし、て、ラッチ回路１２は、クロック・パ
ルス１４に同ｉｉＩ して、該バイナリ位置データ１５
を出力する。なく＋′＋、」二位桁ビットパターン更新
中には出力だれないように、前記クロ１ツク・パルス１
４は、」二位相バクーン出力回に’３２ ’］からのＪ
ＮＨイご号′うｏの反転信号と変４％ ？ｊ） ’７か
らのクロック］３′ どのＡＮｉつゲーｌ〜１３出力ど
なっている。
以上説明してきた実施例の特徴は、ＴＩビットの位置情
報をビン１〜（ｍ ＞ ｎ ）出力のクンタロ／ディジ
タル変換）ＩＫで検出する４′ｑｊ合、従来は上位桁ど
下位桁を独立して検出しなければならないため、２台の
シンクロ発４：Ｊ ｊ’ＶＡとそれらを組合せるための
精密なギヤ機構を必要としてのに対し、上位桁の検出・
信号作゛成をａ４算機で処理するようにしたことにより
、１台の発イア１橙だけで位置検出が可能となったこと
である。
報をビン１〜（ｍ ＞ ｎ ）出力のクンタロ／ディジ
タル変換）ＩＫで検出する４′ｑｊ合、従来は上位桁ど
下位桁を独立して検出しなければならないため、２台の
シンクロ発４：Ｊ ｊ’ＶＡとそれらを組合せるための
精密なギヤ機構を必要としてのに対し、上位桁の検出・
信号作゛成をａ４算機で処理するようにしたことにより
、１台の発イア１橙だけで位置検出が可能となったこと
である。
また、上位桁ビン１〜パターン臭新川のカウンク値２５
を逐次不揮発性のメモリに記憶しておくようにすれば、
発信様の励磁電源等が喪失した場合も、絶対位貿を特定
の誤差範囲（下位桁ｍビット相当）内で保持で；遺ると
ころである。
を逐次不揮発性のメモリに記憶しておくようにすれば、
発信様の励磁電源等が喪失した場合も、絶対位貿を特定
の誤差範囲（下位桁ｍビット相当）内で保持で；遺ると
ころである。
本発明によれば、ｍピッ（〜出力のシンクロ／ディジタ
ル変換器１台でｎビット（ｎ ＞ ｍ ）の分解能の位
置検出か可能となるため、例えば、現在２速シンクロ方
式を採用している中性子検出器装置などに本発明の実施
例を適用すると、位置検出機（１゛ｑの大幅な簡略化を
図ることができ、その工業的価値は極めて大きい。
ル変換器１台でｎビット（ｎ ＞ ｍ ）の分解能の位
置検出か可能となるため、例えば、現在２速シンクロ方
式を採用している中性子検出器装置などに本発明の実施
例を適用すると、位置検出機（１゛ｑの大幅な簡略化を
図ることができ、その工業的価値は極めて大きい。
第１し１は、従来の２速シンクロ方式の描成図、第２図
は、本発明の一実施例のブロック１，４、第３図は、剖
算様のメモリに記Ｉ＋Ｃされている」二位桁ビット・パ
ターンの−・例を示ず表示蹟Ｉでａろろ１５・・・桔シ
ンクロ光イ；ｌ促、Ｇ・ａ＋’ｔシンクロう６イＪ：′
、、ｔ、７．８・・・シンクロ／ディジクル変換器、１
１・合成回路、１２・−ランチ回Ｅ’３．２４ 」二位
桁パターン出力回路、２９・Ｌ位桁パターン記憶：ｌｌ
：’ｆ、ｉ ｌｊｊ路。 代理人 ；ｆ’ Ｊ’、ｌｊ−、、’ｌ：ｊｔ’４＋枚
明夫茅 Ｉ 区 （ （ ｆ ２ 図 第 ３図
は、本発明の一実施例のブロック１，４、第３図は、剖
算様のメモリに記Ｉ＋Ｃされている」二位桁ビット・パ
ターンの−・例を示ず表示蹟Ｉでａろろ１５・・・桔シ
ンクロ光イ；ｌ促、Ｇ・ａ＋’ｔシンクロう６イＪ：′
、、ｔ、７．８・・・シンクロ／ディジクル変換器、１
１・合成回路、１２・−ランチ回Ｅ’３．２４ 」二位
桁パターン出力回路、２９・Ｌ位桁パターン記憶：ｌｌ
：’ｆ、ｉ ｌｊｊ路。 代理人 ；ｆ’ Ｊ’、ｌｊ−、、’ｌ：ｊｔ’４＋枚
明夫茅 Ｉ 区 （ （ ｆ ２ 図 第 ３図
Claims (1)
- １、入力回転角度に対応したアナログ信号・を出力する
シンクロ発信機と、該アナログ信号を２准のディジタル
最に変換するシンクロ／ディジタル変換？！）とから構
成される装置検出装置において、ｒｎｎピット小出力シ
ンクロ／ディジタル変換）：：；で、分解能ｒ１ビット
（ｎ ＞ ｒｎ ）の位置検出を可能とした位置検出装
Ｐ′？。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3427284A JPS60178302A (ja) | 1984-02-27 | 1984-02-27 | 位置検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3427284A JPS60178302A (ja) | 1984-02-27 | 1984-02-27 | 位置検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60178302A true JPS60178302A (ja) | 1985-09-12 |
Family
ID=12409521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3427284A Pending JPS60178302A (ja) | 1984-02-27 | 1984-02-27 | 位置検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60178302A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62263410A (ja) * | 1986-05-12 | 1987-11-16 | Nippon Electric Ind Co Ltd | シンクロ電機−デジタル変換器の簡易テ−ブル出力回路。 |
| JPS63235821A (ja) * | 1987-03-24 | 1988-09-30 | Nippon Electric Ind Co Ltd | アナログ／デイジタル変換回路 |
| US4869411A (en) * | 1988-12-28 | 1989-09-26 | Sankyo Manufacturing Company, Ltd. | Roll feed apparatus |
| JPH03148014A (ja) * | 1989-11-02 | 1991-06-24 | Yokogawa Electric Corp | 絶対位置検出装置 |
-
1984
- 1984-02-27 JP JP3427284A patent/JPS60178302A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62263410A (ja) * | 1986-05-12 | 1987-11-16 | Nippon Electric Ind Co Ltd | シンクロ電機−デジタル変換器の簡易テ−ブル出力回路。 |
| JPS63235821A (ja) * | 1987-03-24 | 1988-09-30 | Nippon Electric Ind Co Ltd | アナログ／デイジタル変換回路 |
| US4869411A (en) * | 1988-12-28 | 1989-09-26 | Sankyo Manufacturing Company, Ltd. | Roll feed apparatus |
| JPH03148014A (ja) * | 1989-11-02 | 1991-06-24 | Yokogawa Electric Corp | 絶対位置検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3958109A (en) | Universal modularized digital controller | |
| US5642297A (en) | Apparatus and method for measuring the kinematic accuracy in machines and mechanisms using absolute encoders | |
| US4384275A (en) | High resolution and wide range shaft position transducer systems | |
| JPS60178302A (ja) | 位置検出装置 | |
| US3258226A (en) | Attitude computer with rotatable reference frame | |
| JP2013019785A (ja) | アブソリュート変位量を算出する装置及びその方法 | |
| JPS5967458A (ja) | デジタル速度検出方式 | |
| US3752968A (en) | Method and apparatus for producing signals representing the most significant eccentricities of a plurality of simultaneously rotating spindles | |
| US3636337A (en) | Digital signal generator for generating a digitized sinusoidal wave | |
| US4125897A (en) | High speed pulse interpolator | |
| US3787835A (en) | Converter for gyro-compass digital display | |
| SU1153845A3 (ru) | Преобразователь дл измерени скорости вращени | |
| US4014014A (en) | Synchronized multispeed transducer position indicating system | |
| GB1340072A (en) | Apparatus for signalling the angular displacement of a body about an axis | |
| US3434132A (en) | Indicator error correction apparatus | |
| SU690475A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный код градусов и минут | |
| JPS6396511A (ja) | ロ−タリ−エンコ−ダ | |
| SU699535A1 (ru) | Преобразователь угла поворота вала в код | |
| SU1133668A1 (ru) | Преобразователь угловых перемещений в код | |
| US3176119A (en) | Attitude computer | |
| JPH0374328B2 (ja) | ||
| SU1029192A1 (ru) | Устройство дл моделировани синусно-косинусного вращающегос трансформатора | |
| SU1187273A1 (ru) | Преобразователь угол-код | |
| SU903859A1 (ru) | Преобразователь двоичного кода в двоично-дес тично-шестидес тиричный код | |
| SU1266008A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный код угловых единиц |